KR100348895B1 - 2개의 최상 복호 경로를 갖는 비터비 복호기 - Google Patents

2개의 최상 복호 경로를 갖는 비터비 복호기 Download PDF

Info

Publication number
KR100348895B1
KR100348895B1 KR1019960024205A KR19960024205A KR100348895B1 KR 100348895 B1 KR100348895 B1 KR 100348895B1 KR 1019960024205 A KR1019960024205 A KR 1019960024205A KR 19960024205 A KR19960024205 A KR 19960024205A KR 100348895 B1 KR100348895 B1 KR 100348895B1
Authority
KR
South Korea
Prior art keywords
path
maximum
syndrome
data
bits
Prior art date
Application number
KR1019960024205A
Other languages
English (en)
Other versions
KR970004433A (ko
Inventor
자자 스태쉬
니바 일카
로버트손 짐
Original Assignee
노키아 모빌 폰즈 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노키아 모빌 폰즈 리미티드 filed Critical 노키아 모빌 폰즈 리미티드
Publication of KR970004433A publication Critical patent/KR970004433A/ko
Application granted granted Critical
Publication of KR100348895B1 publication Critical patent/KR100348895B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2933—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using a block and a convolutional code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4115—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors list output Viterbi decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

본 발명은 통신 채널로부터 수신된 데이터를 복호하기 위한 방법 및 방법에 따라서 동작하는 회로에 관한 것이다. 본 발명에 따른 방법은 ;
(a) 적어도 데이터 필드 및 신드롬(Syndrome) 데이터 필드를 갖는 부호화된 데이터를 운반하는 변조된 통신 신호를 수신하는 단계; 및 (b) 경로 매트릭스를 결정하는 단계는 최대 공산 경로와 차선 최대 공산 경로에 대한 경로 매트릭스를 유지하는 단계를 포함하는 상기 부호화된 데이터에 대한 천이 매트릭스와 상기 경로 매트릭스를 결정하는 단계를 포함한다.
본 발명에 따른 방법은 (c) 최대 공산 경로로부터 데이터 필드를 표현한 제1의 복수의 검출 비트, 최대 공산 경로로부터 신드롬 데이터 필드를 표현한 제2의 복수의 검출 비트, 차선 최대 공산 경로로부터 데이터 필드를 표현한 제3의 복수의 검출 비트, 그리고 차선 최대 공산 경로로부터 신드롬 데이터 필드를 표현한 제4의 복수의 검출 비트를 최대 공산 경로 매트릭스뿐만 아니라 차선 최대 공산 경로 매트릭스에 대한 전체 역추적 실행을 수행함으로써 부호화된 데이터를 복호하는 단계가 더 부가된다 다음 단계 (d) 제1의 복수의 검출 비트로부터 신드롬을 결정하고, 상기 결정된 신드롬을 상기 제2의 복수의 검출 비트와 비교하여, 일치할 경우, (e) 수신된 데이터의 프레임으로서 제1의 복수의 검출 비트를 출력하며, 만일 상기 결정된 신드롬을 제2의 복수의 검출 비트를 비교하는 단계가 일치하지 않으면, (f) 제3의 복수의 검출 비트로부터 신드롬을 결정하고, (g) 결정된 신드롬을 상기 제4의 복수의 검출 비트와 비교하여, 일치할 경우, (h) 수신된 데이터의 프레임으로서 제3의 복수의 검출 비트를 출력하는 단계를 포함하는 것을 특징으로 한다.

Description

2개의 최상 복호 경로를 갖는 비터비 복호기
본 발명은 일반적으로 원격 통신 장치 및 방법에 관한 것으로서, 특히 수신된 데이터를 복호하기 위한 비터비 복호 기술을 채용한 무선 전화기에 관한 것이다.
직접-순차, 또는 직접 순차 부호화 확산 스펙트럼 통신 기술은 본질적으로 전송에 앞서 세번째의 신호를 발생시키기 위하여 2개의 디지털 신호 또는 비트 스트림을 결합시킨다.
제1신호는 디지털화된 음성 전류의 출력과 같은 정보 신호이다. 예를 들어 제1신호는 10kb/s의 비트 율을 가질 수 있다.
제2신호는 임의-순차, 또는 의사 잡음(PN:Pseudonoise) 발생기에 의하여 발생되며, 이는 본질적으로 디지털화된 음성 신호의 비트 율보다 몇 차수나 큰 비트 율을 갖는 랜덤 비트의 스트림이다.
이들 2개의 신호들의 변조는 제2신호와 같은 비트 율을 갖는 제3신호를 발생시킨다.
그러나, 제3신호는 또한 디지털화된 음성 신호를 포함한다. 수신기에서, 동일한 랜덤-시이퀀스 발생기는 송신기에서 변조하기 위해 사용된 본래의 랜덤-시이퀀스를 반사시킨 랜덤 비트 스트림을 발생시킨다. 적합한 작동을 위하여, 캐리어 주파수 복조 후에, 수신기의 의사 잡음 발생기는 입력되는 의사 잡음 시이퀀스에 동기되어야만 된다. 수신된 신호로부터 랜덤 시이퀀스를 제거하고 심벌 주기 동안에 랜덤 시이퀀스를 통합함으로써, 디스프레드(despread) 신호가 얻어진다. 이상적으로, 디스프레드(despread)는 정확하게 본래의 10kb/s 음성신호를 나타낸다.
다중 경로 간섭, 내부-심벌 간섭(ISI Inter-Symbol Interference)과 일반적인 채널 감손으로 기인되는 전송 에러를 막기 위하여, 전송 전에 디지털 데이터(음성 또는 신호 정보)의 블록을 부호화하고 수신 후에 그 블록을 복호하는 것은 주지의 일이다. 예를 들어, 콘벌루션 코드와 순회 용장 코드(CRC:Cyclic Redundancy Code)의 사용은 에러 정정과 보호를 위한 적합한 기술이다.
알 수 있듯이, 데이터의 디지털적으로 부호화된 블록을 수신할 때 만일 에러 없이 블록이 수신되었는지를 판단하기 위하여 블록을 빠르고 정확하게 복호하는 것이 종종 필요하다. 비터비 알고리즘(Viterbi algorithm)은 부호화된 데이터의 블록을 복호하기 위한 잘 알려진 기술이다. 비터비 알고리즘 동작의 하나의 결과는 마치 격자라 불리는 상태 천이 다이아그램의 생성이다. 복호기는 격자를 통해서 예컨대 최대 공산(ML:Maximum Likely) 경로와 같은 경로를 발생시키는 동작을 한다. 이 최대 공산 경로는 이때 시작점 노드로 역 추적되어 진다. 이 역 추적 동작은 전송된 비트 시이퀀스에 이상적으로 대응하는 비트 시이퀀스를 발생시키는 결과를 가져온다. 만일 에러가 검출되지 않으면, 최대 공산 경로는 에러 없이 본래의 전송된 데이터를 나타낸다.
리스트 출력 비터비 알고리즘은 구형 엘(L) 최선-복호 후보자를 찾기 위하여 모든 격자 천이에서 각 스테이트 안으로 인도된 엘 최선 후보자를 찾고 보존하는 것이 필수적이라는 가정에 기반을 둔다. 그러나, 이것은 엘 요소에 의한 복호기 메모리의 증가를 필요로 하며, 또는 다중 복호 패스를 입력 데이터 상에 실행됨을 필요로 한다. 알 수 있듯이, 저가의 무선 통신 장치 단자에서 요구되는 사이즈의 메모리를 제공하는 것은 실용적이지 않을 수 있다.
더욱이, 높은 보드(baud:데이터 처리 속도의 단위)율(예로서 9600보드)에서 무선 전화기 단자를 동작시킬 때 다중 복호 패스를 실행하기 위한 충분한 시간이 없을 수도 있을 것이다.
일반적으로, 비터비 알고리즘의 실행에서 고작 0.1dB 개선을 가져오기 위해서 주목할 만한 비용과 복잡성의 증가가 요구되는 것이 확인되어 졌다.
통신 채널에서 디지털 데이터를 복호하기 위한 비터비 알고리즘의 사용은 일반적으로 1994년 7월 5일 발행된 미국 특허 등록 번호 제5,327,439(K.Estola 등)와 죠키넨(H. Jokinen) 등에 의한 유럽 특허 출원번호 제0446745A2(91년 9월 18일)에 기술되어 있다. 다음의 참고 문헌은 비터비 알고리즘 사용의 다양한 방법이 기술되어져 있다.
참고 문헌은 퍼니(G.D. Forney)의 "비터비 알고리즘"( "A Viterbi Algorithm", Proc. IEEE, Vol. 61, 1973년 5월), 로지(J.H. Lodge) 등의 "결과물과 연결된 코드의 복호를 위한 분리 가능한 맵 필터"("Separable MAP filters for Decoding of Product and Concatenated Codes", Proc. IEEE ICC 93년), 하게나우어(J. Hagenauer) 등의 "연 판정 출력을 갖는 비터비 알고리즘과 응용"("A Viterbi Algorithm with Soft-Decision Outputs and Its Application", Proc. IEEE Globesomm 1989), 시샤디(N. Seshardi) 등의 "후검지 심벌 신뢰성 발생에 대하여"("On Post Detection Symbol Reliability Generation", Prop. IEEE ICC 1993, Geneva, 1993년 5월), 그리고 하시모토(T. Hashimoto)의 "비터비 알고리즘의 리스트-타입 -감소-제한 종합"( "A List-Type-Reduced-Constraint Generalization of the Viterbi Algorithm", IEEE Trans. Info. Theory, 1987년 11월)이 있다.
참고 문헌은 또한 통신 채널에서 수신되는 데이터 비트의 시이퀀스를 평가하기 위한 비터비 알고리즘을 사용하는 최대 공산 검출을 기술한 쿠퍼(A. Cooper)의 "최대 공산 시이퀀스 검출기"("Maximum Likelihood Sequence Detector", 미국 특허번호 5,375,129)가 있다.
본 발명의 목적은 저 전력 및 효율적인 비터비 복호기를 충족시키는 방법을 제공하는데 있다.
본 발명의 또다른 목적은 실행의 전체 역 추적 또는 부분 역 추적 모드 중의 하나에서 최대 공산 경로 및 차선 최대 공산 경로 기술로써 작동하는 비터비 복호기를 제공하는데 있다.
전술한 문제점 그리고 다른 문제점은 본 발명에 따른 방법 및 회로에 의하여 극복하고 목적이 실현된다. 본 발명은 통신 채널로부터 수신된 데이터를 복호하기 위한 방법과 그 방법에 부합되어 동작하는 회로를 제시한다.
본 발명의 전체 역 추적의 구체화로서, 본 발명의 방법은
(a) 적어도 데이터 필드 및 신드롬 데이터 필드를 갖는 블록 부호화된 데이터를 운반하는 변조된 통신 신호의 프레임을 수신하는 단계; 및 (b) 블록 부호화된 데이터에 대한 천이 매트릭스(metrics)와 경로 매트릭스를 결정하는 단계를 포함한다. 본 발명의 특징에 따르면 경로 매트릭스 결정 단계는 단지 최대 공산 경로 및 차선 최대 공산 경로에 대한 경로 매트릭스를 보존하는 단계를 포함한다.
본 발명의 방법에 (c) 최대 공산 경로 매트릭스뿐만 아니라 차선 경로 매트릭스에 대한 전체 역 추적 동작을 수행함으로써 블록 부호화된 데이터를 복호하는 단계를 더 포함한다. 전체 역추적 동작은 최대 공산 경로로부터 데이터 필드를 표현하는 제1의 복수의 검출 비트를 얻고; 최대 공산 경로로부터 신드롬 데이터 필드를 표현하는 제2의 복수의 검출 비트를 얻고; 차선 경로로부터 데이터 필드를 표현하는 제3의 복수의 검출 비트를 얻고; 그리고 차선 경로로부터 신드롬 데이터 필드를 표현하는 제4의 복수의 검출 비트를 획득한다.
다음 단계 (d)는 제1의 복수의 검출 비트로부터 신드롬을 결정하고 나서, 제2의 복수의 검출 비트와 결정된 신드롬을 비교한다. 일치하면 다음 단계 (e)는 수신된 데이터의 프레임으로서 제1의 복수의 검출 비트를 출력한다.
만일 제2의 복수의 검출 비트와 결정된 신드롬을 비교하는 단계에서 일치하지 않으면, 대신에 (f) 제3의 복수의 검출된 비트로부터 신드롬을 결정하는 단계; (g) 제4의 복수의 검출된 비트와 신드롬을 비교하여, 일치하면; (h) 수신된 데이터 프레임으로서 제3의 복수의 검출 비트를 출력하는 단계를 실행한다.
본 발명의 부분 역추적의 구체화로서, 본 발명의 방법은 (a) 적어도 데이터 필드와 신드롬 데이터 필드를 갖는 블록 부호화된 데이터를 전달하는 변조된 통신 신호의 프레임을 수신하는 단계, 및 (b) 블록 부호화된 데이터에 대한 천이 매트릭스와 경로 매트릭스를 결정하는 단계를 포함한다. 본 발명의 특징에 따른 경로 매트릭스를 결정하는 단계는 단지 최대 공산 경로 및 차선 공산 경로에 대한 경로 매트릭스를 보존하는 단계를 포함한다.
본 발명의 방법은 (c) 최대 공산 경로 매트릭스뿐만 아니라 차선 경로 매트릭스에 대한 부분 역추적 동작을 수행함으로써 블록 부호화된 데이터를 복호화하는 단계를 더 포함한다. 부분 역추적 동작은 최대 공산 경로로부터 데이터 필드를 표현하는 제1의 복수의 검출 비트를; 최대 공산 경로로부터 신드롬 데이터 필드를 표현한 제2의 복수의 검출 비트를; 역추적 길이에서 신드롬 비트와 종지 비트를 더한값을 뺀 값과 같은 길이(예로서, 54-(12+8)=34 비트)의 차선 경로로부터의 데이터 필드 비트와 연결되는 프레임의 비트 수에서 역추적 길이를 뺀 길이(예로서, 192-54=138 비트)의 제1의 복수의 검출 비트로부터 제3의 복수의 검출 비트를; 그리고 차선 최대 경로로부터 신드롬 데이터 필드를 표현하는 제4의 복수의 비트를 얻는다.
다음 단계 (d)는 제1의 복수의 검출된 비트로부터 신드롬을 결정하고, 검출된 신드롬을 제2의 복수의 검출 비트와 비교한다. 그리고, 일치하는 경우, 다음 단계 (e)는 수신된 프레임 데이터로서 제1의 복수의 검출 비트를 출력한다.
만일 제2의 복수의 검출 비트와 결정된 신드롬을 비교하는 단계에서 일치하지 않으면, 대신에 (f) 제3의 복수의 검출 비트로부터 신드롬을 결정하는 단계; (g) 제4의 복수의 검출 비트와 신드롬을 비교하여, 일치하는 경우, (h) 수신된 데이터 프레임으로서 제3의 복수의 검출된 비트를 출력하는 단계를 실행한다.
본 발명의 어느 방법에서든 선택적 부가 단계는 수신된 변조 통신 신호에 대한 비트 에러 율 통계치를 결정하기 위하여 제1 또는 제3의 복수의 검출 비트를 이용한다.
본 발명의 현재 바람직한 실시예에 있어서 수신된 변조 통신 신호는 콘벌루션 부호화된, 위상 변조된, 직접 확산된, 코드 분할 다중 악세스 통신 신호이고, 그리고 신드롬 데이터 필드는 씨알씨(CRC) 데이터 필드에 대응한다.
제1도는 본 발명에 의한 비터비 복호기에 따라서 동작하는 확산 스펙트럼 무선 전화기(10)의 현재로서는 바람직한 실시예가 도시되어 있다. 명백해 지겠지만,무선 전화기(10)의 블록 중 어떤 것들은 개개의 분리된 회로 소자로써 구현될 수도 있을 것이고, 또는 고속 신호 처리기와 같은 적합한 디지털 데이터 처리기에 의해 실행되는 소프트웨어 루틴으로 구현될 수도 있다. 회로 요소의 결합과 소프트웨어 루틴이 채용될 수도 있다. 계속되는 설명은 임의의 특별한 기술적 실시예에 본 발명의 적용을 한정시키려고 의도한 것은 아니다.
본 발명의 바람직한 실시예에서 확산 스펙트럼 무선 전화기(10)는 선택된 구체적 구성은 TIA/EIA 임시 표준인, 이중-모드 광대역 확산 스펙트럼 셀룰러 시스템을 위한 이동 스테이션-베이스 스테이션 호환성 표준(TIA/EIA/IS-95, 1993.7)에 따라서 동작한다.
그러나, 이 특별한 임시 표준과의 호환성은 본 발명의 실시를 제한하는 것으로 사료되지 않는다.
무선 통신 장치(10)는 셀 사이트(앞으로는 기반 스테이션(도면에 미도시)라 칭함)로부터 고주파 신호(RF 신호)를 수신하고, 그리고 RF 신호를 기반 스테이션으로 전송하기 위한 안테나(12)를 포함한다. 디지털(확산 스펙트럼 또는 CDMA) 모드에서 동작할 때 RF 신호는 스피치와 신호 정보를 전송하기 위하여 위상 변조된다. 안테나(12)에는 위상 변조된 RF 신호를 각각 수신하고 전송하기 위해 이득 조절 수신기(14)와 이득 조절 전송기(16)가 연결된다.
주파수 합성기(18)는 제어기(20)의 제어 하에서 수신기 및 송신기에 필요 주파수를 제공한다. 제어기(20)는 코덱(22)을 통하여, 스피커(22a)와 마이크로폰(22b), 그리고 또한 키보드와 디스플레이(24)에 인터페이싱하기 위한 저속 MCU로 구성된다. 일반적으로, MCU는 무선 전화기(10)의 전반적인 제어 및 동작을 책임진다. 제어기(20)는 또한 가능한 한 수신되고 전송된 신호의 실시간 처리에 적합한 고속 디지털 신호 처리기로 구성된다.
수신된 RF 신호는 수신기에서 기저 대역으로 변환되고, 수신된 신호로부터 위상(I)과 구상(Q) 신호를 추출하는 위상 복조기(26)에 인가된다. I와 Q 신호는 적절한 A/D 변환기에 의하여 디지털 표시로 변환되고, 각각 국부 의사 노이즈 발생기(PN)를 포함하는 다중 핑거(예로서 3개 핑거 F1-F3) 복조기(30)에 인가된다. 복조기(28)의 출력은 신호를 출력하는 결합기(30)에 인가되고, 결합기(30)은 데인터리버(deinterleaver)와 복호기(32)를 거쳐, 제어기(20)로 신호를 출력한다. 제어기(20)에 입력되는 디지털 신호는 스피치(speech) 샘플 또는 신호 정보로 표현된다. 복호기(32)에 의한 신호의 처리는 본 발명의 가장 큰 관심 사항이며, 이를 아래에 기술하였다.
전송기의 입력(16:보코드된 스피치 및 신호 정보)은 블록(34)으로 통합 도시된, 콘벌루션 부호기, 인터리버, 월시(Walsh) 변조기, PN 변조기, 그리고 I-Q 변조기를 거쳐 제어기(20)로부터 분기된다.
제2도는 간이화된 격자의 일부를 표시하고 최대 공산 경로와 여기서 차선 최대 공산 경로 또는 단순히 차선 경로라 불리는 제2 경로를 보여준다. 현재로 본 발명의 바람직한 실시예에서 격자는 192 비트(스피치의 172비트, 부가된 CRC 신드롬의 12비트, 그리고 또한 종지 비트로 불리는 부가된 제로(zero)의 8비트)로 구성된 보코드된 스피치 프레임에 대한 192 천이에 의한 256 상태로 구성될 수도 있다.
차선 경로는 최대 공산 경로(노드 A로 표시됨)로부터 분기된 후에, 이 차선 경로는 최대 공산 경로(노드 B로 표시됨)와 다시 합쳐질 것이고 다시 분기되지 않는다. 이는 최대 공산 경로가 잔여 격자 위에 가장 큰 누적 매트릭을 가질 것이기 때문이다.
본 발명은 차선 경로의 특성을 이용하는데, 바꿔말하면 복호기가 복호기(32)의 일부를 형성하는 잔존 경로 메모리(SPM)를 통하여 횡단하면서 최대 공산 경로를 복호화한 후에 차선 경로를 복호함으로써, 최대 공산과 차선 경로는 격자의 적어도 일부분에 걸쳐서 명확히 구별된다. 잔존 경로 메모리에서 단지 최대 공산 경로 매트릭스와 차선 경로 매트릭을 보존함으로써, 출력 복호기에 의해 복호하기 위해 두 최상의 후보 시이퀀스는 보존된다. 에러 없이 출력 복호기를 통하여 통과하는 후보 시이퀀스는 최상의 복호 시이퀀스로서 선택된다.
실제적으로, 최대 공산 경로는 복호되고 만일 에러가 검출되지 않았다면 차선 경로를 복호할 필요는 없다. 그러나, 만일 최대 공산 경로를 복호할 때 에러가 검출되면, 차선 경로 매트릭은 잔존 경로 메모리로부터 복구되고 나서 복호된다. 만일 차선 경로 매트릭을 복호할 때 에러가 발견되지 않으면, 차선 경로 시이퀀스는 출력 데이터 시이퀀스를 나타내기 위하여 선택된다.
본 발명의 기술은 리스트-출력 비터비 알고리즘(LOVA)의 새로운 변형으로 고찰된다. 리스트-출력 비터비 알고리즘은 단지 최대 공산 경로 대신에 L 최상 경로를 계산한다. 각 경로를 따라서 비트(또는 심벌) 판정은 어려우나, 외부의 프로세싱 단계에 의한 경로 선택은 쉽다. 그러나 리스트-출력 비터비 알고리즘의 복잡성은 L과 함께 선형적으로 증가한다. 이와 같이, 완전한 L(1 ≤L≤ Lmax) 실행은 리스트 요소의 수가 외부 로드(예로서 CRC)를 만족시키는 시이퀀스가 발견될 때까지 증가되기 때문에 대부분의 응용에 대하여 비실용적이다. 이처럼, 본 발명은 L=2인 리스트-출력 비터비 알고리즘의 새로운 변형을 채용한다.
제3도는 전체 또는 부분 역추적 중의 하나를 실행하기 위한 본 발명의 현 재료는 바람직한 방법의 논리 흐름도이다. 제4도는 각기 전체 역추적 또는 부분 역추적의 실행에 사용되어지는 복호기(32)의 단순화한 블록 다이아그램을 도시한 것이다.
실제적으로, 제3도는 보코드된 스피치의 프레임으로서, 수신된 데이터의 입력 블록을 복호할 때 제4도의 복호기(32)의 동작을 도시한 것이다.
제3도에서 복호기는 블록A에서 시작하고 복호기(32)가 복수의 누적적인 엔트리(entry)를 소정의 값으로 재설정함으로써 초기화되는 블록B로 천이한다. 잔류 255 엔트리를 소정의 최대 음의 수로 설정하는 한편, 첫 번째 엔트리(상태0)를 0으로 설정한다.
블록C에서 복호기(32)는 천이 지로 매트릭스를 계산한다. 즉, 수신된 심벌들 사이의 유클리드(Euclidean) 신호 공간 차이의 측정은 격자에서 192 가능 천이에 대해 얻어지고, 이는 수신된 프레임에 있는 192비트에 해당한다(즉, 172 데이터 비트, 12 신드롬 비트, 그리고 8 종지 비트).
블록D에서 복호기(32)는 경로 매트릭스를 계산한다. 블록D의 동작중에 복호기(32)는 부호기의 천이 가능성을 계산함에 의해 블록C에서 얻어지는 천이 경로 매트릭스를 검사하고{다시 언급하면, 다양한 허용된 상태사이의 천이의 가능성(0→0, 0→1, 1→0, 그리고 1→1)}, 복호기(32)의 일부를 구성하는 잔존 경로 메모리에 판정 비트(1 또는 0)를 저장한다. 이 때 복호기(32)는 관련된 누적 전체 옌트리를 알맞게 갱신한다.
블록C및 D와 관련하여 부가할 것은, 비터비 복호는 기본적으로 3개의 프로세스를 포함한다. 복호 프로세스에서의 제1단계는 통신 채널로부터 각 코드 단어(부호 비트) 입력에 대한 지로 매트릭스로 알려진 상관 평가의 설정의 발생이다. 이들 지로 매트릭 값은 수신된 코드 단어와 2m가능 코드 작업 콤비네이션 사이의 상관(또는 신뢰)을 표시한다. 예로서, 코드율 1/2에 대해서 m은 2, 그리고 여기에 4개의 지로 매트릭스가 있게 될 것이다.
지로 매트릭스는 수신된 샘플 값과 최적 값 사이의 차의 제곱으로서 정의된다. 여기서 계산되는 것은 4개의 지로 매트릭스이고, 각 스테이트에 대한 2개가 있다. 제곱된 항은 다음과 같이 수신된 심벌 SO과 S1을 더하고 뺌으로써 삭제할 수 있을 것이다; +M=i+j, -M=i-j 산출 다항식의 첫째와 마지막 항은 1이기 때문에, 한 스테이트에 들어가고 떠나는 2개 경로의 전송 심벌에 대한 가정(ij)은 보수이다. 각 스테이트 천이에 대한 적합한 경지로 매트릭은 현 스테이트에 따라 선택된다.
복호 프로세스의 제2단계에 있어서, 비터비 복호기는 최대 공산 기술을 이용하는 부호기 메모리의 스테이트를 결정한다. 부호기 메모리의 내용이 단순히 이전에 전송된 비트의 과거 이력이기 때문에 부호기 메모리의 스테이트가 알려지면, 본래의 정보도 알려진다. 프로세스에서 비터비 알고리즘은 개개의 가능 부호기 메모리 스테이트에 대한 발생가능성의 측정으로서 한 세트의 스테이트 매트릭스를 발생시킨다.
주어진 코드 압박 길이 k에 대하여 가능 데이터 비트 형태(스테이트)는 2k-1가 될 것이며, 이는 가장 있을 법한 구형 경로의 부분을 결정하기 위하여 평가된다. 각 스테이트에 대하여, 이 스테이트를 통해 따라 오는 경로의 상대적인 가능성은 천이를 위한 지로 매트릭을 2개의 가능 스테이션 각각의 누적 스테이트 매트릭에 더함으로써 계산된다. 가장 큰 매트릭(몇몇 실행에 있어서는 가장 작은 매트릭이다)이 선택되고, 이 스테이트에 대한 새로운 누적 천이 값은 누적 매트릭스로 저장된다. 또는 환언하면, 선택된 천이는 새로운 스테이트 매트릭이 된다. IS-95 시스템에 관하여, 알고리즘은 데이터 비율의 세트1에 대한 비율1 당 192 배, 비율2 당 96 배, 등 그리고 세트2에 대한 288, 144, 72, 그리그 36으로 모든 천이를 통해 선행될 것이다.
스테이트 매트릭스를 계산함으로써, 2진 결정(잔존 비트)은 특정의 스테이트에 도달하는 가능 경로로서 각각 2k-1가능 스테이트에 대해 나타낸다. 이들 2진 판정은 잔존 경로 메모리에 저장된다.
제3단계에서 비터비 복호기는 현재 스테이트로부터 잔존 경로 메모리에 저장된 2진 판정의 한정된 과거에서의 어떤 포인트로 역추적을 실행함으로써 출력 데이터를 계산한다. 채널 노이즈에 의해 기인된 영향은 역 추적 메모리 내의 경로가 어떤 이력후에 수렴됨으로써 경감된다. 잔존 경로 메모리의 깊이(또는 길이)가 커질수록 최종 복호 정보는 거의 에러 0에 근접할 가능성은 높아진다. 결과로서, 보다 높은 압박 길이를 갖는 코드는 최상의 실행을 위해 보다 긴 잔존 경로 메모리가 필요하다. 요약하면, 비터비 복호기에서 역 추적 프로세스는 과거의 부호기의 가장 있을 법한 스테이트에 도달하도록 이전의 스테이트의 이력을 추적한다.
경로(또는 스테이트) 매트릭스 계산은 제6도에 도시된 다이아그램, 또는 다음의 의사-코드에 따라서 실행됨이 바람직하다.
블록D에서 경로 매트릭스를 계산하는 동안, 그리고 본 발명의 특징에 따라서, 각 천이가 처리된 후에 가장 최근 결정된 최대 공산 경로 매트릭스는 이전의 최대 공산 경로 매트릭스와 비교된다. 2개 중 큰 것은 최대 공산 경로로 표시되고작은 것은 차선 경로로서 표시된다. 결과적으로, 보존된 경로 매트릭스의 단지 2개 리스트가 존재한다(바꿔말하면 L=2). 그러나 단지 최대 공산 리스트는 차선 경로가 차선 매트릭스로부터 복구되는 동안에, 잔존 경로 메모리에 저장된다.
블록E와 F에서, 그리고 본 발명의 첫 번째 실시예에 있어서, 복호기는 격자를 통하여 전체 역 추적을 실행한다. 즉, 본 발명의 실시예는 전체 잔존 시이퀀스가 실시간에서 저장되고 처리될 수 있다고 가정한다. 만일 이와 같은 가정이 만족하지 못하면, 아래 기술된 부분 역 추적 방법을 사용함이 바람직하다.
전체 역 추적의 결과는 최대 공산 경로에 따라 172 비트 교통 프레임의 검출 비트를 첫 번째 172 비트 교통 프레임 버퍼(TRF_FRAME0)에 로딩하고, 차선 경로에 따라 172 비트 교통 프레임의 검출 비트를 두번째 172 비트 교통 프레임 버퍼(TRF_FRAME1)에 로딩하며, 최대 공산 경로에 따라 교통 프레임으로부터 검출된 CRC 12 비트를 첫 번째 12 비트 CRC 버퍼(CRC_FRAME0)에 로딩하며, 차선 경로에 따라 교통 프레임으로부터 검출된 CRC 12 비트를 두 번째 12 비트 CRC 버퍼(CRC_FRAME1)에 로딩하는 것이다.
제2도를 다시 참조하면, 최대 공산 경로 및 분기된 차선 경로를 통한 역 추적은 고딕선(최대 공산 정로)과 점선(차선 경로)으로 표시된 화살표로 도시되었다.
제3도를 다시 참조하면, 블록G에서 선택적 단계는 TRF_FRAME0 비트가 부호기 발생 다항식으로 곱해짐에 의해 재부호화 되고, 그 다음 복호기(32)의 입력에서 심벌 에러 율(SER) 통계를 얻기 위하여 더 처리된다. 선택된 "적합" TRF_FRAME0 또는 TRF_FRAME1 비트는 SER 통계를 제공하는데 사용된다.
블록 H에서 TRF_FRAME0 비트(최대 공산 경로에 대응하는)가 적당한 CRC 발생기 다항식{현재의 보코더 율(예로서, 9600 보드)에 따라서 선택된}으로 곱해지고 12 비트 신드롬은 CRC 버퍼(CRC_BUF)에 저장된다.
계산된 신드롬(CRC_BUF)은 이 때 역추적 단계 E 동안 12 비트 검출 CRC 필드로부터 로드된 CRC_FRAME0 버퍼의 내용과 블록 1에서 비교된다. 만일 2개가 동일하면 최대 공산 경로의 역 추적의 검출 비트는 정확한 것으로 가정되어, 출력 버퍼에 로드되고, 그 후 블록 J에 있는 제어기(20)에서 이용될 수 있게 된다. 예를 들어, 보코드된 스피치의 수신 프레임은 그 다음 제어기(20)로 떨어가서 아날로그 스피치 신호로 변환된다.
만일 블록 I에서 에러가 검출되면, 제어기는 TRF_FRAME1 비트(차선 경로에 상응하는)가 적절한 CRC 발생기 다항식으로 곱해져 12 비트 신드롬은 CRC 버퍼(CRC_BUF)에 저장되는 블록 K로 넘겨진다. 계산된 신드롬(CRC_BUF)은 그 다음 부분 역추적 단계 F 동안 12 비트 검출 CRC 필드로부터 로드된 CRC_FRAME1 버퍼의 내용과 블록 L에서 비교된다. 만일 두 개가 동일하면 차선 경로의 역 추적 검출 비트는 정확하다고 가정되어, 출력 버퍼로 로드되며, 그 후 블록 M에서 제어기(20)에서 이용될 수 있게 된다.
만일 블록 L에서 에러가 발견되면 프레임은 블록 N에서 거절될 수 있으며, 또는 에러 개수가 소정의(SER) 에러 율 한계 이하(예를 들어 1퍼센트) 이거나, 또는 누적 매트릭의 소정의 값 이상인 한 받아들여진다.
본 발명의 제2실시예로서, 제3도의 블록 E와 F를 재 참조하여 보면, 복호기는 격자를 통하여 부분 역 추적을 실행한다. 부분 역 추적은 관여되는 큰 압박 길이(다시 말하면, 큰 채널 메모리) 때문에 본 발명의 위 실시예에서 실행된다. 큰 채널 메모리를 갖는 경우에 전체 잔존 비트 시이퀀스를 저장하는 것은 전형적으로 실용적이지 않다.
작동에 있어서, 부분 역 추적은 격자 천이 X에서 시작되고, 여기서 X는 역 추적 길이(TB_Length 또는 잔존 경로 길이, 예로서, 54 비트)임), 그리고 천이 0으로 역 추적함으로써 달성된다. 다음 역 추적은 x+1에서 시작하여 천이 1로 역 추적한다: 그 다음 역 추적은 x+2에서 시작하여 천이 2로 역 추적한다. 그리고 그 다음 역 추적은 이와 같은 방법을 반복한다.
부분 역 추적 동작은 최대 공산 경로로부터 데이터 필드를 표현하는 제1복수의 검출 비트를: 신드롬 데이터 필드를 표현하는 최대 공산 경로로부터 제2복수의 검출 비트를; TB_Length에서 신드롬 비트와 임의의 종지 비트의 합을 뺀 값(예를 들어, 54-(12+8)=34 비트)와 같은 길이의 차선 경로로부터 데이터 필드 비트와 연결된 프레임에 있는 비트 수에서 TB_Length를 뺀 값(예를 들어, 192-54=138 비트)과 같은 길이의 제1복수의 검출 비트로부터 제3복수의 검출 비트를; 그리고 신드롬 데이터 필드를 나타내는 차선 경로로부터 제4복수의 비트를 획득한다.
남아 있는 단계 G-M은 전체 역 추적 실시예에 대해 위에서 기술된 바와 같이 실행된다.
본 발명의 가르침은 비터비 알고리즘의 동작에서 주목할 만한 개선을 제공한다는 것이 확인되었으며(예를 들어, 0.2 dB 씩이나), 그리고 막대한 비용과 복잡성을 초래하지 않는다. 예로써, 추가적인 버퍼(TRF_FRAME1과 CRC_FRAME1)로 복호하는 동안 사용되지 않는 현존하는 버퍼(예를 들어, 비율 결정 동안 사용되는 버퍼)를 이용할 수 있다. 차선 경로에 기인하는 증가된 프로세싱 부담은 통상적인 단일 역 추적 실시예의 1%미만이다.
비록 위상 변조된 SS-CDMA 통신 시스템과 관련하여 기술하였으나, 본 발명은 넓게 응용할 수 있다는 것을 알 수 있고 예를 들어, TDMA 시스템, 하이브리드 CDMA/TDMA 시스템, 그리고 주파수 또는 진폭 변조를 사용하는 시스템에서 사용될 수 있다.
본 발명은 더욱이 연속 부호화 채널, 예컨데 페이징 채널(paging channel)에 적용할 수 있다는 것을 알 수 있으며, 그리고 블록 부호화 채널을 갖는 사용에 대한 압박이 없다.
이와 같이, 본 발명은 바람직한 실시예에 대하여 특별히 도시되고 기술되었지만, 본 발명의 범위와 사상으로부터 이탈되지 않고 형식상 변화나 세부사항에 대한 변화가 이루어질 수 있다는 점은 당업자에게 이해될 것이다.
제1도는 본 발명에 따라 구성되고 동작되는 무선 전화기의 블록 다이아그램이다.
제2도는 격자의 일부 및, 최대 공산 경로로부터 분기되고 재결합하는 차선 최대 공산 경로와 최대 공산 경로를 나타낸다.
제3도는 본 발명에 따른 논리 흐름도이다.
제4도는 제1도에 도시된 복호기의 간략한 블록도이다.
제5도는 현재로는 바람직한 경로(또는 상태) 매트릭스 계산을 나타내는 다이아그램이다.

Claims (15)

  1. 통신 채널로부터 수신된 데이터를 복호하기 위한 방법에 있어서,
    적어도 데이터 필드 및 신드롬(Syndrome) 데이터 필드를 갖는 부호화된 데이터를 운반하는 변조된 통신 신호를 수신하는 단계,
    상기 부호화된 데이터에 대한 천이 매트릭스와 상기 경로 매트릭스를 결정하는 단계로서 최대 공산 경로와 차선 최대 공산 경로에 대한 경로 매트릭스를 보존하는 단계를 포함하는 경로 매트릭스 결정 단계;
    최대 공산 경로로부터 데이터 필드를 표현한 제1의 복수의 검출 비트, 최대 공산 경로로부터 신드롬 데이터 필드를 표현한 제2의 복수의 검출 비트, 차선 최대 공산 경로로부터 데이터 필드를 표현한 제3의 복수의 검출 비트, 그리고 차선 최대 공산 경로로부터 신드롬 데이터 필드를 표현한 제4의 복수의 검출 비트를 최대 공산 경로 매트릭스뿐만 아니라 차선 최대 공산 경로 매트릭스에 대한 역추적 실행을 수행함으로써 부호화된 데이터를 복호하는 단계;
    상기 제1의 복수의 검출 비트로부터 신드롬을 결정하는 단계,
    상기 결정된 신드롬을 상기 제2의 복수의 검출 비트와 비교하여, 일치할 경우, 수신된 데이터의 프레임으로서 제1의 복수의 검출 비트를 출력하는 단계;
    그렇지 않고, 만일 상기 결정된 신드롬을 제2의 복수의 검출 비트를 비교하는 단계의 결과가 일치하지 않으면, 상기 제3의 복수의 검출 비트로부터 신드롬을 결정하는 단계;
    상기 결정된 신드롬을 상기 제4의 복수의 검출 비트와 비교하고, 일치할 경우, 상기 수신된 데이터의 프레임으로서 제3의 복수의 검출 비트를 출력하는 단계를 포함하는 것을 특징으로 하는 통신 채널로부터 수신된 데이터를 복호하는 방법.
  2. 제1항에 있어서, 상기 수신된 변조 통신 신호에 대한 심벌 에러율 통계를 결정하기 위하여 제1의 복수의 검출 비트를 이용하는 단계를 더 포함함을 특징으로 하는 통신 채널로부터 수신된 데이터를 복호하는 방법.
  3. 제1항에 있어서, 상기 수신된 변조 통신 신호는 위상 변조, 직접 확산, 코드 분할 다중 악세스 통신 신호임을 특징으로 하는 통신 채널로부터 수신된 데이터를 복호하는 방법.
  4. 제1항에 있어서, 상기 신드롬은 CRC와 일치함을 특징으로 하는 통신 채널로부터 수신된 데이터를 복호하는 방법.
  5. 제1항에 있어서, 상기 역 추적을 실행하는 단계는 전체 역 추적 동작과 부분 역 추적 동작 중의 하나로서 실행함을 특징으로 하는 통신 채널로부터 수신된 데이터를 복호하는 방법.
  6. 제1항에 있어서, 상기 변조 통신 신호는 블록 부호화된 데이터를 운반하는것을 특징으로 하는 통신 채널로부터 수신된 데이터를 복호하는 방법.
  7. 제1항에 있어서, 상기 변조된 통신 신호는 연속 부호화된 데이터를 운반하는 것을 특징으로 하는 통신 채널로부터 수신된 데이터를 복호하는 방법.
  8. 적어도 데이터 필드와 신드롬 데이터 필드를 갖는 블록 부호화된 데이터를 운반하는 변조된 통신 신호를 수신하기, 위한 수신기;
    상기 수신된 통신 신호를 복조하기 위한 것으로서, 블록 부호화된 데이터를 표현하는 디지털 데이터 스트림을 공급하는 출력을 갖는 복조기;
    상기 블록 부호화된 데이터를 복호하기 위해 상기 복조기의 출력에 연결된 입력을 갖는 것으로서, 천이 매트릭스를 계산하고 블록 부호화된 데이터에 대한 경로 매트릭스를 계산하는 수단을 포함하는 복호기;
    최대 공산 경로와 차선 최대 공산 경로에 대한 경로 매트릭스를 보존하는 메모리;
    보존된 최대 공산 경로 매트릭스와 차선 최대 공산 경로 매트릭스 모두에 대한 역 추적 동작을 실행하기 위한 것이며, 최대 공산 경로로부터 검출된 데이터 필드를 표현한 제1의 복수 비트를 제1버퍼에 저장하기 위한 것이며, 최대 공산 경로로부터 검출된 신드롬 데이터 필드를 표현한 제2의 복수 비트를 제2버퍼에 저장하기 위한 것이며, 차선 최대 공산 경로로부터 검출된 데이터 필드를 표현한 제3의 복수 비트를 제3버퍼에 저장하기 위한 것이며, 그리고 차선 최대 공산 경로로부터검출된 신드롬 데이터 필드를 표현한 제4의 복수 비트를 제4버퍼에 저장하기 위한 수단;
    상기 제1의 복수의 검출 비트로부터 신드롬을 결정하기 위한 것이며, 상기 결정된 신드롬을 상기 제2의 복수의 검출된 비트와 비교하기 위한 것이며, 그리고 일치하는 경우, 상기 수신된 데이터의 프레임으로서 제1의 복수의 검출 비트를 출력하기 위한 수단을 구비하며,
    상기 결정 수단이 상기 비교 수단이 일치함을 제시하지 못하는 조건에 응답하여 제3의 복수의 검출 비트로부터 결정된 신드롬을 검출하기 위한, 상기 결정된 신드롬을 상기 제4의 복수의 검출 비트와 비교하여 일치하는 경우, 상기 수신된 데이터의 프레임으로서 제3의 복수의 검출 비트를 출력하기 위한 것임을 특징으로 하는 통신 채널로부터 수신된 데이터를 복호하기 위한 적응적 무선 통신 장치.
  9. 제8항에 있어서, 상기 수신된 변조 통신 신호는 위상 변조된, 직접 확산된, 코드 분할 다중 악세스 통신 신호임을 특징으로 하는 통신 채널로부터 수신된 데이터를 복호하기 위한 적응적 무선 통신 장치.
  10. 제8항에 있어서, 상기 신드롬은 CRC에 대응함을 특징으로 하는 통신 채널로부터 수신된 데이터를 복호하기 위한 적응적 무선 통신 장치.
  11. 제8항에 있어서, 상기 역추적 수단은 부분 역추적 동작과 전체 역 추적 동작중의 하나를 실행함을 특징으로 하는 통신 채널로부터 수신된 데이터를 복호하기 위한 적응적 무선 통신 장치.
  12. 위상 변조된, 직접 확산된, 코드 분할 다중 악세스 통신 채널로부터 수신된 데이터를 복호하기 위한 무선 통신 장치 작동을 위한 방법에 있어서,
    적어도 스피치 데이터 필드와 신드롬 데이터 필드를 갖는 부호화된 데이터의 프레임을 운반하는 변조된 통신 신호를 수신하는 단계;
    상기 부호화된 데이터를 표현하는 디지털 데이터를 발생시키기 위하여 상기 수신된 통신 신호를 복조하는 단계;
    상기 부호화된 데이터에 대한 천이 매트릭스와 경로 매트릭스를 결정하는 단계로서, 상기 최대 공산 경로와 차선 최대 공산 경로에 대한 경로 매트릭스만을 보존하는 단계를 포함하는 경로 매트릭스 결정 단계;
    최대 공산 경로로부터 스피치 데이터 필드를 표현하는 제1의 복수의 검출 비트를 얻고, 최대 공산 경로로부터 신드롬 데이터 필드를 표현하는 제2의 복수의 검출 비트를 얻고, 프레임의 비트수에서 추적 길이를 뺀값과 같은 길이이며 추적 길이에서 신드롬비트와 종지 비트의 합을 뺀값과 같은 길이의 차선 경로로부터의 데이터 필드 비트와 연결되어 있는 제1의 복수의 검출된 비트로부터의 제3의 복수의 검출 비트를 얻고, 그리고 상기 차선 경로로부터 신드롬 데이터 필드를 표현하는 제4의 복수의 검출 비트를 얻기 위해, 최대 공산 경로 매트릭스 및 차선 최대 공산 경로 매트릭스에 대한 부분 역추적 동작을 실행함으로써 부호화된 데이터를 복호하는 복호 단계;
    상기 제1의 복수의 검출 비트로부터 신드롬을 결정하는 단계;
    상기 결정 신드롬을 상기 제2의 복수의 검출 비트와 비교하는 단계;
    일치하면, 상기 스피치 데이터의 수신된 프레임으로서 제1의 복수의 검출 비트를 출력하는 단계;
    그렇지 않고, 만일 상기 결정 신드롬을 제2의 복수의 검출 비트와 비교하는 단계에서 일치하지 않는 것으로 나타나면, 상기 제3의 복수의 검출 비트로부터 제2 신드롬을 결정하는 단계;
    상기 제2 신드롬을 상기 제4의 복수의 검출 비트와 비교하여, 일치하는 경우, 상기 수신된 스피치 데이터의 프레임으로서 상기 제3의 복수의 검출 비트를 출력하는 단계를 포함함을 특징으로 하는 수신된 데이터를 복호하기 위한 무선 통신 장치 동작을 위한 방법.
  13. 제12항에 있어서, 상기 수신된 변조 통신 신호에 대한 심볼 에러 율 통계를 결정하기 위해 최소한의 제1의 복수의 검출 비트를 사용하는 단계를 더 포함함을 특징으로 하는 수신된 데이터를 복호하기 위한 무선 통신 장치 동작을 위한 방법.
  14. 제12항에 있어서, 상기 프레임은 192 비트를 포함하고, 상기 부분 역추적 길이는 54 비트인 것을 특징으로 하는 수신된 데이터를 복호하기 위한 무선 통신 장치 동작을 위한 방법.
  15. 통신 채널로부터 수신된 부호화된 데이터를 복호하기 위한 방법에 있어서,
    X 비트를 포함하는 수신된 부호화된 데이터에 대한 Y 천이에 의하여 X 스테이트로서 구성된 격자를 구성하는 단계;
    상기 격자를 통해 최대 공산 경로와 상기 차선 최대 공산 경로에 상응하는 이들 경로 매트릭스를 잔존 경로 메모리에 보존하는 단계; 및
    상기 최대 공산 경로에 상응하는 경로 매트릭스를 복호하고, 그리고 만일 받아들일 만한 에러 율을 얻은 경우에, 최상 공산 경로에 상응하는 복호된 데이터를 출력하는 단계;
    그렇지 않고, 만일 받아들일 만한 에러 율이 얻어지지 않을 경우에는, 차선 최대 공산 경로에 상응하는 경로 매트리스를 복호하고, 만일 받아들일 만한 에러 율을 얻는 경우에, 차선 최대 공산 경로에 상응하는 복호 데이터를 출력하는 단계를 포함함을 특징으로 하는 수신된 부호화된 데이터를 복호하는 방법.
KR1019960024205A 1995-06-26 1996-06-26 2개의 최상 복호 경로를 갖는 비터비 복호기 KR100348895B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/494,917 US5784392A (en) 1995-06-26 1995-06-26 Viterbi decoder with l=2 best decoding paths
US08/494,917 1995-06-26
US08/494917 1995-06-26

Publications (2)

Publication Number Publication Date
KR970004433A KR970004433A (ko) 1997-01-29
KR100348895B1 true KR100348895B1 (ko) 2002-12-28

Family

ID=23966497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024205A KR100348895B1 (ko) 1995-06-26 1996-06-26 2개의 최상 복호 경로를 갖는 비터비 복호기

Country Status (4)

Country Link
US (1) US5784392A (ko)
EP (1) EP0751625A3 (ko)
KR (1) KR100348895B1 (ko)
CA (1) CA2179082A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6678311B2 (en) 1996-05-28 2004-01-13 Qualcomm Incorporated High data CDMA wireless communication system using variable sized channel codes
US6094465A (en) * 1997-03-21 2000-07-25 Qualcomm Incorporated Method and apparatus for performing decoding of CRC outer concatenated codes
ES2157854B1 (es) * 1997-04-10 2002-04-01 Nokia Mobile Phones Ltd Metodo para disminuir el porcentaje de error de bloque en una transmision de datos en forma de bloques de datos y los correspondientes sistema de transmision de datos y estacion movil.
KR100243213B1 (ko) * 1997-06-14 2000-02-01 윤종용 제로상태평가량을이용한비터비복호데이터의품질평가장치
US6085349A (en) * 1997-08-27 2000-07-04 Qualcomm Incorporated Method for selecting cyclic redundancy check polynomials for linear coded systems
FI104673B (fi) 1997-10-24 2000-04-14 Nokia Mobile Phones Ltd Menetelmä signaalin datanopeuden muuntamiseksi ja lähetin
KR19990035418A (ko) * 1997-10-31 1999-05-15 전주범 트렐리스 코드 데이터의 생존 경로 역추적 장치
JPH11177641A (ja) 1997-12-10 1999-07-02 Sony Corp 制御情報割当方法、制御方法、送信方法、受信方法、送信装置及び受信装置
US6161210A (en) * 1998-04-03 2000-12-12 Lucent Technologies Inc. List Viterbi algorithms for tailbiting convolutional codes
FI107767B (fi) 1998-05-26 2001-09-28 Nokia Mobile Phones Ltd Menetelmä ja järjestely konvoluutiodekoodauksen toteuttamiseksi
US6408418B1 (en) * 1998-10-29 2002-06-18 Lucent Technologies Inc. Reduced-state device and method for decoding data
US6278715B1 (en) * 1998-11-05 2001-08-21 Qualcom Incorporated System and method for reducing deinterleaver memory requirements through chunk allocation
US6463031B1 (en) 1998-12-03 2002-10-08 Nokia Mobile Phones Limited Rate determination technique that utilizes modified cumulative metrics to orthogonalize the rates
US6553065B1 (en) 1999-02-04 2003-04-22 Nokia Corporation Mobile station employing CRC verification using decoding reliability and methods therefor
US7031406B1 (en) 1999-08-09 2006-04-18 Nortel Networks Limited Information processing using a soft output Viterbi algorithm
US6415415B1 (en) * 1999-09-03 2002-07-02 Infineon Technologies North America Corp. Survival selection rule
US6597743B1 (en) 1999-12-07 2003-07-22 Ericsson Inc. Reduced search symbol estimation algorithm
US6842490B1 (en) * 2000-10-11 2005-01-11 Feng Qian Viterbi decoder with adaptive traceback
JP2004512775A (ja) * 2000-10-24 2004-04-22 インフィネオン　テクノロジーズ　アクチェンゲゼルシャフト 実信号系列の復号方法およびデバイス、信頼性検出ユニットおよびビタビ復号ユニット
US6708308B2 (en) 2001-01-10 2004-03-16 International Business Machines Corporation Soft output viterbi algorithm (SOVA) with error filters
US7321618B2 (en) * 2002-04-09 2008-01-22 Texas Instruments Incorporated PCM upstream data transmission server
US7191385B2 (en) * 2003-04-24 2007-03-13 Locus Location Systems, Llc Error correction in a locating method and system
GB2411326B (en) * 2004-02-19 2006-05-17 Matsushita Electric Ind Co Ltd Viterbi decoder with single wrong turn correction
TWI256774B (en) * 2005-04-29 2006-06-11 Realtek Semiconductor Corp Viterbi decoding apparatus and method thereof
US20080123210A1 (en) * 2006-11-06 2008-05-29 Wei Zeng Handling synchronization errors potentially experienced by a storage device
US20090027254A1 (en) * 2007-02-16 2009-01-29 James Roy Troxel Method and apparatus to improve the ability to decode ads-b squitters through multiple processing paths
US8181098B2 (en) * 2008-06-11 2012-05-15 Freescale Semiconductor, Inc. Error correcting Viterbi decoder
EP2595321A1 (en) * 2011-11-16 2013-05-22 MStar Semiconductor, Inc. Tail-biting convolutional decoding apparatus and decoding method
US8879514B2 (en) * 2012-09-14 2014-11-04 Qualcomm Incorporated Apparatus and method for detection of a dedicated control channel (DCCH)
KR102375951B1 (ko) * 2015-07-29 2022-03-17 삼성전자주식회사 오류 감소를 위한 디코딩 장치 및 방법
CN107896138B (zh) * 2017-11-03 2020-12-18 锐捷网络股份有限公司 一种译码方法、装置及设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208816A (en) * 1989-08-18 1993-05-04 At&T Bell Laboratories Generalized viterbi decoding algorithms
FI84866C (fi) * 1990-03-12 1992-01-27 Nokia Mobile Phones Ltd Foerbaettring av en viterbi-algoritm.
US5375129A (en) * 1990-07-19 1994-12-20 Technophone Limited Maximum likelihood sequence detector
US5577053A (en) * 1994-09-14 1996-11-19 Ericsson Inc. Method and apparatus for decoder optimization
US5574751A (en) * 1995-04-24 1996-11-12 Motorola, Inc. Method for a soft-decision modulation system

Also Published As

Publication number Publication date
EP0751625A3 (en) 2000-11-22
EP0751625A2 (en) 1997-01-02
KR970004433A (ko) 1997-01-29
US5784392A (en) 1998-07-21
CA2179082A1 (en) 1996-12-27

Similar Documents

Publication Publication Date Title
KR100348895B1 (ko) 2개의 최상 복호 경로를 갖는 비터비 복호기
US5907586A (en) Method and device for signal decision, receiver and channel condition estimating method for a coding communication system
US5638408A (en) Variable transmission bit rate discrimination method and apparatus
US6147964A (en) Method and apparatus for performing rate determination using orthogonal rate-dependent walsh covering codes
US5796757A (en) Methods and apparatus for performing rate determination with a variable rate viterbi decoder
FI116501B (fi) Moninopeuksinen viterbin sarjadekooderi CDMA-järjestelmäsovelluksiin
US5862190A (en) Method and apparatus for decoding an encoded signal
KR20010005541A (ko) 다중 레이트 신호를 위한 ｃｒｃ 외부 코드로 리스트 출력 비터비 복호화 시스템
EP1362445A2 (en) Methods and systems for extracting a joint probability from a map decision device and processing a signal using the joint probability information
KR20020018643A (ko) 고속 ｍａｐ 디코딩을 위한 방법 및 시스템
EP0446745B1 (en) Viterbi algorithm outputting a plurality of most probable sequences in descending probability order
US20020108090A1 (en) Blind transport format detection of turbo-coded data
RU2214677C2 (ru) Устройство и способ для сверточного кодирования в цифровой системе
US6272187B1 (en) Device and method for efficient decoding with time reversed data
US6760438B1 (en) System and method for Viterbi decoding on encrypted data
US7340670B2 (en) Decoding apparatus, communication apparatus and decoding method
US7020223B2 (en) Viterbi decoder and method using sequential two-way add-compare-select operations
KR100470010B1 (ko) 상이한 인코딩 레이트들을 사용하는 셀루러 시스템간의 소프트 핸드오프 방법 및 장치
Nakano et al. Viterbi decoding for convolutional code over class a noise channel
US6580769B1 (en) Method and apparatus for backward recursion next state generation in recursive convolutional decoding
US6263474B1 (en) Data decoding apparatus and data decoding method
US6195401B1 (en) Data receiving apparatus and method
Liu et al. The simulation of a complete digital communication system
VUCETIC et al. Low complexity soft decision decoding algorithms for reed-solomon codes
EP1055291A1 (en) Method and apparatus for performing rate determination using orthogonal rate-dependent walsh covering codes

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960626

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20000407

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19960626

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20020529

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20020802

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20020805

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20060710