KR100348284B1 - thin film transistor and method for fabricating the same - Google Patents

thin film transistor and method for fabricating the same Download PDF

Info

Publication number
KR100348284B1
KR100348284B1 KR1020000009111A KR20000009111A KR100348284B1 KR 100348284 B1 KR100348284 B1 KR 100348284B1 KR 1020000009111 A KR1020000009111 A KR 1020000009111A KR 20000009111 A KR20000009111 A KR 20000009111A KR 100348284 B1 KR100348284 B1 KR 100348284B1
Authority
KR
South Korea
Prior art keywords
gate electrode
thin film
film transistor
active layer
cradle
Prior art date
Application number
KR1020000009111A
Other languages
Korean (ko)
Other versions
KR20010084247A (en
Inventor
임채록
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020000009111A priority Critical patent/KR100348284B1/en
Publication of KR20010084247A publication Critical patent/KR20010084247A/en
Application granted granted Critical
Publication of KR100348284B1 publication Critical patent/KR100348284B1/en

Links

Classifications

    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47LDOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
    • A47L11/00Machines for cleaning floors, carpets, furniture, walls, or wall coverings
    • A47L11/40Parts or details of machines not provided for in groups A47L11/02 - A47L11/38, or not restricted to one of these groups, e.g. handles, arrangements of switches, skirts, buffers, levers
    • A47L11/408Means for supplying cleaning or surface treating agents
    • A47L11/4088Supply pumps; Spraying devices; Supply conduits
    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47LDOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
    • A47L11/00Machines for cleaning floors, carpets, furniture, walls, or wall coverings
    • A47L11/28Floor-scrubbing machines, motor-driven
    • A47L11/282Floor-scrubbing machines, motor-driven having rotary tools
    • A47L11/283Floor-scrubbing machines, motor-driven having rotary tools the tools being disc brushes
    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47LDOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
    • A47L11/00Machines for cleaning floors, carpets, furniture, walls, or wall coverings
    • A47L11/40Parts or details of machines not provided for in groups A47L11/02 - A47L11/38, or not restricted to one of these groups, e.g. handles, arrangements of switches, skirts, buffers, levers
    • A47L11/4036Parts or details of the surface treating tools
    • A47L11/4038Disk shaped surface treating tools
    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47LDOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
    • A47L11/00Machines for cleaning floors, carpets, furniture, walls, or wall coverings
    • A47L11/40Parts or details of machines not provided for in groups A47L11/02 - A47L11/38, or not restricted to one of these groups, e.g. handles, arrangements of switches, skirts, buffers, levers
    • A47L11/408Means for supplying cleaning or surface treating agents
    • A47L11/4083Liquid supply reservoirs; Preparation of the agents, e.g. mixing devices

Abstract

신뢰성이 우수하고 저렴한 디스플레이를 제공하기 위한 박막 트랜지스터 및 그 제조방법으로서, 가요성 기판 상에 식각 과정을 통해 형성된 요람과, 요람 하부에 형성된 게이트 전극과, 게이트 전극을 포함한 기판 상에 형성된 절연막과, 게이트 전극 위에 증착된 절연막 상에 형성된 활성층과, 활성층의 표면의 중앙이 노출되도록 활성층과 게이트 전극 위쪽 절연막 모서리(edge) 상에 분리 형성된 도핑된 실리콘층과, 도핑된 실리콘층 상에 형성된 소스와 드레인 전극과, 소스와 드레인 전극에 연결된 금속과, 기판을 평탄화하는 유전 물질을 포함하여 구성되는 박막 트랜지스터이다. 따라서, 본 발명에 따른 박막트랜지스터를 이용하면, 가공과 신뢰성이 우수하고, 말아 가지고 다녀도 안전한 박막 트랜지스터-액정디스플레이(LCD)나 기타 디스플레이를 제조할 수 있다. 또한, 저온 공정을 사용하기 때문에, 제작비용이 저렴하여 많은 사람들에게 저가의 편리한 디스플레이를 제공할 수 있다.A thin film transistor and a method of manufacturing the same for providing a reliable and inexpensive display, comprising: a cradle formed through an etching process on a flexible substrate, a gate electrode formed under the cradle, an insulating film formed on a substrate including the gate electrode, An active layer formed on the insulating layer deposited on the gate electrode, a doped silicon layer formed on the edge of the insulating layer over the active layer and the gate electrode so that the center of the surface of the active layer is exposed, and a source and a drain formed on the doped silicon layer A thin film transistor including an electrode, a metal connected to a source and a drain electrode, and a dielectric material to planarize a substrate. Therefore, by using the thin film transistor according to the present invention, it is possible to manufacture a thin film transistor-liquid crystal display (LCD) or other display which is excellent in processing and reliability and is safe to roll around. In addition, because the low temperature process is used, the manufacturing cost is low and many people can provide a low-cost and convenient display.

Description

박막 트랜지스터 및 그의 제조방법{thin film transistor and method for fabricating the same}Thin film transistor and method for fabricating the same

본 발명은 반도체 장치에 관한 것으로, 특히 박막트랜지스터 및 그의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly to a thin film transistor and a method of manufacturing the same.

일반적으로, 박막트랜지스터(Thin Film Transistor:TFT)는 4M급 또는 10M급 이상의 에스램(SRAM) 셀에 있어서 CMOS로드 트랜지스터(load transistor)나 로드 레지스터(load resistor) 대신에 사용된다.Generally, thin film transistors (TFTs) are used in place of CMOS load transistors or load resistors in SRAM cells of 4M or 10M or more.

또한, 액정표시소자에서 각 픽셀(pixel) 영역의 화상 데이터 신호를 스위칭하는 스위칭 소자로도 널리 사용된다.In addition, it is widely used as a switching device for switching the image data signal of each pixel area in the liquid crystal display device.

종래의 플라스틱 기판 위에 만드는 박막 트랜지스터는 고온에서 플라스틱 판 위에 돌출 형태로 만들어지거나 혹은 설계되었다.Thin film transistors made on conventional plastic substrates are designed or made to protrude on plastic plates at high temperatures.

그러나, 이상에서 설명한 종래 기술에 따른 박막 트랜지스터 및 그의 제조방법에는 다음과 같은 문제점이 있다.However, the above-described thin film transistor according to the related art and a manufacturing method thereof have the following problems.

종래의 박막 트랜지스터는 플라스틱 판 위에 돌출 형태로 만들어지거나 설계되어서, 플라스틱의 고유한 특성인 고온에서 잘 구부러지는 특성 때문에 박막 트랜지스터가 쉽게 손상이 되었다.Conventional thin film transistors are made or designed in the form of protrusions on plastic plates, so the thin film transistors are easily damaged due to their inherent properties of plastic, which are well bent at high temperatures.

예를 들어, 두루말이 디스플레이(display)를 만들 때, 종래의 박막 트랜지스터 기술을 사용한다면 디스플레이를 말게 될 경우, 박막 트랜지스터는 눌리거나 바로 손상이 될 것이다.For example, when a scroll is made using a conventional thin film transistor technology, the thin film transistor will be pressed or immediately damaged if the display is rolled out.

따라서 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 가요성 기판(flexible film)에 요람(cradled) 구조를 만들어 그 요람 안에 저온으로 박막 트랜지스터를 제조함으로서, 박막 트랜지스터-액정디스플레이(LCD)나 기타 디스플레이에 적용했을 때, 말아 가지고 다녀도 안전한 우수하고 저렴한 박막 트랜지스터 및 그의 제조방법을 제공하는데 그 목적이 있다.Therefore, the present invention is to solve the above problems, by making a cradle (cradled) structure on the flexible film (flexible film) by manufacturing a thin film transistor at a low temperature in the cradle, a thin film transistor-liquid crystal display (LCD) or other When applied to a display, it is an object to provide a good and cheap thin film transistor and a method of manufacturing the safe to roll around.

도 1은 본 발명에 따른 박막 트랜지스터의 구조 단면도.1 is a structural cross-sectional view of a thin film transistor according to the present invention.

도 2은 본 발명에 따른 박막 트랜지스터의 공정 평면도.2 is a process plan view of a thin film transistor according to the present invention;

도 3a 내지 도 3l는 본 발명에 따른 박막 트랜지스터의 제조 공정을 보여주는 공정 단면도 및 공정 사시도.3A to 3L are cross-sectional views and a process perspective view showing a manufacturing process of a thin film transistor according to the present invention.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

1 : 가요성 기판 12,13 : 도핑된 실리콘층1 flexible substrate 12,13 doped silicon layer

2,3: 포토레지스트 14 : 드레인 전극2,3 photoresist 14 drain electrode

4 : 요람 15 : 소스 전극4: cradle 15: source electrode

5 : 게이트 전극 16 : 드레인 금속에 연결된 금속5 gate electrode 16 metal connected to drain metal

6 : 절연막 17 : 소스 금속에 연결된 금속6 insulating film 17 metal connected to source metal

7,8 : 포토레지스트 패턴 18 : 유전 물질7,8 photoresist pattern 18 dielectric material

10 : 활성층 또는 비정질 실리콘 9, 11 : 비정질 실리콘10: active layer or amorphous silicon 9, 11: amorphous silicon

상기와 같은 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터는 가요성 기판 상에 형성된 요람과, 요람 하부에 형성된 게이트 전극과, 게이트 전극을 포함한 기판 상에 형성된 절연막과, 게이트 전극 위에 증착된 절연막 상에 형성된 활성층과, 활성층 표면의 중앙이 노출되도록 활성층과 게이트 전극 위쪽 절연막 모서리 상에 분리 형성된 도핑된 실리콘층과, 도핑된 실리콘층 상에 형성된 소스와 드레인 전극과, 소스와 드레인 전극에 연결된 금속과, 기판을 평탄화하는 유전 물질을 포함하여 구성되는 것을 특징으로 한다.A thin film transistor according to the present invention for achieving the above object is a cradle formed on a flexible substrate, a gate electrode formed under the cradle, an insulating film formed on the substrate including the gate electrode, and an insulating film deposited on the gate electrode An active layer formed on the active layer, a doped silicon layer formed on the edge of the insulating layer above the active layer and the gate electrode to expose the center of the active layer surface, a source and drain electrode formed on the doped silicon layer, a metal connected to the source and drain electrode, And a dielectric material to planarize the substrate.

위와 같이 구성된 본 발명의 박막 트랜지스터 제조방법은 가요성 기판을 식각하여 요람을 형성하는 공정과, 요람 하부에 게이트 전극을 형성하는 공정과, 게이트 전극을 포함한 기판 상에 절연막을 형성하는 공정과, 게이트 전극 위쪽의 절연막 상에 활성층을 형성하는 공정과, 활성층 표면의 중앙이 노출되도록 활성층과 게이트 위쪽 절연막 모서리 상에 도핑된 실리콘층을 분리 형성하는 공정과, 도핑된 실리콘층 상에 소스와 드레인 전극을 형성하는 공정과, 소스와 드레인 전극에 금속을 연결하는 공정과, 기판을 유전 물질을 이용하여 평탄화하는 과정을 포함하여 이루어지는 것을 특징으로 한다.The thin film transistor manufacturing method of the present invention configured as described above comprises a process of forming a cradle by etching a flexible substrate, a process of forming a gate electrode under the cradle, a process of forming an insulating film on a substrate including the gate electrode, and a gate Forming an active layer on the insulating film above the electrode, separating the doped silicon layer on the corner of the insulating layer above the gate and the active layer so that the center of the surface of the active layer is exposed, and forming a source and a drain electrode on the doped silicon layer. And forming a metal, connecting a metal to the source and drain electrodes, and planarizing the substrate using a dielectric material.

본 발명에 따르면, 가요성 기판에 요람 구조를 만들어 그 요람 안에 박막 트랜지스터를 제조함으로서, 가공과 신뢰성이 우수한 박막 트랜지스터를 얻을 수 있다. 따라서, 본 발명에 따른 박막 트랜지스터를 이용하면 말아 가지고 다녀도 안전한 박막 트랜지스터-액정디스플레이(LCD)나 기타 디스플레이를 제조할 수 있다. 또한, 저온 공정을 사용하기 때문에, 제작비용이 저렴하여 많은 사람들에게 저가의 편리한 디스플레이를 제공할 수 있다.According to the present invention, a thin film transistor having excellent processing and reliability can be obtained by making a cradle structure on a flexible substrate and manufacturing a thin film transistor in the cradle. Thus, using the thin film transistor according to the present invention, it is possible to manufacture a thin film transistor-liquid crystal display (LCD) or other display that is safe to carry around. In addition, because the low temperature process is used, the manufacturing cost is low and many people can provide a low-cost and convenient display.

본 발명의 다른 목적, 특성 및 이점들은 첨부한 도면을 참조한 실시 예의 상세한 설명을 통해 명백해질 것이다.Other objects, features and advantages of the present invention will become apparent from the following detailed description of embodiments taken in conjunction with the accompanying drawings.

본 발명에 따른 박막 트랜지스터 및 그의 제조방법의 바람직한 실시 예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.A preferred embodiment of a thin film transistor and a method of manufacturing the same according to the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명에 따른 박막 트랜지스터의 구조단면도이고, 도 2는 본 발명에 따른 박막 트랜지스터의 구조평면도이다.1 is a structural cross-sectional view of a thin film transistor according to the present invention, and FIG. 2 is a structural plan view of the thin film transistor according to the present invention.

먼저, 도 1에 도시한 바와 같이, 본 발명에 따른 박막 트랜지스터는 가요성 아크릴 코폴리머 기판(flexible acrylate copolymer film)(1)에 요람이 형성되고, 요람 하부에 게이트 전극(5)이 형성되고, 게이트 전극을 포함한 기판(1) 전면에 SiN이나 SiO2와 같은 유전물질로 이루어진 절연막(6)이 형성된다. 그리고, 게이트 전극(5) 위쪽의 절연막(6) 상에 비정질 실리콘(amorphous silicon)으로 이루어진 활성층(10)이 형성되고, 활성층(10)이 노출되도록 활성층(10)과 게이트 전극(5) 위쪽 절연막 모서리 위로 n형 또는 p형으로 도핑된 실리콘층(12,13)이 분리 형성되고, 도핑된 실리콘층(12,13) 상에 소스(15)와 드레인(14) 전극이 형성된다. 그리고, 소스(15)와 드레인(14) 전극에 드레인을 넓게 하며, 소스 전극을 요람 주위의 벽까지 연결시키는 금속(16,17)을 연결하고, 기판(1)을 평탄화하기 위해 형성되는 유전물질(18)이 형성된다.First, as shown in FIG. 1, in the thin film transistor according to the present invention, a cradle is formed on a flexible acrylate copolymer film 1, a gate electrode 5 is formed below the cradle, An insulating film 6 made of a dielectric material such as SiN or SiO 2 is formed on the entire surface of the substrate 1 including the gate electrode. Then, an active layer 10 made of amorphous silicon is formed on the insulating film 6 above the gate electrode 5, and the insulating layer over the active layer 10 and the gate electrode 5 is exposed so that the active layer 10 is exposed. The n-type or p-type doped silicon layers 12 and 13 are separated and formed on the edges, and the source 15 and drain 14 electrodes are formed on the doped silicon layers 12 and 13. A dielectric material is formed to widen the drain to the source 15 and drain 14 electrodes, to connect metals 16 and 17 connecting the source electrode to the wall around the cradle, and to planarize the substrate 1. 18 is formed.

도 2는 본 발명에 따른 박막 트랜지스터를 위에서 바라본 구조 평면도이다.2 is a plan view of the thin film transistor according to the present invention as viewed from above.

도 2에 도시된 바와 같이, 소스 전극(15)에 연결한 금속(17)이 게이트 전극(5)과 교차하는 것이 보인다. 그러나, 금속(17)과 게이트 전극(5) 사이에 반도체 디바이스의 표면이나 접합부에 적당한 처리를 하고, 유해한 환경을 차단하여 디바이스 특성의 안정화를 꾀하는 패시베이션(passivation)에 사용된 절연막(6)이 있어 단락은 발생하지 않는다.As shown in FIG. 2, it is seen that the metal 17 connected to the source electrode 15 intersects with the gate electrode 5. However, there is an insulating film 6 which is used for passivation for proper treatment between the surface of the semiconductor device and the junction of the metal 17 and the gate electrode 5, and for blocking harmful environment to stabilize the device characteristics. No short circuit occurs.

이와 같이 구성된 본 발명의 박막 트랜지스터 제조방법을 설명하면 다음과 같다.Referring to the thin film transistor manufacturing method of the present invention configured as described above is as follows.

도 3a 내지 3l은 본 발명에 따른 박막 트랜지스터의 공정단면도이다.3A to 3L are process cross-sectional views of a thin film transistor according to the present invention.

도 3a에 도시한 바와 같이, 가요성 기판(1) 상의 일정 영역 주위에 노광 및 현상 공정을 이용하여 포토레지스트(2,3)를 형성한다.As shown in FIG. 3A, photoresist 2,3 is formed around the predetermined area on the flexible substrate 1 using exposure and development processes.

도 3b에 도시한 바와 같이, 포토레지스트(2,3)를 마스크로 이용하여 가요성 기판(1)을 식각하면 요람(4)이 형성된다.As shown in FIG. 3B, the cradle 4 is formed by etching the flexible substrate 1 using the photoresists 2 and 3 as masks.

여기서, 식각은 리액티브 이온 식각(Reactive Ion Etching:RIE)이나 스퍼터링(sputtering), 습식 식각(wet etching) 등 여러 가지 방법을 사용할 수 있고, 요람(4)의 깊이는 다양할 수 있겠으나, 약 5000Å이 적당하다.Here, the etching may use a variety of methods, such as reactive ion etching (RIE), sputtering, wet etching (wet etching), the depth of the cradle (4) may vary, but about 5000Å is suitable.

도 3c에 도시한 바와 같이, 요람(4)이 형성된 가요성 기판(1) 상의 포토레지스트(2,3)를 제거하고, 게이트 전극(5) 형성을 위한 패턴을 형성한다. 그 후에, 식각하여 게이트 전극 물질을 선택적으로 제거함으로, 게이트 전극(5)을 형성한다.As shown in FIG. 3C, the photoresist 2, 3 on the flexible substrate 1 on which the cradle 4 is formed is removed, and a pattern for forming the gate electrode 5 is formed. Thereafter, the gate electrode 5 is formed by etching to selectively remove the gate electrode material.

여기서, 게이트 전극(5) 물질로는 Ti/Au를 사용하는데, 이 외에 용도에 따라 금속의 종류와 구성은 바꿀 수 있고, ITO(Indium Tin Oxide) 금속을 사용하여도 된다. 게이트 전극(5) 증착 장비로는 에바포래이터(evaporator)가 사용되며, 이 외에 다양한 장비가 사용 가능하다.Here, Ti / Au is used as the material of the gate electrode 5. In addition, the type and configuration of the metal may be changed depending on the use, and indium tin oxide (ITO) metal may be used. An evaporator is used as the deposition equipment for the gate electrode 5, and various other equipments may be used.

도 3d는 지금까지의 박막 트랜지스터 제조과정을 입체적으로 보이고 있는 공정 사시도 이다.3D is a process perspective view showing three-dimensional thin film transistor manufacturing process up to now.

도 3d에 도시한 바와 같이, 가요성 기판(1)을 식각하여 요람(4)이 형성된 모습, 요람(4) 하부에 형성된 게이트 전극(5)의 모습과 게이트 전극(5)의 위치 등을 볼 수 있다.As shown in FIG. 3D, the state in which the cradle 4 is formed by etching the flexible substrate 1, the state of the gate electrode 5 formed under the cradle 4, the position of the gate electrode 5, and the like are seen. Can be.

도 3d에 도시한 바와 같이, 게이트 전극(5)을 요람 주위의 벽(wall) 위로 길게 뽑아내고, 동시에 전기 신호가 들어올 금속 라인이 같이 만들어진다.As shown in FIG. 3D, the gate electrode 5 is pulled out long over the wall around the cradle, and at the same time a metal line is made to receive an electrical signal.

도 3e에 도시한 바와 같이, 게이트 전극(5)을 계속해서 만들어질 소스 전극(15)과 드레인 전극(14)과 절연하기 위한 절연막(6)을 증착한다.As shown in Fig. 3E, an insulating film 6 for insulating the gate electrode 5 from the source electrode 15 and the drain electrode 14 to be made continuously is deposited.

여기서, 절연막(6)으로 사용된 물질은 SiN이고, PECVD(Plasma Enhanced Chemical Vapor Deposition) 장비를 이용하여 약 110℃이하에서 SiH4:NH3:N2= 10sccm:40sccm:100sccm의 가스 조합과 절연막(6) 증착시 압력 약 300mTorr의 조건으로 증착하고, 위 조건의 가스 조합을 바꾸거나 증착시 압력을 바꾸는 등 다양한조건에서 SiN을 증착할 수 있다. 또한, SiN 외에 SiO2와 같은 다른 유전 물질을 사용하는 것도 가능하며, 증착 장비의 경우도 여기서 사용된 PECVD외에 PRCVD, ECR-CVD, 스퍼터 장비 등을 사용하여도 된다.Here, the material used as the insulating film 6 is SiN, and the gas combination and insulating film of SiH 4 : NH 3 : N 2 = 10sccm: 40sccm: 100sccm at about 110 ° C. using a PECVD (Plasma Enhanced Chemical Vapor Deposition) device. (6) SiN can be deposited under various conditions such as the deposition pressure under the condition of about 300mTorr, the gas combination of the above conditions, or the pressure during deposition. It is also possible to use other dielectric materials, such as SiO 2 , in addition to SiN, and in the case of deposition equipment, PRCVD, ECR-CVD, sputter equipment, etc. may be used in addition to the PECVD used herein.

이어서, 도 3f에 도시한 바와 같이, 절연막(6) 활성층을 증착할 부분을 위한 포토레지스트를 형성하고, 게이트 위쪽의 절연막 상의 포토레지스트를 제거하여 포토레지스트패턴(7,8)을 형성한다. 여기서, 포토레지스터패턴(7,8)에 오버 행(over hang)을 만들었다.Subsequently, as shown in FIG. 3F, a photoresist for the portion on which the active layer of the insulating film 6 is to be deposited is formed, and the photoresist on the insulating film above the gate is removed to form the photoresist patterns 7 and 8. Here, overhangs were made in the photoresist patterns 7 and 8.

도 3g에 도시한 바와 같이, 저온에서 포토레지스트패턴(7,8)을 마스크로 이용하여 비정질 실리콘(9,10,11)을 형성한다. 그러면, 비정질 실리콘의 일부(9,11)는 포토레지스트(7,8) 위에 증착되고, 또 다른 일부(10)는 게이트 전극(5)의 위쪽 절연막(6) 상에 증착된다.As shown in FIG. 3G, amorphous silicon (9, 10, 11) is formed using photoresist patterns (7, 8) as a mask at a low temperature. A portion of amorphous silicon 9, 11 is then deposited over photoresist 7, 8, and another portion 10 is deposited on top insulating film 6 of gate electrode 5.

여기서, 비정질 실리콘(amorphous silicon)(9,10,11)으로 사용된 물질은 SiN이고, 약 110℃ 이하에서, SiH4:H2=10∼30sccm:10∼300sccm의 가스 조합과 비정질 실리콘 증착시 압력을 약 100∼900mTorr의 조건으로 증착한다. 캐리어 가스(carrier gas)로 사용된 H2외에 Ar등 다양한 가스의 사용이 가능하다. 그리고, 위 조건의 가스 조합, 가스 유량은 바뀌어도 무방하다.Here, the material used as amorphous silicon (9,10,11) is SiN, and at about 110 ° C. or less, SiH 4 : H 2 = 10-30 sccm: 10-300 sccm in combination with amorphous silicon deposition The pressure is deposited under the condition of about 100-900 mTorr. In addition to H 2 used as a carrier gas, various gases such as Ar may be used. The gas combination and gas flow rate under the above conditions may be changed.

도 3h에 도시한 바와 같이, 포토레지스트패턴(7,8)을 제거하면, 포토레지스터(7,8) 위에 증착된 비정질 실리콘(9,11)이 동시에 제거되고, 게이트쪽 절연막 위의 비정질 실리콘(10)만 남아있게 되어 활성층(10)이 형성된다.As shown in FIG. 3H, when the photoresist patterns 7 and 8 are removed, the amorphous silicon 9 and 11 deposited on the photoresist 7 and 8 are simultaneously removed, and the amorphous silicon on the gate side insulating film ( Only 10) remains to form the active layer 10.

도 3i에 도시한 바와 같이, 활성층(10)의 중앙이 노출되도록 활성층과 게이트 전극 위쪽 절연막의 모서리 상에 계단 형상으로 도핑된 실리콘층(12,13)을 분리 형성시킨다.As shown in FIG. 3I, the doped silicon layers 12 and 13 are separated and formed on the edges of the insulating layer over the active layer and the gate electrode so that the center of the active layer 10 is exposed.

여기서, 도핑된 실리콘층은 n형을 위해서는 인(P)을 사용하고, p형을 위해서는 보른(B)을 사용하여 형성한다. 도핑된 실리콘층 형성시 사용 장비는 PECVD이지만, 다른 장비를 사용하여도 무방하다.Here, the doped silicon layer is formed using phosphorus (P) for n-type and boron (B) for p-type. The equipment used to form the doped silicon layer is PECVD, but other equipment may be used.

도 3j에 도시한 바와 같이, 도핑된 실리콘층(12,13) 상에 소스(15) 및 드레인(14) 전극을 형성시킨다.As shown in FIG. 3J, the source 15 and drain 14 electrodes are formed on the doped silicon layers 12, 13.

여기서, 드레인(14)과 소스(15)에 사용된 금속은 Ti/Au이지만, 용도에 따라 다른 금속으로 바꿔서 사용하여도 무방하다.Here, although the metal used for the drain 14 and the source 15 is Ti / Au, you may change it to another metal depending on a use.

도 3k에 도시된 바와 같이, 드레인 전극(14)에 금속(16)을 연결하여 드레인을 넓게 하고, 소스 전극(15)에 금속(17)을 연결하여 요람 주위의 벽(wall) 위로 소스 금속을 뽑아내었다.As shown in FIG. 3K, the metal 16 is connected to the drain electrode 14 to widen the drain, and the metal 17 is connected to the source electrode 15 to connect the source metal over the wall around the cradle. Pulled out.

여기서, 사용된 금속은 ITO금속이지만, 용도에 따라 다른 금속을 사용하여도 무방하다.Here, the metal used is an ITO metal, but other metals may be used depending on the use.

도 3l에 도시된 바와 같이, 위에서 만들어진 박막 트랜지스터를 보호하고, 러빙(rubbing)을 위한 유전물질(18)로 기판(1)을 평탄화한다.As shown in FIG. 3L, the thin film transistor made above is protected and the substrate 1 is planarized with a dielectric material 18 for rubbing.

여기서, 기판 평탄화에 사용되는 물질은 보다 안정성을 높이기 위해서 큐어링 온도가 높은 폴리이미드를 사용했지만, 그 외에 기타 유전물질을 사용하여도 무방하다.Here, the material used for planarization of the substrate is a polyimide having a high curing temperature in order to improve stability, but other dielectric materials may be used.

위와 같은 과정들을 거쳐 본 발명의 박막 트랜지스터 제조 공정이 완료된다.Through the above process, the thin film transistor manufacturing process of the present invention is completed.

이상에서 설명한 바와 같은 본 발명에 따른 박막 트랜지스터 및 그의 제조방법에는 다음과 같은 효과가 있다.As described above, the thin film transistor and the manufacturing method thereof according to the present invention have the following effects.

가요성 기판에 요람 구조를 만들어 그 요람 안에 박막 트랜지스터를 제조함으로써, 가요성 필름을 기판으로 사용하였을 때의 소자가 쉽게 부서질 수 있는 단점을 극복하고, 가공과 신뢰성이 우수한 박막 트랜지스터를 얻을 수 있다.By making a cradle structure on a flexible substrate and manufacturing a thin film transistor in the cradle, it is possible to overcome the disadvantage that the device easily breaks when the flexible film is used as a substrate, and to obtain a thin film transistor having excellent processing and reliability. .

따라서, 본 발명에 따른 박막 트랜지스터를 이용하면 말아 가지고 다녀도 안전한 박막 트랜지스터-액정디스플레이(LCD)나 기타 디스플레이를 제조할 수 있다.Thus, using the thin film transistor according to the present invention, it is possible to manufacture a thin film transistor-liquid crystal display (LCD) or other display that is safe to carry around.

또한, 저온 공정을 사용하기 때문에, 제작비용이 저렴하여 많은 사람들에게 저가의 편리한 디스플레이를 제공할 수 있는 효과가 있다.In addition, since the low-temperature process is used, the manufacturing cost is low and there is an effect that can provide a low-cost convenient display to many people.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention.

따라서, 본 발명의 기술적 범위는 실시 예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.Therefore, the technical scope of the present invention should not be limited to the contents described in the embodiments, but should be defined by the claims.

Claims (7)

가요성 기판과,With flexible substrates, 상기 가요성 기판 상에 형성된 요람과,A cradle formed on the flexible substrate, 상기 요람 하부에 형성된 게이트 전극과,A gate electrode formed under the cradle; 상기 게이트 전극을 포함한 상기 가요성 기판 상에 형성된 절연막과,An insulating film formed on the flexible substrate including the gate electrode; 상기 게이트 전극 위에 증착된 절연막 상에 형성된 활성층과,An active layer formed on the insulating film deposited on the gate electrode; 상기 활성층의 표면의 중앙이 노출되도록 상기 활성층과 상기 게이트 전극 위쪽 절연막 모서리 상에 분리 형성된 도핑된 실리콘층과,A doped silicon layer formed on the corners of the insulating layer over the active layer and the gate electrode so that the center of the surface of the active layer is exposed; 상기 도핑된 실리콘층 상에 형성된 소스와 드레인 전극과,Source and drain electrodes formed on the doped silicon layer; 상기 소스와 드레인 전극에 연결된 금속과,A metal connected to the source and drain electrodes; 상기 기판을 평탄화하는 유전 물질을 포함하여 구성됨을 특징으로 하는 박막 트랜지스터.And a dielectric material to planarize the substrate. 제 1항에 있어서,The method of claim 1, 상기 가요성 기판은 가요성 아크릴 코폴리머 기판을 사용하는 것을 특징으로 하는 박막 트랜지스터.The flexible substrate is a thin film transistor, characterized in that using a flexible acrylic copolymer substrate. 제 1항에 있어서,The method of claim 1, 상기 활성층은 비정질 실리콘으로 이루어지는 것을 특징으로 하는 박막 트랜지스터.And the active layer is made of amorphous silicon. 가요성 기판을 식각하여 요람을 형성하는 단계;Etching the flexible substrate to form a cradle; 상기 요람 하부에 게이트 전극을 형성하는 단계;Forming a gate electrode under the cradle; 상기 게이트 전극을 포함한 상기 가요성 기판 상에 절연막을 형성하는 단계;Forming an insulating film on the flexible substrate including the gate electrode; 상기 게이트 전극 위쪽의 절연막 상에 활성층을 형성하는 단계;Forming an active layer on the insulating film over the gate electrode; 상기 활성층의 표면의 중앙이 노출되도록 상기 활성층과 상기 게이트 전극 위쪽 절연막 모서리 상에 도핑된 실리콘층을 분리 형성하는 단계;Separating and forming a doped silicon layer on an edge of an insulating layer above the active layer and the gate electrode so that the center of the surface of the active layer is exposed; 상기 도핑된 실리콘층 상에 소스와 드레인 전극을 형성하는 단계;Forming a source and a drain electrode on the doped silicon layer; 상기 소스와 드레인 전극에 금속을 연결하는 단계;Coupling a metal to the source and drain electrodes; 상기 기판을 유전 물질을 이용하여 평탄화하는 단계를 포함하여 이루어지는 것을 특징으로 하는 박막트랜지스터 제조방법.And planarizing the substrate using a dielectric material. 제 4항에 있어서,The method of claim 4, wherein 상기 요람을 형성하는 방법은,The method of forming the cradle, 상기 가요성 기판 상의 일정 영역 주위에 포토레지스트를 형성하는 단계;Forming a photoresist around a region on the flexible substrate; 상기 포토레지스트를 마스크로 이용하여 상기 가요성 기판을 식각하는 단계;Etching the flexible substrate using the photoresist as a mask; 상기 포토레지스트을 제거하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 제조방법.And removing the photoresist. 제 4항에 있어서, 상기 절연막과 상기 활성층은 110℃ 이하의 온도에서 형성하는 것을 특징으로 하는 박막 트랜지스터 및 그의 제조방법.The thin film transistor of claim 4, wherein the insulating layer and the active layer are formed at a temperature of 110 ° C. or less. 제 4항에 있어서,The method of claim 4, wherein 상기 게이트 전극과 상기 소스 전극에 연결된 상기 금속은 상기 요람 주의의 벽 위까지 길게 형성하는 것을 특징으로 하는 박막 트랜지스터.And the metal connected to the gate electrode and the source electrode is formed to extend over the wall of the cradle.
KR1020000009111A 2000-02-24 2000-02-24 thin film transistor and method for fabricating the same KR100348284B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000009111A KR100348284B1 (en) 2000-02-24 2000-02-24 thin film transistor and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000009111A KR100348284B1 (en) 2000-02-24 2000-02-24 thin film transistor and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20010084247A KR20010084247A (en) 2001-09-06
KR100348284B1 true KR100348284B1 (en) 2002-08-09

Family

ID=19649688

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000009111A KR100348284B1 (en) 2000-02-24 2000-02-24 thin film transistor and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR100348284B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100426688B1 (en) * 2002-01-29 2004-04-13 일진다이아몬드(주) Thin film transistor for liquid crystal display (LCD) and Method of manufacturing the same
KR100528326B1 (en) 2002-12-31 2005-11-15 삼성전자주식회사 Thin film semiconductor device with protective cap over flexible substrate and electronic device using the same and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0646830A1 (en) * 1993-10-05 1995-04-05 Casio Computer Company Limited Active matrix liquid crystal display device
US5817550A (en) * 1996-03-05 1998-10-06 Regents Of The University Of California Method for formation of thin film transistors on plastic substrates

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0646830A1 (en) * 1993-10-05 1995-04-05 Casio Computer Company Limited Active matrix liquid crystal display device
US5817550A (en) * 1996-03-05 1998-10-06 Regents Of The University Of California Method for formation of thin film transistors on plastic substrates

Also Published As

Publication number Publication date
KR20010084247A (en) 2001-09-06

Similar Documents

Publication Publication Date Title
TW519763B (en) Active matrix LCD panel
US20060160260A1 (en) Thin film transistor array panel and method of manufacturing the same
JPH0682839B2 (en) Manufacturing method of display panel
US7662676B2 (en) Signal line for display device and thin film transistor array panel including the signal line
US7071036B2 (en) CMOS-TFT Array substrate and method for fabricating the same
US20080227243A1 (en) Method of fabricating thin film transistor and array substrate for liquid crystal display device including the same
US8093113B2 (en) Array substrate for LCD and method of fabrication thereof
US20100047946A1 (en) Thin film array panel and manufacturing method thereof
KR101750430B1 (en) Method for manufacturing thin film transistor substrate
KR100348284B1 (en) thin film transistor and method for fabricating the same
US7125756B2 (en) Method for fabricating liquid crystal display device
JP2558995B2 (en) Method for manufacturing thin film transistor
JPH02206132A (en) Manufacture of thin-film transistor
KR20010017422A (en) method for manufacturing TFT-LCD
CN111952250B (en) Manufacturing method of array substrate and array substrate
JP2692914B2 (en) Method for manufacturing thin film transistor
JPH0475350A (en) Manufacture of thin film transistor
KR100809750B1 (en) Method for manufacturing of thin film transistor
KR100599960B1 (en) Method for manufacturing tft-lcd
JPH0566419A (en) Liquid crystal device and its manufacture
KR100488927B1 (en) Staggered type thin film transistor liquid crystal display and method for manufacturing the same
KR100336890B1 (en) Manufacturing Method of Thin Film Transistor Liquid Crystal Display Device
WO2019010757A1 (en) Array substrate and manufacturing method therefor, and liquid crystal display panel
KR100613767B1 (en) method of manufacturing thin film transistor liquid crystal display device
KR100341124B1 (en) Method for manufacturing LCD having high aperture ratio and high transmittance

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070629

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee