KR100335748B1 - 국부 발진 회로 및 그 국부 발진 회로를 포함하는 수신 회로 - Google Patents

Abstract

본 발명은 국부 발진 회로의 부품수를 감소시켜 1칩화를 가능하게 하여 저소비 전류화를 달성하고, 입력 감도가 전원 전압에 의존하지 않는 수신 회로를 제공하는 것을 목적으로 한다.

본 발명은 국부 발진 회로(87a) 및 이 국부 발진 회로를 포함하는 수신 회로에 있어서, 고정 주파수의 출력 전압을 발생시키는 수정 발진 회로부(11)와, 이 수정 발진 회로부로부터의 출력 전압을 전류 신호로 변환하는 인터페이스부(20)를 구비하는 데, 상기 전류 신호는 안테나(81)로부터의 수신 신호와 믹싱시킬 국부 발진 신호로 사용된다.

Description

국부 발진 회로 및 그 국부 발진 회로를 포함하는 수신 회로{LOCAL OSCILLATION CIRCUIT AND A RECEIVING CIRCUIT INCLUDING THE LOCAL OSCILLATION CIRCUIT}

본 발명은 PLL 회로 없이 안정적인 발진 진폭을 얻는 국부 발진 회로 및 그 국부 발진 회로를 포함하는 이동체 통신용의 수신 회로에 관한 것이다.

도 8은 종래의 수신 회로의 일 실시예를 나타내는 블록도이다. 도면에 있어서, 81은 신호를 수신하는 안테나, 82는 안테나(81)에 수신된 신호를 증폭하는 입력 신호 증폭 회로부(LNA), 83은 필요한 대역의 신호만을 통과시키는 제1 대역 필터, 84는 제1 국부 발진 회로(LO), 85는 제1 대역 필터(83)를 통과한 신호의 주파수와 제1 국부 발진 회로(84)에서 출력되는 신호의 주파수와의 차의 일정주파수의 신호를 출력하는 제1 믹서 회로부이다.

제1 믹서 회로부(85)의 출력 신호의 주파수는 예컨대 130MHz이다. 또한, 제1 대역 필터(83)로부터는 채널마다 예컨대 25KHz씩 떨어진 800MHz 부근의 신호가 제1 믹서 회로부(85)에 입력된다. 제1 국부 발진 회로(84)는 믹서 회로가 상기 일정한 주파수의 신호를 출력하도록 필요한 주파수의 신호를 믹서 회로부(85)에 부여한다.

86은 일정 주파수, 예컨대 130MHz의 신호만을 통과시키는 제2 대역 필터, 87은 제2 국부 발진 회로(LO), 88은 제2 믹서 회로부, 89는 리시브 시그널 스트랭스 인디케이터(RSSI)이다.

제2 믹서 회로부(88)의 출력 신호의 주파수는 일정하고, 예컨대 450KHz이다. 제2 믹서 회로부(88)에 입력되는 제2 대역 필터(86)에서의 신호의 주파수는 예컨대 130MHz로 일정하기 때문에, 일정한 주파수(450KHz)의 출력 신호를 얻기 위해서는 제2 국부 발진 회로(87)는 일정 주파수의 신호, 예컨대 129.55MHz의 신호를 출력하면 좋다.

도 9는 도 8에 나타낸 종래의 제1 국부 발진 회로(84) 또는 제2 국부 발진 회로(87)의 구성예를 나타내는 블록도이다. 도시된 바와 같이, 종래의 국부 발진 회로는 수정 발진자(91)에 의해 구동되는 PLL 회로부(94)와, 그 출력에 의해 구동되는 발진 회로부(98)로 구성되어 있다.

PLL 회로부(94)는 수정 발진자(91)의 출력 신호에 기초하여 발진 신호를 발생하는 수정 발진 회로(92)와, 그 출력에 의해 구동되는 논리 회로(93)로 이루어져 있다. 논리 회로(93)는 VCO 회로(96)의 출력으로부터의 신호를 입력하는 프리스케일러 회로와 그 분주 신호와 수정 발진 신호의 분주 신호를 비교하는 위상 비교 회로 등을 포함하고 있다. PLL 회로의 상세는 공지되어 있으므로 이들 프리스케일러 회로나 위상 비교 회로는 도시를 생략한다.

발진 회로부(98)는 논리 회로(93)의 출력 전압을 일정하게 하기 위한 저역 필터(LPF)(95)와 저역 필터(95)의 출력 전압에 비례하는 주파수의 신호를 출력하는 전압 제어 발진기(VCO)(96)로 이루어져 있다.

도 10은 도 9에 나타낸 수정 발진 회로(92)의 일 실시예인 인버터 증폭기 방식의 회로도이다. 이 수정 발진 회로는 수정 발진자(91)에 병렬 접속되는 제1 CMOS 인버터 INV1와 이것에 직렬 접속된 제2 CMOS 인버터(INV2)와, 제1 CMOS 인버터 (INV1)에 병렬 접속된 저항기(R)로 이루어져 있다.

도 8∼도 10에 나타낸 회로의 동작에 대해서는 공지되어 있으므로 설명을 생략한다.

도 9에 도시된 종래의 국부 발진 회로에는 PLL 회로부(94)와 발진 회로부(98)의 2개의 블록이 있다. 그리고 PLL 회로부(94)와 도 8에 나타낸 입력 증폭 회로부(82), 제1 대역 필터(83), 제1 믹서 회로부(85), 제2 대역 필터(86), 제2 믹서 회로부(88) 및 RSSI89는 1칩으로 구성되어 있지만, 발진 회로부(98)는 상기 1칩에 외부 부착으로 접속되어 있다. 발진 회로부(98) 내의 VCO(96)는 가변 콘덴서, 코일, 콘덴서라는 외부 부품을 다수 포함하고 있으므로, 발진 회로부(98)는 다른 회로와 같이 1칩화할 수 없기 때문이다. 이 때문에, 국부 발진 회로의 회로 부품수가 많다고 하는 문제점과, 수신 회로 전체를 1칩화할 수 없다고 하는 문제점과, 국부 발진 회로의 치수가 크다고 하는 문제점과, 나아가 수신 회로의 기기가 대형화가 된다고 하는 문제점이 있었다.

국부 발진 회로의 회로 부품수를 감소시키기 위해서, PLL 회로를 사용하지 않고, 수정 발진 회로부(92)의 출력 주파수를 직접 믹서 회로부(85 또는 88)로 입력되는 국부 발진 주파수로서 사용하는 것을 생각할 수 있지만, 이와 같이 하면, 전원 전압 변동에 의한 발진 전압의 진폭의 변동을 제거할 수가 없고, 이 결과 믹서 회로부에 입력되는 국부 발진 신호의 전압이 변동하기때문에 믹서 회로부의 이득이 변동하는 문제가 발생한다.

또한, 전압 변동의 영향을 억제하기 위하여, 수정 발진 회로를 도 10에 나타내는 인버터 증폭기 방식으로부터 도 11에 나타내는 아날로그 회로의 콜피츠 방식의 발진 회로(92a)로 변경하는 것도 생각할 수 있다. 도 11에 있어서, 콜피츠 방식의 발진 회로(92a)는 전원선 Vcc과 어스 사이에 직렬 접속된 트랜지스터(110)와 전류원(111)으로 이루어져 있다. 이 방식에서는 전원선(111)에 의해 정전류가 트랜지스터에 흐르므로 출력 전압이 안정적이지만, 대전류가 트랜지스터를 흐르므로 소비 전력이 커져 전지의 수명을 짧게 할 뿐만아니라, 트랜지스터의 사이즈는 인버터 증폭기 방식의 경우의 100배 정도의 크기인 것이 필요하게 된다. 더욱이, 콜피츠 발진기에서는 발진을 정지시키는 부성(負性) 저항치가 매우 작다. 즉, 제조 마진이 매우 작아진다.

그런데, 도 8에 나타낸 종래의 수신 회로에서, 제1 국부 발진 회로부(84)의 출력 주파수는 수신 신호의 주파수에 따라서 변화시킬 필요가 있으나, 제2 국부 발진 회로부(87)의 출력 주파수는 일정하여도 좋다. 따라서, 제2 국부 발진 회로부(87)는 PLL 회로로 구성할 필요가 없다.

본 발명의 목적은 상기 종래 기술의 과제에 비추어 보아, 또한 상기의 제2 국부 발진 회로부에 대한 고찰에 기초하여, 수신 회로의 국부 발진 회로부에 전압-전류 변환의 인터페이스부를 사용함으로써 국부 발진 회로부의 부품수를 삭감하여 수신 회로전체의 1칩화를 가능하게 하는 것에 있다.

본 발명의 다른 목적은 저전류화를 꾀한 저소비 전류의 수신 회로를 제공하는 것에 있다.

본 발명의 또다른 목적은 안테나로부터의 입력 감도가 전원 전압에 의존하지 않는 수신 회로를 제공하는 것이다.

도 1은 본 발명의 실시예에 따른 수신 회로를 나타내는 블록도.

도 2는 도 1에 나타내는 인터페이스부(20)의 상세를 나타내는 블록도.

도 3은 도 2에 나타내는 정전류원(25)의 회로의 일 실시예를 나타내는 회로도.

도 4는 도 3에 나타내는 정전류원(25)의 구체적인 회로예를 나타내는 회로도.

도 5는 도 2에 나타내는 필터부(26)의 구체적인 회로 구성을 나타내는 회로도.

도 6은 도 2에 나타내는 전류 인터페이스부(27)의 구체적인 회로 구성을 나타내는 회로도.

도 7은 도 1에 나타내는 믹서 회로의 구체적인 구성예를 나타내는 회로도.

도 8은 종래의 수신 회로의 일 실시예를 나타내는 블록도.

도 9는 도 8에 나타내는 종래의 제1 국부 발진 회로(84) 또는 제2 국부 발진 회로(87)의 구성예를 나타내는 블록도.

도 10은 도 9에 나타내는 수정 발진 회로부(92)의 일 실시예인 인버터 증폭기 방식의 회로도.

도 11은 아날로그 회로의 콜피츠(Colpits) 방식의 발진 회로의 일 실시예인 회로도.

〈도면의 주요 부분에 대한 부호의 설명〉

10: 수정 발진 회로

20: 인터페이스부

25: 정전류원

26: 필터부

27: 전류 인터페이스부

30: 믹서

81: 안테나

252: 스위치부

253: 부하

258: BGR 회로

276: 전류원

301: 국부 발진용 전류 인터페이스 회로

302: 믹싱부

303: 출력 회로부

상기의 목적을 달성하기 위한 본 발명의 제1 실시예는 고정 주파수의 출력 전압을 발생시키는 수정 발진 회로와, 수정 발진 회로부로부터의 출력 전압을 전류신호로 변환하는 인터페이스부를 구비하고, 상기 전류 신호는 안테나(81)로부터의 수신 신호와 믹싱시킬 국부 발진 신호로 사용되는 국부 발진 회로 및 그 국부 발진 회로를 포함하는 수신 회로를 포함한다.

PLL 회로를 사용하고 있지 않기 때문에 국부 발진 회로의 부품수는 PLL 회로를 사용하는 것과 비교하여 적어도 된다. 또한, 전압을 전류로 변환하기 때문에, 저역 필터와 VC0를 사용하지 않더라도 발진 전압의 진폭의 변동이 없다. 이 때문에, 전원 전압이 저전압이라도 회로 동작이 가능하게 되어, 그 결과, 저소비 전류의 회로의 실현이 가능하게 되어, 전지 수명의 연장을 꾀할 수 있다. 또한, 이에 따라 전지의 소형화가 가능하게 된다.

바람직하게는, 인터페이스부는 수정 발진 회로의 출력 전압을 이 출력 전압의 주파수에 대응한 방형파(方形波) 신호로 변환하는 정전류원과, 이 정전류원의 출력인 방형파 신호의 고주파 성분을 제거하여 정현파에 가까운 신호를 출력하는 필터부와, 이 필터부의 출력인 정현파에 가까운 신호의 전압 변화를 전류의 변화로 변환하는 전류 인터페이스부를 구비하고 있다.

전원 전압이 낮더라도 일정한 이득을 얻을 수 있는 정전류원을 채용하였기 때문에, 프로세스 불균형에 의한 전류 변화가 없이 입력 감도가 전원 전압에 의존하지 않고서 안정되게 동작하는 수신기를 얻을 수 있다.

더욱 바람직하게는, 정전류원은 전원선에 접속된 정전류원부와, 어스에 접속된 부하와, 정전류원부와 부하와의 사이에 접속되어 있고 수정 발진 회로의 출력 전압에 따라서 스위칭하는 스위치부를 구비하고, 이 부하의 양단에 원하는 진폭의 방형파 전압을 얻게 되어 있다.

더욱 바람직하게는, 정전류원부는 전원선에 접속된 트랜지스터 차동쌍과, 이 트랜지스터 차동쌍에 온도에 의존하지 않는 일정 전류를 공급하는 전류원을 구비하고, 스위치부는 트랜지스터 차동쌍의 한쪽 트랜지스터와 부하 사이에 접속된 스위칭 트랜지스터이고, 이 스위칭 트랜지스터에 입력되는 수정 발진 회로의 출력 전압에 따라서 트랜지스터 차동쌍의 한쪽 트랜지스터와 스위칭 트랜지스터와 부하에 전류가 흐르게 되고 있다.

더욱 바람직하게는, 전류 인터페이스부는 입력에 필터 회로부의 출력 전압을 받는 제1 트랜지스터와, 입력에 기준 전압을 수신하는 제2 트랜지스터로 이루어지는 제1 차동쌍과, 필터 회로부의 출력 전압에 따라서 제1 트랜지스터 및 제2 트랜지스터에 전류를 공급하는 전류 공급원과, 제1 차동쌍의 동작에 따라서 전류 공급원에서의 전류를 차동적으로 통과시키는 제3 및 제4 트랜지스터쌍으로 이루어지는 제2 차동쌍을 구비하며, 제2 차동쌍을 흐르는 전류는 국부 발진 신호이다.

본 발명의 다른 실시예에 있어서, 상기 국부 발진 회로와, 신호를 수신하는 안테나와, 인터페이스부의 출력 전류를 안테나에서의 수신 신호와 믹싱하는 믹서 회로를 포함하는 수신 회로가 제공된다.

바람직하게는, 믹서 회로는 인터페이스부의 출력 전류에 따라서 전류를 흐르게 하는 국부 발진용 인터페이스 회로와, 안테나에서의 수신 신호와, 국부 발진용인터페이스 회로를 흐르는 전류를 혼합하는 믹싱부와, 믹싱부에 일정 전류를 흘리기 위한 출력 회로를 구비하고 있다.

이하, 본 발명의 실시예를 도면에 의해서 설명한다.

도 1은 본 발명의 실시예에 의한 수신 회로를 나타내는 블록도이다. 도면에 있어서, 도 8에 나타내는 것과 동일물에는 동일한 참조 번호를 붙인다. 본 발명에 의해, 도 8에서의 제2 국부 발진 회로부(87) 대신에, 도 1에서는 수정 발진 회로부(10)와 인터페이스부(20)로 이루어지는 국부 발진 회로부(87a)를 설치한다는 점과 도 8에서의 제2 믹서 회로부(88) 대신에 도 1에 있어서는 전류 인터페이스를 가지는 믹서 회로부(30)를 설치한다는 점이 도 8과 도 1의 상위점이다. 11은 수정 발진 회로부(10)의 출력 단자, 21은 인터페이스부(20)의 입력 단자, 24는 인터페이스부(20)의 출력 단자이다.

동작에 있어서, 수정 발진 회로(10)는 고정 주파수의 출력 전압을 발생시킨다. 인터페이스부(20)는 수정 발진 회로부(10)에서의 출력 전압의 변화를 전류의 변화로 변환한다. 믹서 회로부(30)는 인터페이스부(20)의 출력인 변환된 전류와 안테나(81)부터의 수신 신호를 믹싱한다.

도 2는 도 1에 도시된 인터페이스부(20)의 상세를 나타내는 블록도이다. 도면에 있어서, 인터페이스(20)는 정전류원(25)과, 필터부(26)와, 전류 인터페이스부(27)를 구비하고 있다. 22는 정전류원(25)의 출력 단자, 23은 필터부(26)의 출력 단자이다.

정전류원(25)은 수정 발진 회로(10)의 출력 전압을 입력 단자(21)에 수신하여 그 출력 전압을 그 주파수에 비례한 방형파 신호로 변환한다. 필터부(26)는 정전류원(25)의 출력인 방형파 신호의 고주파 성분을 제거하여 정현파에 가까운 신호를 출력한다. 전류 인터페이스부(27)는 필터부(26)의 출력인 정현파에 가까운 신호의 전압 변화를 전류의 변화로 변환한다.

도 3은 도 2에 나타낸 정전류원(25)의 회로의 일 실시예를 나타내는 회로도이다. 도면에 있어서, 정전류원(25)은 전원선 Vcc에 접속된 정전류원부(251)와, 그 정전류원부(251)에 접속되어 있고 수정 발진 회로(10)(도 1참조)의 출력 전압에 따라서 스위칭하는 스위치부(252)와, 그 스위치부(252)와 어스 사이에 접속된 부하(253)를 구비하고, 그 부하(253)의 양단에 원하는 진폭의 방형파 전압을 얻는다.

도 4는 도 3에 나타낸 정전류원(25)의 구체적인 회로예를 나타내는 회로도이다. 도면에 있어서, 정전류원부(251)는 전원선 Vcc에 접속된 P 채널 트랜지스터(254, 255)로 이루어지는 트랜지스터 차동쌍과 온도에 의존하지 않는 일정한 기준 전압을 출력하는 전압원인 BGR(Band Gap Reference) 회로(258)를 구비하고 있다. BGR 회로(258)의 출력은 저항(257)을 통해 N 채널 트랜지스터(256)의 게이트에 접속되어 있다. 트랜지스터(256)의 드레인은 트랜지스터(254, 255)의 게이트에 접속되어 있고, 트랜지스터(256)의 소스는 어스에 접속되어 있다. 도 2에 도시된 스위치부(252)는 상기 트랜지스터 차동쌍의 한쪽 트랜지스터(254)와 부하인 저항(253) 사이에 접속된 N 채널 스위칭 트랜지스터(스위치부(252))와 동일 참조 번호 252로 나타낸다.

동작에 있어서, 트랜지스터(256)의 게이트에는 온도에 의존하지 않은 일정한 전압이 인가되어 있기 때문에, 트랜지스터(256)에는 항상 일정한 전류가 흐르고 있다. 트랜지스터 차동쌍(254, 255)은 전류 미러 회로를 구성하고 있기때문에, 트랜지스터(252)가 온인 경우는, 트랜지스터(256)에 흐르고 있는 일정 전류와 같은 전류가 트랜지스터(252)에 흐른다. 이 결과, 부하 저항(253)의 양단에는 온도에 의존하지 않은 일정 진폭의 전압을 얻을 수 있다. 또, 스위칭 트랜지스터(252)의 게이트에 입력되는 수정 발진 회로(10)의 출력 전압이 소정 레벨을 넘었을 때만, 스위칭 트랜지스터(252)가 온이 되어 부하 저항(253)의 양단에 일정 진폭의 전압을 얻을 수 있다. 이에 따라, 전원 전압 변동에 의존하지 않고, 또한 발진 주파수에 비례한 주파수의 방형파가 부하 저항(253)의 양단에 얻어지는 것을 알 수 있다.

도 5는 도 2에 나타낸 필터부(26)의 구체적인 회로 구성을 나타내는 회로도이다. 도면에 있어서, 필터부(26)는 이미 공지된 바와 같이 복수의 저항(261)과 복수의 콘덴서(262)로 이루어져 있고, 저역 필터(LPF)를 구성하고 있다. 이 필터부(26)의 입력 단자(22)에 도 4에 나타낸 정전류원(25)의 출력인 방형파 신호를 인가하면, 필터부(26)의 출력 단자(23)에 정현파에 가까운 파형에 정형된 신호가 출력된다. 이 출력 신호를 믹서부(30)(도 1 참조)에 입력하면, 방형파의 고조파의 발생은 억압되기 때문에, 간섭 등의 문제가 발생하지 않는다.

도 6은 도 2에 나타내는 전류 인터페이스부(27)의 구체적인 회로 구성을 나타내는 회로도이다. 도면에 있어서, 전류 인터페이스부(27)는 게이트에 필터 회로부(26)의 출력 단자(23)로부터의 출력 전압을 수신하는 N 채널 트랜지스터(273)와, 게이트에 온도에 의존하지 않는 일정한 기준 전압을 출력하는 전압원인 BGR 회로등으로 만들어지는 기준 전압원(277)으로부터의 기준 전압을 수신하는 N 채널 트랜지스터(274)로 이루어지는 제1 트랜지스터 차동쌍과, 그 제1 트랜지스터 차동쌍에 일정 전류를 공급하는 전류 공급원(276)과, 제1 트랜지스터 차동쌍의 동작에 따라서 전류 공급원(276)으로부터의 전류를 전류 미러에 의해 차동적으로 통과시키는 P 채널 트랜지스터(278) 및 P 채널 트랜지스터(279) 쌍으로 이루어지는 제2 트랜지스터 차동쌍을 구비하고 있다. P 채널 트랜지스터(270, 271, 272)는 전류 미러를 구성하는 부하 트랜지스터이다. 트랜지스터(270)의 소스는 전원선 Vcc에 접속되어 있고, 드레인은 전류원(275)을 통해 어스에 접속되어 있고, 게이트와 드레인은 접속되어 있다. 트랜지스터(271)의 소스는 전원선 Vcc에 접속되어 있고, 드레인은 N 채널 트랜지스터(273)의 드레인에 접속되어 있다. 트랜지스터(272)의 소스는 전원선 Vcc에 접속되어 있고, 드레인은 N 채널 트랜지스터(274)의 드레인에 접속되어 있다. 트랜지스터(270, 271, 272)의 게이트는 공통 접속되어 있다. 트랜지스터(270)의 게이트와 드레인은 접속되어 있다. 트랜지스터(273)의 소스와 트랜지스터(274)의 소스는 전류원(276)을 통해 어스에 접속되어 있다. 트랜지스터(278)의 소스는 트랜지스터(271)의 드레인에 접속되어 있고, 트랜지스터(279)의 소스는 트랜지스터(272)의 드레인에 접속되어 있다. 트랜지스터(278, 279)의 게이트에는 전원선 Vcc와 어스 사이에 직렬 접속된 저항(280, 281)에 의해 분압된 일정 전압이 인가된다. 트랜지스터(278, 279)의 드레인은 이 전류 인터페이스부(27)의 출력 단자(24)에 접속되어 있다.

동작에 있어서, P 채널 트랜지스터(270)에는 전류원(275)에 의해 항상 일정한 전류가 흐르고 있다. 입력 단자(23)에 인가되는 필터부(26)의 출력 신호의 전압에 따라서, N 채널 트랜지스터(273)가 온 또는 오프된다. 이것에 따라서, 전류원(276)에 의해, 트랜지스터(273)와 트랜지스터(274)중 어느 하나에 일정한 전류가 흐른다. 트랜지스터(273)가 오프일 때는 트랜지스터(278)에 전류가 흐르고, 트랜지스터(274)가 오프일 때는 트랜지스터(279)에 전류가 흐른다. 이렇게 해서, 입력 단자(23)에 있어서의 전압 변화는 출력 단자(24)에 있어서의 전류 변화로 변환된다. 이 전류 변화가 도 1의 믹서 회로(30)에 입력된다.

도 7은 도 1에 나타낸 믹서 회로의 구체적인 구성예를 나타내는 회로도이다. 동일 도면에 있어서, 믹서 회로(30)는 국부 발진용 인터페이스 회로(301)와, 믹싱부(302)와, 출력 회로부(303)로 이루어지고 있다.

국부 발진용 인터페이스 회로(301)는 N 채널 트랜지스터쌍(304, 305)과, N 채널 트랜지스터쌍(306, 307)으로 이루어져 있다. 트랜지스터(304)의 드레인 및 게이트는 인터페이스부(20)의 출력 단자(24)의 한쪽(LO)에 접속되어 있고, 소스는 어스에 접속되어 있다. 트랜지스터(305)의 게이트는 트랜지스터(304)의 게이트에 접속되어 있고, 소스는 어스에 접속되어 있다. 트랜지스터(306)의 드레인 및 게이트는 인터페이스부(20)의 출력 단자(24)의 다른쪽(XLO)에 접속되어 있고, 소스는 어스에 접속되어 있다. 트랜지스터(307)의 게이트는 트랜지스터(306)의 게이트에 접속되어 있고, 소스는 어스에 접속되어 있다.

믹싱부(302)는 N 채널 트랜지스터쌍(308, 309)과, N 채널 트랜지스터쌍(310,311)과, 온도에 의존하지 않은 일정한 기준 전압을 출력하는 BGR 등으로부터 만들어지는 기준 전압원(312)과, P 채널 부하 트랜지스터(313, 314)로 이루어지고 있다.

트랜지스터(308)의 게이트와 트랜지스터(310)의 게이트에는 제2 대역 필터(86)(도 1)의 출력인 고주파 신호(RXIN)가 인가된다. 트랜지스터(308, 309)의 소스는 국부 발진용 인터페이스 회로(301) 내의 N 채널 트랜지스터(305)의 드레인에 접속되어 있다. 트랜지스터(309, 311)의 게이트에는 온도에 의존하지 않는 일정한 기준 전압을 출력하는 BGR 등으로부터 만들어지는 기준 전압원(312)로부터의 기준 전압이 인가되어 있다. 트랜지스터(308, 311)의 드레인은 부하 트랜지스터(313)를 통해 전원선(Vcc)에 접속되어 있다. 트랜지스터(309, 310)의 드레인은 부하 트랜지스터(314)를 통해 전원선(Vcc)에 접속되어 있다.

출력 회로부(303)는 정전류원(315)과, 온도에 의존하지 않는 일정한 기준전압을 출력하는 BGR 등으로부터 만들어지는 기준 전압원(316)과, N 채널 트랜지스터(317)와, N 채널 트랜지스터쌍(318, 319)과, 부하 트랜지스터(320)로 이루어져 있다.

기준 전압원(316)에서의 정전압은 트랜지스터(317)의 게이트에 인가되어 있다. 트랜지스터(317∼319)의 소스는 정전류원(315)을 통하여 어스에 접속되어 있다. 트랜지스터(316)의 드레인은 부하 트랜지스터(320)의 드레인과 게이트에 접속되어 있다. 부하 트랜지스터(313, 314, 320)의 게이트는 공통 접속되어 있다. 트랜지스터(313, 314, 320)의 소스는 전원선 Vcc에 접속되어 있다. 트랜지스터(318)의드레인과 게이트는 믹싱 회로(302) 내의 트랜지스터(309, 310)의 드레인과 이 믹서 회로(30)의 한쪽 출력 단자 XOUT에 접속되어 있다. 트랜지스터(319)의 드레인과 게이트는 믹싱 회로(302) 내의 트랜지스터(308, 311)의 드레인과 이 믹서 회로(30)의 다른쪽 출력 단자 OUT에 접속되어 있다.

동작에 있어서, 출력 회로부(303)에 의해 트랜지스터(318, 319)에는 트랜지스터(317)에 흐르는 일정 전류와 같은 전류가 흐르고 있다. 인터페이스부(20)의 출력 신호(XLO와 LO)의 레벨에 따라서, 트랜지스터(305, 307)에 흐르는 전류치가 정해진다. 한편, 제2 대역 필터(86)로부터의 출력 신호(RXIN)에 따라서, 트랜지스터(308, 310)에 흐르는 전류치 및 트랜지스터(309, 311)를 흐르는 전류치가 정해진다. 이 결과, 트랜지스터(308, 311)의 드레인에 접속된 출력 단자(OUT)에는 제2 대역 필터(86)의 출력 신호(RXIN)와 인터페이스부(20)의 출력 신호(LO)를 혼합한 신호가 얻어지고, 트랜지스터(309)와 트랜지스터(310)의 드레인에 접속된 출력 단자(XOUT)에는 제2 대역 필터(86)의 출력 신호(RXIN)과 인터페이스부(20)의 출력 신호(XLO)를 혼합한 신호를 얻을 수 있다.

본 발명에 따르면 PLL 회로를 사용하고 있지 않으므로 국부 발진 회로의 부품수는 PLL 회로를 사용하는 것에 비하여 적어도 되고, 이 결과 수신 회로 전체의 1칩화가 가능하게 된다.

또한 회로 사이의 인터페이스를 전압 인터페이스에서 전류 인터페이스로 변경하였기 때문에, 전원 전압에 의한 발진 전압의 진폭의 변동이 없다. 이 때문에, 전원 전압이 저전압이라도 회로 동작이 가능하게 되고, 그 결과 저소비 전류의 회로의 실현이 가능하게 되어, 전지 수명의 연장을 꾀할 수 있다. 또한, 이에 따른 전지의 소형화가 가능하게 된다.

더욱이, 저전압이라도 일정한 이득을 얻을 수 있는 정전류원 회로를 사용하여 프로세스 불균형에 의한 전류 변화가 없고 안테나로부터의 입력 신호의 감도가 전원 전압에 의존하지 않고서 안정되게 동작하는 수신기를 얻을 수 있다.

Claims (7)

1. 고정 주파수의 출력 전압을 발생시키는 수정 발진 회로와;

   상기 수정 발진 회로로부터의 출력 전압을 전류 신호로 변환하는 인터페이스부를 구비하고,

   상기 전류 신호는 안테나로부터의 수신 신호와 믹싱시킬 국부 발진 신호로서 사용되는 것을 특징으로 하는 국부 발진 회로.
2. 제1항에 있어서, 상기 인터페이스부는 상기 수정 발진 회로의 출력 전압을 이 출력 전압의 주파수에 대응한 방형파 신호로 변환하는 정전류원과, 이 정전류원의 출력인 방형파 신호의 고주파 성분을 제거하여 정현파에 가까운 신호를 출력하는 필터부와, 이 필터부의 출력인 정현파에 가까운 신호의 전압 변화를 전류의 변화로 변환하는 전류 인터페이스부를 구비하는 것인 국부 발진 회로.
3. 제2항에 있어서, 상기 정전류원은 전원선에 접속된 정전류원부와, 어스에 접속된 부하와, 상기 정전류원부와 상기 부하 사이에 접속되고 상기 수정 발진 회로의 출력 전압에 따라서 스위칭하는 스위치부를 구비하여, 상기 부하의 양단에서 원하는 진폭의 방형파 전압을 얻도록 한 것인 국부 발진 회로.
4. 제3항에 있어서, 상기 정전류원은 상기 전원선에 접속된 트랜지스터 차동쌍과, 이 트랜지스터 차동쌍에 온도에 의존하지 않는 일정 전류를 공급하는 전류원을구비하며, 상기 스위치부는 상기 트랜지스터 차동쌍의 한쪽 트랜지스터와 상기 부하 사이에 접속된 스위칭 트랜지스터이고, 이 스위칭 트랜지스터에 입력되는 상기 수정 발진 회로의 출력 전압에 따라서 상기 트랜지스터 차동쌍의 한쪽 트랜지스터와 상기 스위칭 트랜지스터와 상기 부하에 전류가 흐르도록 한 것인 국부 발진 회로.
5. 제2항에 있어서, 상기 전류 인터페이스부는, 입력에 상기 필터부의 출력 전압이 제공되는 제1 트랜지스터와 입력에 기준 전압을 수신하는 제2 트랜지스터로 이루어지는 제1 차동쌍과, 상기 필터부의 출력 전압에 따라서 상기 제1 트랜지스터 및 상기 제2 트랜지스터에 전류를 공급하는 전류 공급원과, 상기 제1 차동쌍의 동작에 따라서 상기 전류 공급원에서의 전류를 차동적으로 통과시키는 제3 및 제4 트랜지스터쌍으로 이루어지는 제2 차동쌍을 구비하며, 상기 제2 차동쌍을 흐르는 전류는 상기 국부 발진 신호인 것인 국부 발진 회로.
6. 제1항 내지 제5항 중 어느 한 항 기재의 국부 발진 회로와, 신호를 수신하는 안테나와, 상기 인터페이스부의 출력 전류를 상기 안테나에서의 수신 신호와 믹싱하는 믹서 회로를 포함하는 것을 특징으로 하는 수신 회로.
7. 제6항에 있어서, 상기 믹서 회로는 상기 인터페이스부의 출력 전류에 따라서 전류를 흐르게 하는 국부 발진용 인터페이스 회로와, 상기 안테나에서의 수신 신호와 상기 국부 발진용 인터페이스 회로를 흐르는 전류를 혼합하는 믹싱부와, 상기 믹싱부에 일정 전류를 도통시키는 출력 회로를 구비하는 것인 수신 회로.