KR100335389B1 - Apparatus and method for processing cell-data in an asynchronous transfer mode system - Google Patents

Apparatus and method for processing cell-data in an asynchronous transfer mode system Download PDF

Info

Publication number
KR100335389B1
KR100335389B1 KR1019990055608A KR19990055608A KR100335389B1 KR 100335389 B1 KR100335389 B1 KR 100335389B1 KR 1019990055608 A KR1019990055608 A KR 1019990055608A KR 19990055608 A KR19990055608 A KR 19990055608A KR 100335389 B1 KR100335389 B1 KR 100335389B1
Authority
KR
South Korea
Prior art keywords
data
cell
buffer
processing
mode system
Prior art date
Application number
KR1019990055608A
Other languages
Korean (ko)
Other versions
KR20010054700A (en
Inventor
백대환
Original Assignee
김덕중
사단법인 고등기술연구원 연구조합
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김덕중, 사단법인 고등기술연구원 연구조합 filed Critical 김덕중
Priority to KR1019990055608A priority Critical patent/KR100335389B1/en
Publication of KR20010054700A publication Critical patent/KR20010054700A/en
Application granted granted Critical
Publication of KR100335389B1 publication Critical patent/KR100335389B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5625Operations, administration and maintenance [OAM]
    • H04L2012/5627Fault tolerance and recovery
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5678Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681Buffer or queue management

Abstract

상위 및 하위버퍼를 이용하여 셀 슬롯을 사용하는 비동기 전송모드 시스템에서 수신되는 셀 데이터를 오류없이 신속하게 처리할 수 있는 비동기 전송모드 시스템에서 셀 데이터를 계층적으로 처리하기 위한 장치 및 방법이 개시된다. 버퍼체크부에 의해 상, 하위 버퍼의 데이터 유무가 검출되면, 셀 처리부는 상기 하위 버퍼의 셀 데이터를 읽고 처리하여 상기 상위 버퍼로 이동시킨다. 신호발생부에 의해서 셀 슬롯 구간 도중 상기 버퍼 체크수단의 작업 종료 시점을 계산되고, 해당 시점을 알리는 타임 종료신호가 발생되면, 저장부는 타임종료신호 발생시점 계산에 필요한 데이터를 저장한다. 제어부는 상기 상, 하위 버퍼의 데이터 검출 결과와 상기 타임 종료신호의 발생유무에 따라 상기 셀 처리수단과 상기 버퍼 체크수단의 동작을 제어한다. 따라서, 상기 셀 데이터들이 무작위로 수신되거나 상위계층에서 셀 데이터의 처리가 지연되더라도 셀 슬롯 단위로 동작할 수 있기 때문에 비동기 전송모드 시스템에서 셀 데이터의 전체적인 처리동작시간을 일치시킬 수 있다.Disclosed are an apparatus and method for hierarchically processing cell data in an asynchronous transmission mode system capable of quickly and without error processing cell data received in an asynchronous transmission mode system using a cell slot using upper and lower buffers. . When the presence or absence of data of the upper and lower buffers is detected by the buffer checker, the cell processor reads and processes the cell data of the lower buffer and moves the data to the upper buffer. The signal generation unit calculates an operation end time point of the buffer check means during the cell slot period, and when a time end signal indicating the time point is generated, the storage unit stores data necessary for calculating the time end signal generation time point. The control unit controls the operation of the cell processing means and the buffer checking means according to the data detection result of the upper and lower buffers and whether or not the time end signal is generated. Therefore, even when the cell data is randomly received or the processing of the cell data in the upper layer is delayed, the cell data can be operated in unit of cell slots, so that the overall processing operation time of the cell data can be matched in the asynchronous transmission mode system.

Description

비동기 전송모드 시스템의 셀 데이터 처리 장치 및 방법{APPARATUS AND METHOD FOR PROCESSING CELL-DATA IN AN ASYNCHRONOUS TRANSFER MODE SYSTEM}APPARATUS AND METHOD FOR CELL DATA PROCESSING IN Asynchronous Transfer Mode System {APPARATUS AND METHOD FOR PROCESSING CELL-DATA IN AN ASYNCHRONOUS TRANSFER MODE SYSTEM}

본 발명은 비동기 전송모드 시스템(Asynchronous Transfer Mode System)에서의 에이티엠 셀 데이터의 처리에 관한 것으로, 좀 더 구체적으로는, 상위 및 하위버퍼와 셀 슬롯(cell slot)을 사용하는 비동기 전송모드 시스템에서 수신되는 셀 데이터를 오류없이 신속하게 처리할 수 있는 비동기 전송모드 시스템의 셀 데이터처리 장치 및 방법에 관한 것이다.The present invention relates to the processing of AMT cell data in an asynchronous transfer mode system, and more particularly, in an asynchronous transfer mode system using upper and lower buffers and cell slots. The present invention relates to a cell data processing apparatus and method of an asynchronous transmission mode system capable of quickly processing received cell data without errors.

근래, 비동기 전송모드 시스템이 점차 고속화됨에 따라 셀 데이터를 일정한 속도로 안정적으로 처리하기 위하여 셀 슬롯이 일반적으로 사용되고 있다. 예를 들어, 물리계층으로부터 수신된 셀을 저장하는 하위 버퍼와 ATM 계층 처리후 ATM 셀을 상위게층으로 전송하기 위해 임시 저장하는 상위 버퍼를 사용하는 경우, 한 개 셀 슬롯내에 상하위 버퍼의 감시, 셀 데이터의 처리, 상위 버퍼로의 전송 작업이 수행되어 상기 셀 슬롯의 단위로 셀이 송수신된다.In recent years, as the asynchronous transmission mode system is gradually accelerated, cell slots are generally used to stably process cell data at a constant speed. For example, when using a lower buffer for storing cells received from the physical layer and an upper buffer for temporarily storing an ATM cell to be transferred to an upper layer after processing the ATM layer, the upper and lower buffers are monitored in one cell slot. Data processing and transmission to an upper buffer are performed to transmit and receive cells in units of cell slots.

도 1에는 종래 비동기 전송모드 시스템에서 셀 슬롯에 의해 셀 데이터가 처리되는 방법을 설명하기 위한 동작 상태도이다.1 is an operational state diagram illustrating a method of processing cell data by a cell slot in a conventional asynchronous transmission mode system.

도 1을 참조하면, 비동기 전송모드 시스템은 셀 슬롯의 시작시에 상위 및 하위버퍼에 셀 데이터가 존재하는지를 확인한다.Referring to FIG. 1, the asynchronous transmission mode system checks whether cell data exists in upper and lower buffers at the start of a cell slot.

이 확인 결과, 도 1의 '케이스 2'에 도시된 바와 같이, 상기 하위버퍼에 셀 데이터가 존재하고 상기 상위버퍼가 비어 있는 경우에 하위버퍼에서 상위버퍼로 셀 데이터가 이동된다.As a result of this check, as shown in Case 2 of FIG. 1, when cell data exists in the lower buffer and the upper buffer is empty, the cell data is moved from the lower buffer to the upper buffer.

'케이스 1' 또는 '케이스 3'은 상기 하위버퍼에 상기 셀 데이터가 수신되지 않았기 때문에 전달할 데이터가 없으므로 다음 셀 슬롯이 발생될 때까지 셀 슬롯을 대기하는 경우이고, '케이스 4'는 상기 셀 데이터의 목적지인 상기 상위버퍼에 셀 데이터가 존재하기 때문에 데이터를 전달할 수 없어서 다음 셀 슬롯이 발생될 때까지 대기하는 경우를 나타낸다.'Case 1' or 'Case 3' is a case of waiting for a cell slot until a next cell slot is generated because there is no data to be transmitted because the cell data is not received in the lower buffer, and 'Case 4' is the cell data. Since the cell data exists in the upper buffer, which is the destination of, the data cannot be delivered, and thus, the cell waits until the next cell slot is generated.

그러나, 상기 셀 데이터는 다수의 전송포트를 통해 셀 단위가 아닌 무작위로 수신된다. 이와 같이 셀 슬롯 중간에 셀이 수신되거나, 한 셀 슬롯 구간동안에 셀 데이터를 처리하지 못하여 상기 상위 또는 하위버퍼에 셀 데이터가 남아 있게 되면, 셀 슬롯 중간에 상기 상위 또는 하위버퍼를 체크할 수 없기 때문에 하위계층으로부터 수신된 셀 데이터의 처리시간이 손실된다. 또한, 무작위로 수신되는 상기셀 데이터들에 대해서 셀 도착시마다 비동기 전송모드 시스템이 즉각적으로 동작하면, 셀 슬롯 단위로 상기 셀 데이터들을 처리할 수 없게 된다.However, the cell data is randomly received and not in units of cells through a plurality of transmission ports. In this way, if a cell is received in the middle of a cell slot or cell data remains in the upper or lower buffer because cell data cannot be processed during one cell slot period, the upper or lower buffer cannot be checked in the middle of the cell slot. The processing time of cell data received from the lower layer is lost. In addition, if the asynchronous transmission mode system immediately operates on every cell arrival for the randomly received cell data, the cell data cannot be processed in units of cell slots.

상술한 문제점을 해결하기 위해 제안된 본 발명은, 상위 및 하위버퍼를 이용하여 셀 슬롯을 사용하는 비동기 전송모드 시스템에서, 수신되는 셀 데이터를 오류없이 신속하게 처리할 수 있는 비동기 전송모드 시스템의 셀 데이터 처리 장치를 제공하는 데 그 목적이 있다.The present invention proposed to solve the above problems, in the asynchronous transmission mode system using the cell slot using the upper and lower buffers, the cell of the asynchronous transmission mode system that can quickly process the received cell data without error The object is to provide a data processing device.

본 발명의 다른 목적은, 상위 및 하위버퍼를 이용하여 셀 슬롯(cell slot)을 사용하는 비동기 전송모드 시스템에서, 수신되는 셀 데이터를 오류없이 신속하게 처리할 수 있는 비동기 전송모드 시스템의 셀 데이터 처리 방법을 제공하는 데 있다.Another object of the present invention, in the asynchronous transmission mode system using the cell slot (cell slot) using the upper and lower buffers, the cell data processing of the asynchronous transmission mode system that can quickly process the received cell data without error To provide a way.

도 1은 종래 비동기 전송모드 시스템에서 셀 데이터가 처리되는 방법을 설명하기 위한 동작 상태도;1 is an operational state diagram illustrating a method of processing cell data in a conventional asynchronous transmission mode system;

도 2는 본 발명의 바람직한 실시예에 따른 비동기 전송모드 시스템의 셀 데이터를 계층적으로 처리하기 위한 장치의 구성을 보이는 블록도;2 is a block diagram showing a configuration of an apparatus for hierarchically processing cell data of an asynchronous transmission mode system according to a preferred embodiment of the present invention;

도 3은 도 2에 도시된 본 발명의 바람직한 실시예에 따른 비동기 전송모드 시스템 셀 데이터 처리 장치의 레지스터의 구성을 보이는 블록도;3 is a block diagram showing a configuration of a register of an asynchronous transfer mode system cell data processing apparatus according to a preferred embodiment of the present invention shown in FIG.

도 4는 도 2에 도시된 본 발명의 바람직한 실시예에 따른 비동기 전송모드 시스템에서의 셀 데이터 처리 장치의 타임종료신호를 계산하는 방법을 설명하기 위한 도면;4 is a view for explaining a method for calculating a time-out signal of a cell data processing apparatus in an asynchronous transmission mode system according to a preferred embodiment of the present invention shown in FIG.

도 5a 내지 도 5b는 도 2에 도시된 본 발명의 바람직한 실시예에 따른 비동기 전송모드 시스템의 셀 데이터를 계층적으로 처리하기 위한 방법을 설명하기 위한 흐름도;5A to 5B are flowcharts for explaining a method for hierarchically processing cell data of an asynchronous transmission mode system according to a preferred embodiment of the present invention shown in FIG. 2;

도 6은 도 2에 도시된 본 발명의 바람직한 실시예에 따른 비동기 전송모드 시스템의 셀 데이터를 계층적으로 처리하기 위한 장치의 상태 천이도; 및6 is a state transition diagram of an apparatus for hierarchically processing cell data of an asynchronous transmission mode system according to a preferred embodiment of the present invention shown in FIG. And

도 7은 도 2에 도시된 본 발명의 바람직한 실시예에 따른 비동기 전송모드시스템의 셀 데이터를 계층적으로 처리하기 위한 장치의 동작 상태도.7 is an operational state diagram of an apparatus for hierarchically processing cell data of an asynchronous transmission mode system according to a preferred embodiment of the present invention shown in FIG.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

100 : 상위버퍼100: upper buffer

200 : 하위버퍼200: lower buffer

300 : 헤더체크부300: header check unit

400 : 버퍼체크부400: buffer check unit

500 : 타임종료 발생부500: timeout generator

600 : 레지스터600: register

700 : 제어부700: control unit

상술한 목적을 달성하기 위한 본 발명에 따른 비동기 전송모드 시스템의 셀 데이터 처리 장치는, 하위 계층으로부터 수신되는 셀 데이터가 임시 저장되는 하위버퍼와, 상기 하위버퍼로부터 독출되어 처리된 셀 데이터를 임시 저장하여 상위 계층에 제공하는 상위버퍼를 가지며, 셀 슬롯에 동기되어 셀 데이터를 처리하는 비동기 전송모드 시스템의 셀 처리 장치에 있어서, 상기 상위 버퍼와 상기 하위 버퍼의 데이터 유무를 검출하는 버퍼 체크수단과, 상기 하위 버퍼의 셀 데이터를 읽고 처리하여 상기 상위 버퍼로 이동시키는 셀 처리수단과, 상기 셀 슬롯 구간 도중 상기 버퍼 체크수단의 작업 종료 시점을 계산하고, 해당 시점을 알리는 타임 종료신호를발생하는 신호발생수단과, 상기 타임종료신호 발생시점 계산에 필요한 데이터가 저장되는 저장수단과, 그리고 상기 상, 하위 버퍼의 데이터 검출 결과와 상기 타임 종료신호의 발생유무에 따라 상기 셀 처리수단과 상기 버퍼 체크수단의 동작을 제어하는 제어수단을 포함한다.The cell data processing apparatus of the asynchronous transmission mode system according to the present invention for achieving the above object is a temporary buffer for temporarily storing the cell data received from the lower layer, and the temporarily stored cell data read and processed from the lower buffer A cell processing apparatus of an asynchronous transmission mode system for processing cell data in synchronization with cell slots, the cell processing apparatus comprising: a buffer checking means for detecting the presence or absence of data between the upper buffer and the lower buffer; Cell processing means for reading and processing the cell data of the lower buffer to move to the upper buffer, a signal generation for calculating the end time of the operation of the buffer check means during the cell slot period, and generating a time end signal for informing the corresponding time point. Means for storing the data necessary for calculating the time-end signal generation point; And, and a control means for controlling the phase, the operation of the cell processing means and said buffer means in accordance with the check of the data generated or not the detection result and the time of the end signal sub-buffer.

상술한 목적을 달성하기 위한 본 발명에 따른 비동기 전송모드 시스템의 셀 데이터 처리 방법은, 셀 슬롯에 동기되어 상, 하위 계층간에 전송되는 셀 데이터를 처리하는 비동기 전송모드 시스템의 셀 처리 방법에 있어서, 상기 셀 슬롯 발생시, 상기 하위 계층의 버퍼에서 상위 계층으로 전송 대기 중인 데이터와, 상기 상위 계층의 버퍼에서 처리 대기중인 데이터의 유무를 각각 검출하는 단계와, 상기 데이터 검출 작업의 종료 시점을 알리는 타임 종료신호의 발생여부를 검출하는 단계와, 상기 타임 종료 신호 발생 이전에 상기 상위 버퍼에서 처리 대기중인 데이터는 없고, 상기 하위 버퍼에서 대기중인 데이터가 검출되면, 상기 대기 중인 데이터를 처리하여 상기 상위 계층에 전송하는 단계와, 그리고 상기 타임 종료 신호가 검출되면 상기 상, 하위 버퍼에서 대기중인 데이터 유무의 검출을 종료하고, 다음 셀 슬롯의 발생을 대기하는 단계를 포함한다.In the cell data processing method of the asynchronous transmission mode system according to the present invention for achieving the above object, in the cell processing method of the asynchronous transmission mode system for processing cell data transmitted between upper and lower layers in synchronization with a cell slot, Detecting the presence of data waiting to be transmitted from the lower layer buffer to the upper layer when the cell slot is generated, and the presence or absence of data waiting to be processed in the upper layer buffer; Detecting whether a signal is generated, and when there is no data waiting to be processed in the upper buffer before generating the time-end signal, and when data waiting in the lower buffer is detected, the waiting data is processed to the upper layer. Transmitting the upper and lower buttons when the timeout signal is detected. In the end the detection of the presence or absence of data are queued, and comprises the steps of waiting for the generation of cell slots.

이하, 본 발명의 일 실시예에 따른 비동기 전송모드 시스템에서 셀 데이터를 안정적으로 처리하기 위한 장치 및 방법을 첨부도면 도 2 내지 도 7에 의거하여 보다 상세하게 설명한다.Hereinafter, an apparatus and method for stably processing cell data in an asynchronous transmission mode system according to an embodiment of the present invention will be described in more detail with reference to FIGS. 2 to 7.

도 2는 본 발명의 바람직한 실시예에 따른 비동기 전송모드 시스템에서 셀 데이터를 처리하기 위한 장치의 구성을 보이는 블록도이고, 도 3은 도 2에 도시된본 발명의 바람직한 실시예에 따른 비동기 전송모드 시스템에서의 레지스터의 구성을 보이는 블록도이며, 그리고 도 4는 도 2에 도시된 본 발명의 바람직한 실시예에 따른 비동기 전송모드 시스템에서의 타임종료신호의 발생시점을 계산하는 방법을 설명하기 위한 도면이다.FIG. 2 is a block diagram showing a configuration of an apparatus for processing cell data in an asynchronous transmission mode system according to a preferred embodiment of the present invention. FIG. 3 is an asynchronous transmission mode according to a preferred embodiment of the present invention shown in FIG. 4 is a block diagram showing the configuration of a register in a system, and FIG. 4 is a view for explaining a method of calculating a time point of occurrence of a timeout signal in an asynchronous transmission mode system according to a preferred embodiment of the present invention shown in FIG. to be.

도 2를 참조하면, 본 발명에 따른 비동기 전송모드 시스템은 하위계층으로부터 수신되는 셀 데이터를 저장하기 위한 하위버퍼(200), 처리완료된 셀 데이터를 저장하고 상위계층으로 전송하기 위한 상위버퍼(100), 상위버퍼가 비어있을 경우, 상기 하위버퍼(200)에 수신되는 에이티엠 셀 데이터의 헤더를 독출하여 처리하기 위한 헤더체크부(300), 제1 제어신호에 응하여 상기 상위 및 하위버퍼(100, 200) 각각에 대하여 수신된 에이티엠 셀 데이터가 존재하는지를 체크하고, 타임종료신호가 입력되면 상기 상위 및 하위버퍼(100, 200)에 대한 체크를 중단하기 위한 버퍼체크부(400), 상기 하위버퍼(200)에 수신된 에이티엠 셀 데이터를 처리하여 상기 상위버퍼(100)로 전송하기 위해 소요되는 시간을 연산하는데 필요한 정보 데이터를 저장하는 레지스터(600), 상기 레지스터(600)로부터 상기 정보 데이터를 입력받고, 제2 제어신호에 응답하여 상기 정보 데이터에 근거하여서 상기 타임종료신호를 발생하기 위한 타임종료신호 발생부(500), 그리고 상기 레지스터(600)로부터 상기 정보 데이터를 입력받고, 상기 버퍼체크부(400) 및 타임종료 발생부(500)로 상기 제1 및 제2 제어신호를 각각 제공하기 위한 제어부(700)를 갖는다.Referring to FIG. 2, the asynchronous transmission mode system according to the present invention includes a lower buffer 200 for storing cell data received from a lower layer, and an upper buffer 100 for storing processed cell data and transmitting the same to a higher layer. When the upper buffer is empty, the header check unit 300 reads and processes the header of the ATM cell data received by the lower buffer 200, and the upper and lower buffers 100 in response to a first control signal. 200) for each of the received AMT cell data is checked, and if a timeout signal is input buffer check unit 400 for stopping the check for the upper and lower buffers (100, 200), the lower buffer A register 600 for storing information data necessary for processing the time required to process the ATM cell data received by the 200 and to transmit it to the upper buffer 100, the register A time end signal generator 500 for receiving the information data from the data generator 600 and generating the time end signal based on the information data in response to a second control signal, and the register 600 from the register 600. The controller 700 may receive information data and provide the first and second control signals to the buffer check unit 400 and the time end generator 500, respectively.

여기에서, 도 3을 참조하면, 상기 레지스터(600)는 하나의 셀 데이터를 처리하는데 필요한 전체 클럭갯수 정보(하나의 셀 슬롯의 전체 클럭 갯수)를 저장하기위한 제1 레지스터(610), 상기 상위 및 하위버퍼(100, 200)의 셀 데이터를 독출하는 횟수(버퍼간 셀 데이터 이동에 필요한 시간)를 연산하기 위하여 사용되는 입출력 데이터의 비트수 정보를 저장하기 위한 제2 레지스터(620), 상기 에이티엠 셀 데이터의 헤더를 체크하기 위한 메모리 점유에 필요한 시간을 나타내는 메모리점유 클럭갯수 정보를 기록하기 위한 제3 레지스터(630), 그리고 최소 마진시간에 소요되는 클럭갯수 정보를 저장하기 위한 제4 레지스터(640)로 구성된다.Here, referring to FIG. 3, the register 600 includes a first register 610 for storing total clock count information (the total clock count of one cell slot) required for processing one cell data, and the upper register. And a second register 620 for storing bit number information of the input / output data used to calculate the number of times of reading the cell data of the lower buffers 100 and 200 (the time required to move the cell data between the buffers). A third register 630 for recording memory occupancy clock number information indicating a time required for memory occupancy for checking the header of the AT cell data, and a fourth register for storing clock number information required for minimum margin time 640.

또한, 도 4를 참조하면, 상기 타임종료신호가 발생되는 타임종료시점은 상기 셀 슬롯의 전체 클럭갯수에서 상기 메모리점유 클럭갯수, 상기 최소마진 클럭갯수 그리고 상기 에이티엠 셀 데이터의 이동에 필요한 클럭갯수를 가산한 값을 감산하여 얻어지는 클럭값이다.In addition, referring to FIG. 4, the time-end time point at which the time-end signal is generated is the number of clocks occupied by the memory, the minimum number of clocks, and the number of clocks required to move the ATM cell data. Is a clock value obtained by subtracting a value obtained by adding.

상기 셀의 헤더를 체크하는 데 걸리는 시간, 하위버퍼에서 상위버퍼로 셀 데이터를 이동시키는 데 필요한 시간과 최소마진시간을 모두 합한 시간이 도 7의 (a)로 표기된 구간인데, 이 구간의 의미는 셀 슬롯 중간에 수신된 셀이 셀 슬롯 발생시점에 수신된 셀처럼 한 개 셀 슬롯내에 처리되기 위한 보장 조건이다.The time taken to check the header of the cell, the time required to move the cell data from the lower buffer to the upper buffer and the minimum margin time, are the intervals indicated by (a) of FIG. 7. This is a guarantee condition for a cell received in the middle of a cell slot to be processed in one cell slot like a cell received at the time of cell slot occurrence.

상기 타임종료시점은 셀슬롯의 전체 클럭갯수에서 상기 (a)로 표기된 구간의 시간을 제하여 얻어진 시간으로서, 셀 슬롯 발생후 타임종료시점에 도달하면 타임종료신호가 발생되며, 이 신호가 발생하면 셀 처리장치는 버퍼검사를 종료하고 다음 셀슬롯을 기다린다.The time end point is a time obtained by subtracting the time of the section indicated by (a) from the total number of clocks of the cell slot. When the time end point is reached after the cell slot is generated, a time end signal is generated. The cell processing unit terminates the buffer check and waits for the next cell slot.

이제부터는 도 5a 내지 도 7을 참조하여서 본 발명의 바람직한 실시예에 따른 비동기 전송모드 시스템에서 셀 데이터를 처리하기 위한 방법을 상세하게 설명한다.Hereinafter, a method for processing cell data in an asynchronous transmission mode system according to a preferred embodiment of the present invention will be described in detail with reference to FIGS. 5A to 7.

도 5a 내지 도 5b는 도 2에 도시된 본 발명의 바람직한 실시예에 따른 비동기 전송모드 시스템의 셀 데이터를 처리하기 위한 방법을 설명하기 위한 흐름도이고, 도 6은 도 2에 도시된 본 발명의 바람직한 실시예에 따른 비동기 전송모드 시스템의 셀 데이터 처리 장치의 상태 천이도이며, 그리고 도 7은 도 2에 도시된 본 발명의 바람직한 실시예에 따른 비동기 전송모드 시스템의 셀 데이터 처리 장치의 동작 상태도이다.5A to 5B are flowcharts illustrating a method for processing cell data in an asynchronous transmission mode system according to a preferred embodiment of the present invention shown in FIG. 2, and FIG. 6 is a preferred embodiment of the present invention shown in FIG. FIG. 7 is a state transition diagram of the cell data processing apparatus of the asynchronous transmission mode system according to the embodiment, and FIG. 7 is an operational state diagram of the cell data processing apparatus of the asynchronous transmission mode system according to the preferred embodiment of the present invention shown in FIG. 2.

도 5a를 참조하면, 제어부(700)는 셀 슬롯이 시작되는지를 체크한다(단계 S800). 상기 셀 슬롯이 시작되지 않으면, 체크를 반복하고, 상기 셀 슬롯이 시작되면, 상기 제어부(700)는 상기 상위 및 하위버퍼(100, 200)에 셀 데이터가 존재하는지를 체크한다(단계 S802).Referring to FIG. 5A, the controller 700 checks whether a cell slot is started (step S800). If the cell slot does not start, the check is repeated, and when the cell slot is started, the controller 700 checks whether cell data exists in the upper and lower buffers 100 and 200 (step S802).

상기 상위 및 하위버퍼(100, 200)에 상기 셀 데이터가 존재하지 않으면, 도 7의 '케이스 1'에 도시된 바와 같이, 상기 제어부(700)는 타임종료시점 이전에는 상기 하위버퍼(200)로 상기 셀 데이터가 수신될 때까지 대기하고, 하위버퍼(200)로 셀이 수신되지 않은 상태에서 타임종료신호가 발생하면 버퍼검사를 종료하고 다음 셀슬롯을 대기한다(단계 S804).If the cell data does not exist in the upper and lower buffers 100 and 200, as shown in case 1 of FIG. 7, the controller 700 moves to the lower buffer 200 before a time end point. Wait until the cell data is received, and if a timeout signal occurs while the cell is not received by the lower buffer 200, the buffer check is terminated and the next cell slot is waited (step S804).

이와 반대로, '케이스 1'의 'b)'와 같이, 타임종료시점 이전에 상기 하위버퍼(200)로 셀 데이터가 수신되면, 셀의 헤더를 체크하여 셀의 올바른 연결여부와 셀종류를 확인하는 처리후, 처리된 셀 데이터를 상기 상위버퍼(100)로 이동시키는 버퍼이동동작을 수행한 후, 다음 셀 슬롯을 대기한다.On the contrary, as shown in 'b)' of case 1, when cell data is received in the lower buffer 200 before the time end point, the cell header is checked to check whether the cell is correctly connected and the cell type. After processing, after performing a buffer movement operation to move the processed cell data to the upper buffer 100, the next cell slot is waited.

'케이스 2'에 도시된 바와 같이, 셀슬롯 시작시 상,하위버퍼를 체크하여 상기 하위버퍼(200)에만 상기 셀 데이터가 존재하면, 상기 제어부(700)는 '케이스 2'에 도시된 바와 같이 상기 하위버퍼(200)에 존재하는 상기 셀 데이터를 처리하여 상기 상위버퍼(100)로 버퍼이동시키고, 다음 셀 슬롯을 대기한다(단계 S810).As shown in 'case 2', if the cell data exists only in the lower buffer 200 by checking the upper and lower buffers at the start of the cell slot, the control unit 700 as shown in 'case 2' The cell data existing in the lower buffer 200 is processed and buffered to the upper buffer 100, and the next cell slot is waited (step S810).

그러나, "케이스 3"과 같이 셀 슬롯 시작시 상, 하위 버퍼 체크결과 상위버퍼에 아직 처리되지 않은 데이터가 있고, 하위버퍼에는 데이터가 비어있는 경우에는 d-h의 여러 가지 경우의 수에 따라 셀 데이터가 전송가능하다.However, if there is data that has not been processed in the upper buffer at the start of the cell slot as shown in "Case 3" and the lower buffer is empty and the data is empty in the lower buffer, the cell data is stored according to the number of cases of dh. It is transferable.

상기 상위버퍼(100)에만 상기 셀 데이터가 존재하면, 상기 제어부(700)는 '케이스 3'의 'd)'로 도시된 바와 같이 타임종료시점 이전에는 상기 상위버퍼(100)의 상기 셀 데이터가 처리되어 상위버퍼가 비워지기를 대기하고, 상위버퍼가 비워지지 않은 상태에서 타임종료신호가 발생하면 버퍼검사를 종료하고 다음 셀슬롯을 대기한다.If the cell data exists only in the upper buffer 100, the control unit 700 is the cell data of the upper buffer 100 before the end time, as shown by the 'd) of the' case 3 ' After processing, it waits for the upper buffer to be emptied. If the timeout signal occurs while the upper buffer is not empty, the buffer check is terminated and the next cell slot is waited.

그러나, 상기 상위버퍼 대기상태를 유지하다가, 타임종료시점이전에 상기 상위버퍼(100)의 상기 셀 데이터가 모두 처리되면, '케이스 3'의 'e)'로 도시된 바와 같이, 상기 제어부(700)는 상기 하위버퍼(200)로 상기 셀 데이터가 수신되기를 기다린다.However, if the cell data of the upper buffer 100 is processed before the time-out time is maintained while maintaining the upper buffer standby state, as shown by 'e)' of case 3, the controller 700 ) Waits for the cell data to be received by the lower buffer 200.

이와 같이 하위버퍼로 셀 데이터가 수신되기를 대기하다가 하위버퍼로 셀 데이터가 수신되지 않은 상태에서 타임종료신호가 발생하면, 버퍼검사를 종료하고 다음 셀 슬롯을 대기한다.As described above, if the timeout signal occurs while the cell data is received in the lower buffer but the cell data is not received in the lower buffer, the buffer check is terminated and the next cell slot is waited.

한편, 도 7의 '케이스 3'의 'f)'로 도시된 바와 같이, 타임종료시점 이전에상기 하위버퍼(200)로 상기 셀 데이터가 수신되어 상기 하위버퍼(200)에만 상기 셀 데이터가 존재하면, 상기 제어부(700)는 셀을 처리하여 상위버퍼로 이동시킨다.Meanwhile, as illustrated by 'f)' of case 3 of FIG. 7, the cell data is received by the lower buffer 200 before the time end point, so that the cell data exists only in the lower buffer 200. If so, the controller 700 processes the cell and moves to the upper buffer.

즉, 상기 하위버퍼(200)로 수신된 상기 셀 데이터를 상기 상위버퍼(100)로 이동시키는 버퍼이동 동작이 수행되는 것이다.That is, a buffer movement operation for moving the cell data received by the lower buffer 200 to the upper buffer 100 is performed.

그러나, '케이스 g'와 같이 타임종료신호 발생 이전에 상위버퍼에 아직 처리되지 않은 데이터가 있는 상태에서 하위 버퍼에 데이터가 수신되는 경우에는 상위 버퍼의 데이터가 처리되기를 대기하고, 타임종료신호 발생 이전에 상위 버퍼가 비워지면, 하위 버퍼의 데이터를 처리하여 상위버퍼로 이동시킨다.However, if data is received in the lower buffer while data is not yet processed in the upper buffer before the timeout signal occurs, such as 'case g', the data in the upper buffer is waited to be processed and before the timeout signal is generated. If the upper buffer becomes empty, the data in the lower buffer is processed and moved to the upper buffer.

한편, '케이스 h'와 같이 상위버퍼에 아직 미처리 데이터가 존재하는 상태에서 하위 버퍼에 데이터가 수신되었으나 타임종료신호 발생 이전에 상위 버퍼의 데이터가 처리되지 않은 경우, 타임종료신호가 발생하면 버퍼검사를 종료하고 다음 셀 슬롯을 대기한다.On the other hand, if the data is received in the lower buffer while there is still unprocessed data in the upper buffer like 'case h', but the data in the upper buffer is not processed before the timeout signal is generated, the buffer check is performed when the timeout signal occurs. Terminate and wait for the next cell slot.

반면에, '케이스 4'와 같이 셀 슬롯 시작시기에 버퍼를 검사한 결과 상, 하위 버퍼에 데이터가 채워져 있는 경우에는 일단 상위버퍼의 데이터가 처리되기를 대기하고, '케이스 i'에서와 같이 타임종료시점까지 상위 버퍼의 데이터가 처리되지 않은 경우에는 타임종료신호가 발생되면 버퍼검사를 종료하고 다음 셀 슬롯을 대기한다. 그러나, 타임종료시점 이전에 상위버퍼의 데이터가 처리되면 하위버퍼의 데이터를 처리하여 상위버퍼로 이동시킨다(케이스 j).On the other hand, when the buffer is checked at the start of the cell slot as in case 4, if the lower buffer is filled with data, it waits for the upper buffer data to be processed, and time-out as in case i. If the data of the upper buffer is not processed by the time point, when the timeout signal is generated, the buffer check is terminated and the next cell slot is waited. However, if the data of the upper buffer is processed before the time end, the data of the lower buffer is processed and moved to the upper buffer (case j).

상술한 바와 같은 장치 및 방법에 따르면, 비동기 전송모드 시스템은 셀 슬롯시에만 상위 및 하위버퍼의 셀 데이터의 존재여부를 체크하는 데서 그치지 않고 한 셀 슬롯 구간내에서 하위버퍼의 셀 데이터가 상위버퍼로 이동될 수 있는 최소한의 시간을 보장하기 위한 타임종료신호를 발생시켜 한 셀슬롯 구간안에서 타임종료신호가 발생되기 전까지 상, 하위 버퍼를 확인하므로써, 상기 셀 데이터들이 하위 계층으로부터 무작위로 수신되거나, 상위계층에서 셀 데이터의 처리가 지연되더라도 셀 슬롯 단위로 동작할 수 있기 때문에 주어진 전체 처리시간내에 요구되는 모든 셀 데이터를 성공적으로 처리할 수 있다.According to the above-described apparatus and method, the asynchronous transmission mode system not only checks the existence of the cell data of the upper and lower buffers at the time of cell slot but also the cell data of the lower buffer into the upper buffer within one cell slot interval. By generating a timeout signal to ensure the minimum time that can be shifted, and checking the upper and lower buffers before the timeout signal is generated in one cell slot interval, the cell data are randomly received from the lower layer or Even if the processing of cell data in the layer is delayed, the cell data can be operated in units of cell slots, so that all cell data required within a given total processing time can be successfully processed.

Claims (4)

하위 계층으로부터 수신되는 셀 데이터가 임시 저장되는 하위버퍼와, 상기 하위버퍼로부터 독출되어 처리된 셀 데이터를 임시 저장하여 상위 계층에 제공하는 상위버퍼를 가지며, 셀 슬롯에 동기되어 셀 데이터를 처리하는 비동기 전송모드 시스템의 셀 처리 장치에 있어서,An asynchronous buffer that temporarily stores cell data received from a lower layer, and an upper buffer that temporarily stores cell data read and processed from the lower buffer and provides the upper layer to the upper layer, and asynchronously processes cell data in synchronization with a cell slot; In the cell processing apparatus of the transmission mode system, 상기 상위 버퍼와 상기 하위 버퍼의 데이터 유무를 검출하는 버퍼 체크수단;Buffer checking means for detecting the presence or absence of data between the upper buffer and the lower buffer; 상기 하위 버퍼의 셀 데이터를 읽고 처리하여 상기 상위 버퍼로 이동시키는 셀 처리수단;Cell processing means for reading and processing cell data of the lower buffer and moving to the upper buffer; 상기 셀 슬롯 구간 도중 상기 버퍼 체크수단의 작업 종료 시점을 계산하고, 해당 시점을 알리는 타임 종료신호를 발생하는 신호발생수단;Signal generating means for calculating an operation end time point of the buffer check means during the cell slot section and generating a time end signal informing of the time point; 상기 타임종료신호 발생시점 계산에 필요한 데이터가 저장되는 저장수단; 및Storage means for storing data necessary for calculating the time end signal generation point; And 상기 상, 하위 버퍼의 데이터 검출 결과와 상기 타임 종료신호의 발생유무에 따라 상기 셀 처리수단과 상기 버퍼 체크수단의 동작을 제어하는 제어수단을 포함하여 구성되며, 상기 타임 종료 신호는 상기 셀 슬릇 구간 동안 상기 상위 버퍼에서 대기 중인 데이터가 없는 조건에서 상기 하위 버퍼의 데이터가 처리되어 상기 상위 버퍼로 이동 완료되는 데 필요한 최소한의 시간을 보장하기 위해 상기 하위 버퍼로의 데이터 도착 시점을 알리는 신호인 것을 특징으로 하는 비동기 전송모드 시스템의 셀 처리 장치.And control means for controlling the operation of the cell processing means and the buffer check means in accordance with the data detection result of the upper and lower buffers and whether or not the time end signal is generated. It is a signal indicating the time of arrival of data to the lower buffer in order to ensure the minimum time required for the data of the lower buffer is processed and completed to move to the upper buffer in the condition that there is no data waiting in the upper buffer. A cell processing device of an asynchronous transfer mode system. 제1항에 있어서, 상기 저장수단에는, 상기 셀 슬롯마다 할당되는 총 클럭수, 상기 상, 하위 버퍼간 데이터 이동에 필요한 클럭수, 상기 셀 데이터의 헤더를 체크하는 데 필요한 클럭수 및 상기 셀을 원활하게 처리하기 위해 필요한 여유분의 클럭수가 저장되는 것을 특징으로 하는 비동기 전송모드 시스템의 셀 처리 장치.The method of claim 1, wherein the storage means comprises: a total number of clocks allocated to each cell slot, a number of clocks required for data movement between the upper and lower buffers, a number of clocks required to check a header of the cell data, and the cell; Cell processing apparatus of the asynchronous transfer mode system, characterized in that the clock number of the margin necessary for smooth processing is stored. 셀 슬롯에 동기되어 상, 하위 계층간에 전송되는 셀 데이터를 처리하는 비동기 전송모드 시스템의 셀 처리 방법에 있어서,A cell processing method of an asynchronous transmission mode system for processing cell data transmitted between upper and lower layers in synchronization with a cell slot, 상기 셀 슬롯 발생시, 상기 하위 계층의 버퍼에서 상위 계층으로 전송 대기 중인 데이터와, 상기 상위 계층의 버퍼에서 처리 대기중인 데이터의 유무를 각각 검출하는 단계;Detecting, when the cell slot is generated, data waiting to be transmitted from a buffer of the lower layer to a higher layer, and presence or absence of data awaiting processing in the buffer of the upper layer; 상기 데이터 검출 작업의 종료 시점을 알리는 타임 종료신호의 발생여부를 검출하는 단계;Detecting whether a time end signal for notifying the end of the data detection task is generated; 상기 타임 종료 신호 발생 이전에 상기 상위 버퍼에서 처리 대기중인 데이터는 없고, 상기 하위 버퍼에서 대기중인 데이터가 검출되면, 상기 대기 중인 데이터를 처리하여 상기 상위 계층에 전송하는 단계; 및If there is no data waiting to be processed in the upper buffer before the timeout signal is generated, and data waiting in the lower buffer is detected, processing the waiting data and transmitting the processed data to the upper layer; And 상기 타임 종료 신호가 검출되면 상기 상, 하위 버퍼에서 대기중인 데이터 유무의 검출을 종료하고, 다음 셀 슬롯의 발생을 대기하는 단계를 포함하여 구성되며, 상기 타임 종료 신호는 상기 셀 슬릇의 구간 동안 상기 상위 버퍼에서 대기 중인 데이터가 없는 조건에서 상기 하위 버퍼의 데이터가 처리되어 상기 상위 버퍼로 이동 완료되는 데 필요한 최소한의 시간을 보장하기 위해 상기 하위 버퍼로의 데이터 도착 시점을 알리는 신호임을 특징으로 하는 비동기 전송모드 시스템의 셀 처리 방법.And detecting the presence or absence of data waiting in the upper and lower buffers when the time end signal is detected, and waiting for generation of a next cell slot. Asynchronous signal characterized in that the data arrival time to the lower buffer to ensure the minimum time required to process the data of the lower buffer to complete the move to the upper buffer in the absence of data waiting in the upper buffer Cell processing method in transmission mode system. 삭제delete
KR1019990055608A 1999-12-07 1999-12-07 Apparatus and method for processing cell-data in an asynchronous transfer mode system KR100335389B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990055608A KR100335389B1 (en) 1999-12-07 1999-12-07 Apparatus and method for processing cell-data in an asynchronous transfer mode system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990055608A KR100335389B1 (en) 1999-12-07 1999-12-07 Apparatus and method for processing cell-data in an asynchronous transfer mode system

Publications (2)

Publication Number Publication Date
KR20010054700A KR20010054700A (en) 2001-07-02
KR100335389B1 true KR100335389B1 (en) 2002-05-06

Family

ID=19624108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990055608A KR100335389B1 (en) 1999-12-07 1999-12-07 Apparatus and method for processing cell-data in an asynchronous transfer mode system

Country Status (1)

Country Link
KR (1) KR100335389B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100757895B1 (en) * 2005-12-12 2007-09-11 한국전자통신연구원 Flow termination method using packet length dynamics
JP5041527B2 (en) * 2007-08-03 2012-10-03 株式会社ミマキエンジニアリング Data transfer apparatus, request generation apparatus, and request generation method
KR100901774B1 (en) * 2008-12-08 2009-06-11 주식회사텔레맥스 Transmission equipment and transmission method for synchronous network

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990001006A (en) * 1997-06-11 1999-01-15 이계철 Data Output Buffer Control Device of Asynchronous Transfer Mode Switch
KR19990004524A (en) * 1997-06-28 1999-01-15 김영환 ATM Bridge Network Interface Card

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990001006A (en) * 1997-06-11 1999-01-15 이계철 Data Output Buffer Control Device of Asynchronous Transfer Mode Switch
KR19990004524A (en) * 1997-06-28 1999-01-15 김영환 ATM Bridge Network Interface Card

Also Published As

Publication number Publication date
KR20010054700A (en) 2001-07-02

Similar Documents

Publication Publication Date Title
EP0784260B1 (en) External storage control device and data transfer method between external storage control devices
US4062059A (en) Information processing system
US5832310A (en) Serial I/O channel having dependent and synchronous sources of control data and user defined data
US5463762A (en) I/O subsystem with header and error detection code generation and checking
US5553302A (en) Serial I/O channel having independent and asynchronous facilities with sequence recognition, frame recognition, and frame receiving mechanism for receiving control and user defined data
GB2265283A (en) Resynchronization of a synchronous serial interface
US4651277A (en) Control system for a magnetic disk drive unit
KR100335389B1 (en) Apparatus and method for processing cell-data in an asynchronous transfer mode system
US6604154B1 (en) Data processing device
US20060129714A1 (en) Method and apparatus for transferring data
JP2746284B2 (en) OAM cell insertion device
KR100405847B1 (en) Apparatus and Method for Subscriber Board Traffic Control in ATM System
JPS59122256A (en) Interrupting method
JP3505540B2 (en) Data transfer device
US4327409A (en) Control system for input/output apparatus
JP2904976B2 (en) Transmission line redundancy control method
JPH11298450A (en) Serial data transfer controller
JPH023343B2 (en)
JP3950661B2 (en) Data transmission device
JPH0991100A (en) Data transmission controller
EP0782082A2 (en) Serial data transfer apparatus
JPH04306737A (en) Input signal selection circuit
KR19980073172A (en) Error Detection Method of Asynchronous Data Transceiver
JP4556484B2 (en) Data transfer device
JPH0695347B2 (en) Data processing device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee