KR100335164B1 - 자기기록인코더시스템및그방법 - Google Patents

Abstract

본 발명은 기입 게이트 데이터로서 디스크상에 데이터 필드를 인코딩하기 위한 자기 기록 인코더 시스템 및 그 방법에 관한 것으로, 이 시스템은 인코더와, 기입 게이트 데이터를 0, 1 비트의 형태로 인코더에 보내는 데이터 수신 제어기를 갖으며, 상기 인코더는 상기 기입 게이트 데이터에 따라 0, 1 비트 형태로 제 1코드를 발생하여 디스크로 보내며, 상기 제 1 코드는 소정 기준을 가짐으로써 인코더로 하여금 상기 기입 게이트 데이터가 상기 소정의 기준으로 되지 않을 경우 예외로 제 2 코드를 발생토록 한다. 상기 시스템은 데이터 필드에 소정수의 최종 데이터 비트수가 예외로부터 자유롭도록 보장하기 위한 수단을 구비한다.

Description

자기 기록 인코더 시스템 및 그 방법

본 발명은 기입 게이트 신호가 유효(active)한 동안에 디스크상에 데이터를 기입하기 위하여 데이터 인코딩용으로 ⅔코딩율을 갖는 (1,7) 채널용 자기 기록 인코더 시스템 및 그 방법에 관한 것으로, 특히 트레이닝중의 데이터 및 기입된 데이터 필드의 기입 패드 부분이 인코더에 나타나는 데이터에 관계없이 필드에 대한 유효 데이터로서 적격임을 보장하는 메카니즘으로 기입 게이트 신호가 유효한 동안 디스크상에 상기 데이터를 기입하기 위하여 데이터를 인코딩하도록 한 것이다.

일반적으로 데이터가 디스크상에 기입될 때에는 데이터를 클럭에 동기화함으로써 시프트 레지스터에 클럭하기 위하여 디스크로부터 데이터를 다시 판독해야 한다.

기본적으로 데이터는 시간이 지남에 따라 그 데이터 정보가 디스크로부터 판독가능하게 되도록 디스크상에 기입된대로 인코드되어야 한다.

시간의 길이에는 제한이 없으므로 새로운 데이터 정보가 판독될 때마다 클럭이 동기화될 수 있다.

자기 디스크 또는 자기 테이프와 같은 매체 등에 기입된 데이터 밀도를 증가하기 위하여 종래 다양한 방법들이 제안되었다.

그중의 한 가지는 RLL(Run-Length-Limited) 코딩으로 주지된 것으로서, 코드화된 비트 서열 내의 각 1은 가장 인접한 1과 특정수의 0만큼 분리되어야 한다.

심벌간 방해로 인하여 이 특정수는 적어도 최소치d와 동일하며 자체 클럭용(self-clocking purpose)으로 필요한 최대치k를 초과하지 않아야 한다.

이러한 RLL형식을 따른 코드화는 일반적으로 (d,k) 실행-길이-제한코드(Run-Length-Limited Codes)라고 부른다.

본 발명은d=1이며k=7인 자기기록 채널용으로 적합한 특정 코드에 관한 것이다.

비구속된 데이터를 (d,k)구속된 형식으로 전환하기 위해서는 일반적으로 m 개의 비구속된 비트를 n개의 구속된 비트로 매핑해야하며, 이때 m＜n이다.

이때의 비율 m/n은 일반적으로 코딩율 또는 코딩 효율을 나타내며, 이 코딩율은 최대화하는 것이 바람직하다.

이 비율을 최대화하는 데에 있어서 일반적으로 고려되는 트레이드-오프(trade -off)는 디코딩 예견 및 하드웨어 복잡도이다.

디코딩예견으로써 상기 코딩 효율 또는 코딩율을 증가시키는 것은 일반적으로 데이터를 다시 판독하는데에 있어서 오류확산을 증가시키는 결과를 초래한다.

즉, 코드스트림에 도입된 단일 비트의 오류는 코드화 알고리즘의 자동수정 이전에 후속하는 여러 비트에 오류를 초래한다.

이 오류 확산을 최소화하는 것은 항상 바람직하며, 결국 코드율 ⅔가 (1,7) 코드에 대해서는 최적임이 발견되었다.

종래 아들러 등(Adler et al.)의 미국 특허공보 제 4,413,251호에는 자기기록 채널용으로 RLL코드를 제공하기 위한 알고리즘 및 하드웨어가 개시되어 있다.

아들러 등의 특허 시스템은 인접한 1의 사이에 최소 1개의 0 및 최대 7개의 0을 갖는 서열을 제공한다.

상기 코드는 구속된 데이터의 3비트로써 구속되지 않은 데이터의 2비트를 매핑하는 서열 구성에 의하여 발생된다.

인코더는 내부 상태 기술이 3 비트를 요하는 한정된 상태의 부품이며, 디코더는 2개의 미래 심볼을 예견해야 하고 그 작동은 채널상태 독립적이다.

상기 아들러 특허 시스템의 하드웨어 구성은 단순하며 초고속의 데이터 속도로 작동가능한 반면, 상기 인코더의 인코딩 메카니즘의 제어기에 대한 지식을 요한다.

또한, 트레이닝 및 기입 패드 필드에 기입된 정보에 대하여 제어기내에 버퍼 공간이 마련되어야 한다.

예를 들면, 트레이닝 필드에 기입할 경우, 데이터는 다시 판독되는 동안 적절한 심볼 경계 배열을 위하여 주지의 인코드된 심볼을 발생하며, 데이터는 모든 인코더 예외처리가 상기 기입 패드 필드의 종료 이전에 완료됨을 보장할 인코더에 존재해야 한다.

상기 두가지 상황은 모두 적절한 데이터가 상기 제어기에 의하여 나타나는지 아닌지 인코더의 인코딩 메카니즘에 대한 지식을 요한다.

후자의 경우, 유효한 기입 게이트 신호 끝에 모든 예외 처리가 종료되지 않는다면, 판독과정동안 실패모드가 존재할 수도 있다.

디코더는 상기 기입 패드 필드의 끝단을 지나서 데이터의 판독을 요하는 추가 예외 처리를 요하며, 이전에 디스크상에 인코드된 데이터는 적절한 예외 처리에 부적절하거나 또는 인접한 1 사이에 1개 미만의 0 또는 7개 이상의 0을 갖는 디스크상의 데이터 서열을 초래할 수 있고, 이러한 데이터 서열은 판독중에 오류 디코드된 데이터를 발생시킬 수 있다.

따라서, 오류없는 판독을 위하여, 상기 제어기가 디스크상의 기입 데이터 필드에 대한 인코딩 메카니즘의 지식을 요하지 않는, 디스크상의 데이터 필드를 인코딩하기 위한 시스템이 요구되고 있는 실정이다.

본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 본 발명의 목적은, 기입 게이트 신호가 유효한 동안 디스크상의 데이터 필드를 인코딩하기 위한 개량된 자기 기록 인코더 시스템 및 그 방법을 제공하기 위한 것이다.

이와같은 목적을 달성하기 위한 본 발명은 인코더 및 제어기로부터 상기 인코더에 0, 1 비트의 형태로 데이터를 지시하기 위한 데이터 선택 멀티플렉서를 구비하며, 상기 인코더는 사용자 기입 게이트 신호가 유효하게 됨에 따라 상기 제어기에 의하여 나타나는 데이터에 따라 디스크에 기입하기 적당한 0,1 비트 형태로 RLL코드를 발생함을 특징으로 한다.

본 발명의 일실시예에 의하면, 상기 수단은 인코더에 2 비트쌍을 삽입하기 위한 2 비트쌍 발생 메카니즘을 포함하며, 바람직하기로는, 상기 발생 메카니즘은 인코더로부터 인코드된 0 1 0 RLL 패턴출력 결과를 발생하는 2 비트 패턴을 발생한다.

본 발명의 다른 일실시예에 의하면, 상기 수단은 제어기에 의하여 나타나는 데이터와 병렬로 인코더에 연결되며, 상기 수단은 사용자 기입 게이트 신호의 상태에 따라 선택이 좌우되는 다중 방식으로 상기 제어기에 의하여 나타나는 데이터에상관없이 인코더에 정보를 삽입한다.

도 1은 본 발명에 의하여 구성된 ⅔ 코딩율의 (1,7) 채널용 자기 기록 인코 더 시스템을 나타내는 개략도,

도 2는 본 발명에 의하여 구성된 ⅔ 코딩율의 (1,7) 채널용 자기 기록 인코 더 시스템의 제 1 인코딩표를 나타낸 표

도 3은 본 발명에 의하여 구성된 ⅔ 코딩율의 (1,7) 채널용 자기 기록 인코 더 시스템의 제 2 인코딩표를 나타낸 표

도 4는 본 발명에 의하여 구성된 ⅔ 코딩율의 (1,7) 채널용 자기 기록 인코 더 시스템의 제 1 및 제 2 인코딩표에 의하여 인코딩된 데이터를 나타낸 도면

도 5는 본 발명에 의하여 구성된 ⅔ 코딩율의 (1,7) 채널용 자기 기록 인코 더 시스템의 디스크에 대한 데이터의 실제 기입 주기를 나타낸 개략도이다.

〈도면의 주요부분에 대한 부호의 설명〉

1:제어기 2:비위반 비트 발생기

3:멀티플렉서 4:인코더

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명한다.

도 1은 본 발명의 블록도로, 도면부호 10은, 기입 게이트 신호가 유효한 동안 디스크(도시생략)상에 데이터 필드를 인코딩하기 위한 시스템이다.

상기 시스템(10)은, NRZ(Non Return to Zero)데이터로 주지된 데이터 소정 바이트를 0 및 1 비트의 형태로 출력하는 제어기(1)와, 비위반 비트를 발생하는 비위반 비트 발생기(2)와, 상기 제어기(1) 및 비위반 비트 발생기(2)로부터 데이터를 입력받아 이를 멀티플렉싱하는 멀티플렉서(3)와, 상기 NRZ 데이터 및 유효한 상기 사용자 기입 게이트 신호에 따라 상기 기입 게이트 데이터에 의하여 좌우되는 RLL코드를 0 및 1비트의 형태로 프리앰프로 발생하는 인코더(4)로 구성된다.

도면중 미설명 부호 S1은 제어기(1)로부터 출력되는 기입 게이트 신호, S2는 제어기(1)에서 출력되어 멀티플렉서(3)로 입력되는 사용자 기입 게이트 신호, S3는 인코더(4)의 출력과 합해져 프리앰프로 출력되는 직렬 RLL기입 데이터 신호이다.

단, 상기 인코더(4)는 디코더일 수도 있다.

이와같이 구성된 본 발명의 작용을 설명하면 다음과 같다.

먼저, 도 2에서와 같이, RLL코드는 바람직하기로는 ⅔ 코딩율을 가지며, 여기에서 비구속된 2NRZ 데이터 비트는 인접한 1 사이에 최소 1개의 0 및 최대 7개의 0을 요하는 제1 RLL 코드 기준으로 구속된 3채널 비트에 매핑(Mapping)된다.

이어, 도 2를 참고로 1,7 구속된 ⅔코딩율의 일예를 설명한다.

상기 인코더(4)는 예를들어, 0 및 1의 형태로 상기 제어기(1)로부터 2비트 정보를 연속적으로 수신한다.

수신된 이들 각각의 쌍은 도 2에 도시된 바와같이 2비트 데이터 쌍으로부터 3비트 데이터 단어로 순차적으로 번역된다.

상술된 바와 같이, 새로 형성된 각 3 비트 단어들에 대한 구속은 연속적으로두개의 1이 존재할 수 없다.

이들 3비트의 단어들은 도 4와같이 연속적으로 연결되어 이진 기입 데이터 스트림을 형성하며, 3비트 단어들을 사용함으로써, 두개의 1을 함께 가질 가능성이 상당히 감소된다.

만일, 상기 2비트쌍을 3비트 단어 탐색표에 사용함으로써 1을 나란히 위치시키면, 상기 인코더(4)는 제 1 RLL 코드 기준의 상기 (d,k) 구속을 위반하는 제 2 코딩율을 발생하며, 이때 도 3과 같은 다소 더 큰 제 2 탐색표를 사용하여 이러한 예외, 즉, 4비트 내지 6 비트를 처리한다.

만일 디코더가 상기 두개 비트쌍을 3비트 단어로 번역함으로써 상기 제 1 기준을 만족시키지 못하면, 종전의 NRZ데이터 비트쌍은 4비트 단어를 발생하는 현재의 NRZ데이터 비트쌍에 연결되고 도 3과 같은 제 2탐색표를 통하여 6비트 단어로 번역된다.

상기 제어기(1)로부터의 다음 2 비트 NRZ 데이터쌍의 입력에 따라, 상기 인코더(4)는 상기 도 2와 같은 제 1 탐색표부터 다시 시작한다.

도 4는 상기 제 1 표 및 제 2 표에 의하여 인코드되는 대표적인 데이터 스트림을 도시한 것이다.

디스크상에 기입된 데이터가 상기 디스크로부터 정확히 판독되기 위해서는 상기 인코더(4)의 관점에서 다음 사항들이 발생해야 한다.

첫째, 상기 PLL은 기입된 데이터의 주파수로 조정되어야 하며 또한 상기 기입된 데이터로 위상로크를 얻어야 한다.

둘째, 상기 데이터를 기입하는 동안 정의된 상기 3비트 단어 경계가 식별되어야 하며 상기 디코더는 3비트 단어 경계에 동기되어야 한다.

셋째, 실제 데이터의 시작이 결정되어야 한다.

넷째, 상기 데이터가 판독 및 디코드되어야 한다.

다섯째, 상기 판독 서열의 종료가 복구된 데이터에 오류를 발생하지 않아야 한다.

이상의 요구사항에 대한 지식은 데이터를 디스크에 기입하는 데에 대한 요구사항들을 정할 수 있게 한다.

본 발명의 실시예에서, 정보의 명료한 4개 필드는 기입된 데이터의 각 섹션내에 포함되며, 이들은 도 5에 도시된 바와 같이, 트레이닝 필드(20), 동기 표시 필드(21), 사용자 데이터 필드(22) 및 기입 패드 필드(23)이다.

상기 트레이닝 필드(20)는 0 1 0의 3 비트 단어의 반복패턴이고, 위상 및 주파수 로크를 얻기 위한 PLL용으로 충분한 길이가 되어야 하며, 상기 인코더(4)(또는 디코더)로 하여금 0 1 0 또는 1 0 0 패턴에 대한 동기와 반대되는 0 1 0의 3 비트 단어 경계를 명시하고 이에 동기되도록 충분한 길이로 연속되며, 이에 의해 상기 판독 요건 첫째 및 둘째가 만족된다.

본 발명의 자기 기록 시스템(10)으로써, 상기 트래이닝 필드(20)는 모든 기입 데이터에 대하여 일정하다.

상기 동기 표시 필드(21)는 트레이닝 필드(20)의 반복 패턴 0 1 0 이 아닌 다른 주지 패턴으로 되며, 반복되지 않는 2비트쌍으로써 발생될 수 있다.

상기 동기 표시 필드(21)의 패턴은 사용자 데이터가 바로 이어진다는 것을 의미하는 인식에 따라 검색되며, 이 동기 표시 필드(21)는 상기 판독 요건 셋째를 만족시킨다.

사용자 데이터 필드(22)는 실제 사용자 데이터를 나타내는 주지된 수의 3 비트 패턴이며, 상기 판독요건 넷째를 만족시키는 것이다.

또한, 기입 패드 필드(23)는 반복되는 0 1 0의 3 비트 단어 형태로 디스크에 기입된 여분의 데이터로서, 상기 인코더(4)가 모든 예외 처리를 완료한 것과 최종 기입 동작으로부터 디스크상에 존재하는 여분의 데이터를 이 위치에 중복기재함을 보장하며, 이 기입 패드 필드(23)는 상기 판독요건 다섯째를 만족시킨다.

상기 트레이닝 필드(20), 동기 표시 필드(21) 및 기입 패드 필드(23)는 데이터의 적절한 판독 및 기입을 위하여 필요한 오버헤드로서 인식된다.

바람직하게는 이들 필드(20)(21)(23)의 크기를 최소화함으로써 더 나은 저장 효율을 얻을 수 있다.

상기 트레이닝 필드(20) 및 기입 패드 필드(23)는 상기 인코더(4)(또는 디코더)가 충격(impact)을 가질 수 있는 2개 필드이다.

또한, 인코더(4)가 상기 트레이닝 필드(20) 및 기입 패드 필드(23)용의 데이터를 발생하는 경우, 상기 시스템에 대한 이용 효율을 향상시키고 버퍼램에 대한 요구는 감소되도록 데이터 버퍼의 크기를 작게 할 수 있다.

본 발명의 시스템은 데이터 필드에 소정수의 최종 데이터 비트수가 예외로부터 자유롭도록 보장하기 위한 메카니즘을 갖는다.

기본적으로, 상기 메카니즘은 디스크상의 기입 데이터 끝에서 임의의 여분 비트에 대해서도 예외를 유발하지 않는 비-예외 단어 또는 2-비트쌍을 강제함으로써 아무 문제도 유발하지 않는다.

작동에 있어서, 상기 메카니즘은 상기 제어기(1)에 대하여 병렬로 상기 인코더에 접속되며, 제어기(1)로부터 독립적이다.

사용자 기입 게이트 데이터가 비유효해지면, 상기 메카니즘은 제어기(1)를 상기 인코더(4)로부터 단절시키며, 상기 인코더(4)는 멀티플렉서(3)를 변경하여 비위반 비트 발생기(2)로부터 발생되는 비위반 비트 스트림쌍 (non-violating bit stream pair)을 항상 수신하도록 할 필요를 인식한다.

상기 제어기(1)가 인코더(4)에 의하여 일단 단절되면, 상기 메카니즘은 비위반 2 비트쌍, 즉, 0 1을 인코더(4)에 보낸다.

예를 들면, 본 실시예 0, 1에서는 상기 0, 1의 2 비트쌍이 바람직한데, 이는 제 1 코딩표로부터 상기 0, 1의 2 비트쌍은 예외를 강제하지 않고 기타 임의의 인코드된 구속된 3비트 심볼이 선행되거나 또는 후속되는 0 1 0으로 번역되기 때문이다.

이 메카니즘은 새로운 사용자 기입 게이트가 상기 제어기(1)에 의하여 인코더(4)에 보내질 때까지 상기 0, 1의 2 비트쌍을 강제한다.

상기 메카니즘은 상기 데이터 필드의 끝이 예외없도록 강제한다, 즉, 상기 최종 3 숫자(digit)는 결코 예외가 될 수 없다.

사실상, 상기 0, 1의 2 비트쌍은 상기 인코더(4)내에서 상기 제어기(1)에 의하여 상기 메카니즘에 제공된 신호로부터 논리적으로 추출된다.

상기 0, 1의 2 비트쌍은 단순히 인코더(4)에 보내지고 디스크상에는 강제되지 않는다.

상기 메카니즘은 제어기(1) 데이터 라인의 상태에 상관없이 다중방식으로 상기 0, 1 신호를 기입 게이트의 끝단으로 보낸다.

본 발명의 디스크 드라이브는 본 출원인의 동일자 출원에 개시되는 캐리지 어셈블리를 포함한다.

또한, 바람직하기로는, 본 발명의 디스크는 본 출원인의 동일자 출원에 개시되는 고밀도의 삭제가능한 매체형 디스크용 서보 섹터 구조를 포함한다.

또한, AHDL로 주지된 하드웨어 기술 언어 (Hardware Description Language)로 실행되며 이에 대해 상술하면 다음과 같다.

이 파일명은 encoder.tdf로 나타나며, 언어(Lange)는 ahdl이다.

이 코드는 채널인코더의 1,7 실행을 발생하며, 2∼3비트의 표준 매핑(mapping)을 사용하고 도 2와 같은 입력 데이터의 일반 맵핑을 사용한다.

한편, 위반이 발생할 만한 상황에 대해 도 3과 같은 위반표에 따라 출력 데이터 스트림이 수정된다

이 인코더 실행은 NRZ데이터의 초기 2비트가 기입데이터가 하이로 되고 매 3번째 판독기준클럭이 후속될 때 존재한다고 가정한다.

인코더(4)로부터의 지연으로 인한 타이밍 문제를 최소화하기 위해 지연된 기입 게이트 신호(S1)가 제어기(1)로부터 발생한다.

즉, 기입 데이터 출력에서 데이터에 동기된다.

일반적인 실행은 기입 데이터가 로우상태인 시간동안 아이들(Idel)상태로 유지되는 2비트 카운터로 사용한다.

기입데이터가 하이이면, 카운터는 롤(Roll) 오버되고, 0에서 1,2 다시 0으로의 3모드 카운팅으로 분할되어 작동한다.

이는 출력 심볼을 직렬화, 기입 게이트는 최종 NRZ쌍이 로크인 된 후 로우로 될 것으로 예상된다.

이 방법은 카운터의 상태에 대한 지연된 기입 게이트 심볼의 매핑을 단순화한다.

상기 도 3에서 존전 심볼의 수정을 요하는 2심볼에 대해 위반 플레그가 설정되며, 시프트 이전에 종전 심볼이 정정되도록 시프트 레지스터의 국부 과정을 수정한다.

한편, AHDL로 기록된 상응하는 1,7 디코더 실행에 대하여 상술하면 다음과 같다.

이 1,7 디코더의 파일명은 decoder.tdf이고, 언어(language)는 aghl이다.

이 파일은 트리비트(tribot) 경게에 내부 동기된 1,7 디코더를 실행하며, "로크된" 신호는 디코더가 트리비트 경계에 로크됨을 표시하기 위해 제공되며, 입력단어 로크는 유효 트리비트 경계의 가변길이가 로크신호의 가정이전에 유효화되도록 한다.

실행은 인코더(4)에서 사용된 디코드맵을 정의하는 탐색표를 사용하여 이루어진다.

판독데이터 비트가 시프트됨에 따라 탐색표용 주소를 탐색하기 위하여 탐색을 발생하도록 종전의 데이터 비트에 추가된다.

디코딩용으로 종전 심볼의 수정을 요하는 위반 코드가 판독되면 V프레그 신호는 심볼이 정정되도록 입력 데이터 시프트 레지스터 파이프라인의 정상동작을 수정하도록 주장한다.

동기화는 3카운터 및 플립플롭 표시 로크를 사용하여 이루어지고, 로크 플립플롭은 판독게이트가 로우일 때 소거되며, 로크가 로우이면 3분할 카운터는 각각의 도입 1비트에 동기화된다.

이때, 동기화가 3카운터에 의한 분할값에 조정을 유발하면 로크 카운터는 0으로 재설정된다.

일단, 로크 카운터가 로크 입력단어상의 값에 증가되면 동기화는 로크로 가정되며, 로크 플립프로롭이 주장되는데 로크 플립플롭은 판독게이트가 로우로 될 때까지 로크 상태로 남는다.

동기-에러 명명된 신호는 대조표의 사용으로 발생된다.

이 신호는 이러한 오류가 1,7 코드 구속을 위반하지 못하더라도 무효심볼 조합을 발생함을 표시한다.

1,7코드위반이 없으나 이 서열은 심볼스트림 000 000 이 아무런 해당 디코드 스트림이 없기 때문에 발생불가능하다.

상기 본 발명의 실시예들은 예시적인 것에 불과하며 본 발명을 한정하는 것은 아니고, 또한 개시된 바의 세부사항들은 이하의 청구범위에 정의된 바에 의한 본 발명의 요지 및 범위를 벗어나지 않는 한 변경이 가능함은 물론하다.

이상과 같은 본 발명에 의하면, 트레이닝중의 데이터 및 기입된 데이터 필드의 기입 패드 부분이 인코더에 나타나는 데이터에 관계없이 필드에 대한 유효 데이터로서 적격임을 보장할 수 있다.

또한, 기입 게이트 신호가 유효한 동안 디스크상에 데이터를 기입하기 위하여 데이터를 인코딩하는 것이 가능하며, 후미 예외 (trailing exception)가 최소화되어 기입 패드 필드의 필요한 길이를 최소화할 수 있다.

그리고 트레이닝 및 기입 패드 필드용으로 데이터 버퍼에 저장 공간을 둘 필요가 없게 되는 등의 효과가 있다.

Claims (4)

1. 인코더로 0과 1 비트 형태로 기입게이트데이터를 지시하는 데이터수신제어기와,

   데이터수신제어기로부터 기록게이트코드를 수신하고, 기록게이트데이터를 토대로 0과 1비트의 형태로 RLL 코드를 생성하는 기록게이트데이터에 대한 응답으로 디스크로 RLL 코드를 지시하며, 상기 RLL 코드는 인접한 1들 사이에서 최대 일곱개의 0들과 최소 하나의 0을 요구하는 2/3 코딩비율을 포함하는 기준을 가지며, 기록게이트데이터가 RLL 코드기준에 귀착되지 않을 때 예외로서 두 번째 코딩비율을 생성하는 인코더를 포함하는 인코더시스템에 있어서,

   상기 인코더는 데이터필드에서 소정수의 마지막 데이터비트가 예외로 되지 않도록 보증하는 수단을 더 포함하는 것을 특징으로 하는 자기기록 인코더시스템.
2. 제 1 항에 있어서,

   상기 수단은 상기 데이터수신제어기와 함께 상기 인코더와 병렬로 연결되고, 다중방식으로 상기 데이터수신제어기에 의존한 인코더로 정보를 보내는 것을 특징으로 하는 자기기록 인코더시스템.
3. 기록게이트데이터를 가진 디스크상의 데이터필드를 인코딩하는 방법에 있어서,

   인코더를 제공하는 단계와,

   기록게이트를 연결하는 데이터수신제어기를 제공하는 단계와,

   인코더로 0과 1 비트의 형태로 기록게이트데이터를 지시하는 단계와,

   기록게이트데이터에 대한 응답으로 인코더로부터 0과 1 비트의 형태로, 인접한 1들 사이에서 최대 일곱 개의 0들과 최소 하나의 0을 요구하는 2/3 코딩비율을 포함하는 기준을 가진 RLL코드를 생성하는 단계와,

   기록게이트데이터가 RLL 코드기준으로 귀착되지 않을 때, 예외로서 인코더로부터 제 2 코딩비율을 생성하는 단계와,

   데이터필드에서 소정 수의 마지막 비트들이 예외가 되지 않도록 보증하는 단계와,

   데이터필드상에서 디스크로 RLL 코드나 제 2 코딩비율을 기록하는 단계를 포함하는 것을 특징으로 하는 인코딩방법.
4. 제 3 항에 있어서,

   상기 인코더를 소정수의 마지막비트들이 예외가 아니도록 보증하는 수단과 연결시키는 단계를 더 포함하는 것을 특징으로 하는 인코딩방법.