KR100333982B1 - Thin film transistor substrate for liquid crystal display - Google Patents
Thin film transistor substrate for liquid crystal display Download PDFInfo
- Publication number
- KR100333982B1 KR100333982B1 KR1019990015012A KR19990015012A KR100333982B1 KR 100333982 B1 KR100333982 B1 KR 100333982B1 KR 1019990015012 A KR1019990015012 A KR 1019990015012A KR 19990015012 A KR19990015012 A KR 19990015012A KR 100333982 B1 KR100333982 B1 KR 100333982B1
- Authority
- KR
- South Korea
- Prior art keywords
- data line
- line
- gate
- electrode
- common electrode
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 33
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 19
- 239000010409 thin film Substances 0.000 title claims abstract description 19
- 239000010408 film Substances 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 238000002161 passivation Methods 0.000 claims abstract description 14
- 230000001681 protective effect Effects 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Abstract
액정 표시 장치용 박막 트랜지스터 기판에 있어서, 절연 기판 위에 가로 방향으로 게이트선과 공통 전극선이 형성되어 있고, 그 위에 게이트 절연막이 형성되어 있으며, 게이트 절연막 위에 반도체 패턴이 형성되어 있다. 또, 게이트 절연막 위에는 세로 방향으로 데이터선이 형성되어 있고, 소스 전극, 드레인 전극 및 화소 전극이 형성되어 있으며, 데이터선과 화소 전극 등의 위에는 데이터선을 노출시키는 접촉구를 가지는 보호막이 형성되어 있다. 보호막의 위에는 접촉구를 통하여 데이터선과 연결되는 용장 데이터선이 형성되어 있는데, 용장 데이터선은 게이트선 및 공통 전극선과 교차하는 부분에서는 데이터선과 중첩되지 않도록 형성되어 있다. 이러한 구조로 박막 트랜지스터 기판을 제조하면, 데이터선이 게이트선이나 공통 전극선과 단락되었을 때 데이터선의 단락된 부분 양편을 레이저를 사용하여 절단함으로써 수리할 수 있다.In a thin film transistor substrate for a liquid crystal display device, a gate line and a common electrode line are formed in a horizontal direction on an insulating substrate, a gate insulating film is formed thereon, and a semiconductor pattern is formed on the gate insulating film. A data line is formed in the vertical direction on the gate insulating film, a source electrode, a drain electrode, and a pixel electrode are formed, and a protective film having a contact hole for exposing the data line is formed on the data line and the pixel electrode. A redundant data line is formed on the passivation layer to be connected to the data line through a contact hole. The redundant data line is formed so as not to overlap the data line at a portion crossing the gate line and the common electrode line. When the thin film transistor substrate is manufactured in such a structure, when the data line is shorted with the gate line or the common electrode line, both shorted portions of the data line can be repaired by using a laser.
Description
본 발명은 액정 표시 장치용 박막 트랜지스터 기판에 관한 것이다.The present invention relates to a thin film transistor substrate for a liquid crystal display device.
액정 표시 장치는 일반적으로 공통 전극과 컬러 필터(color filter) 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다. 여기서, 박막 트랜지스터가 형성되어 있는 액정 표시 장치의 하부 기판은 박막 트랜지스터 기판이라고도 하며, 그 구조는 다음과 같다.In general, a liquid crystal display device injects a liquid crystal material between an upper substrate on which a common electrode, a color filter, and the like are formed, and a lower substrate on which a thin film transistor and a pixel electrode are formed. By applying a different potential to form an electric field to change the arrangement of the liquid crystal molecules, and through this to control the light transmittance is a device that represents the image. Here, the lower substrate of the liquid crystal display device in which the thin film transistor is formed is also called a thin film transistor substrate, and the structure thereof is as follows.
절연 기판 위에 가로 방향으로 게이트선이 뻗어 있고, 게이트선과 나란하게 공통 전극선이 형성되어 있으며, 공통 전극선에는 공통 전극이 가지선의 형태로 형성되어 있다. 게이트선과 공통 전극의 위에 게이트 절연막이 형성되어 있고, 게이트선의 게이트 전극에 해당하는 부분 상부의 게이트 절연막 위에는 반도체 패턴이 형성되어 있으며, 반도체 패턴의 위에는 게이트선을 중심으로 하여 양편으로 분리되어 있는 접촉층이 형성되어 있다. 또, 게이트 절연막 위에 세로 방향으로 뻗어 있는 데이터선이 형성되어 있으며, 데이터선에는 한쪽 편의 접촉층 위에까지 연장되어 있는 소스 전극이 가지의 형태로 형성되어 있으며, 나머지 한쪽 편의 접촉층 위에는 드레인 전극이 형성되어 있고, 드레인 전극은 화소 전극과 연결되어 있다. 이 때, 화소 전극은 드레인 전극과 같은 층에 형성되어 있을 수도 있고, 드레인 전극과 데이터선 등을 덮고 있는 보호막 위에 형성되어 있으면서 보호막에 형성되어 있는 접촉구를 통하여 드레인 전극과 연결될 수도 있다. 또한, 보호막에는 데이터선을 노출시키는 접촉구를 형성하고, 이 접촉구를 통하여 데이터선과 연결되는 용장 데이터선을 보호막 위에 데이터선과 중첩하도록 형성하여 데이터선의 단선에 대비하기도 한다. 또는 게이트선과 데이터선이 교차하는 부분인 활성 영역 둘레로 수리선을 형성하여 둠으로써 배선의 단선에 대비하기도 한다.The gate line extends in the horizontal direction on the insulating substrate, the common electrode line is formed in parallel with the gate line, and the common electrode is formed in the form of branch lines on the common electrode line. A gate insulating film is formed on the gate line and the common electrode, and a semiconductor pattern is formed on the gate insulating film on the portion corresponding to the gate electrode of the gate line, and a contact layer is formed on both sides of the semiconductor pattern on the gate pattern. Is formed. Further, a data line extending in the vertical direction is formed on the gate insulating film, and a source electrode extending up to one contact layer is formed in the form of a branch, and a drain electrode is formed on the other contact layer. The drain electrode is connected to the pixel electrode. In this case, the pixel electrode may be formed in the same layer as the drain electrode, or may be connected to the drain electrode through a contact hole formed in the protective film while being formed on the protective film covering the drain electrode and the data line. Also, a contact hole for exposing the data line is formed in the passivation layer, and a redundant data line connected to the data line is formed on the passivation layer so as to overlap the data line on the passivation layer to prepare for disconnection of the data line. Alternatively, a repair line may be formed around the active region where the gate line and the data line intersect to prepare for disconnection of the wiring.
그런데, 게이트선과 데이터선이 교차하는 부분에서 서로간의 단락이 발생하는 경우가 있는데, 이 경우에는 수리선을 사용하여 수리하는 방법을 사용할 수밖에없다. 즉, 단락된 데이터선의 양편을 수리선과 연결하고, 데이터선의 단락된 부분 양편을 레이저를 이용하여 절단함으로써 수리할 수 있을 뿐이고, 데이터선과 중첩시켜 형성한 용장 데이터선을 이용하여서는 게이트선과 데이터선의 단락은 수리할 수 없다. 데이터선의 단락된 부분 양편을 레이저를 사용하여 절단할 때 용장 데이터선도 함께 절단되기 때문이다. 그런데, 수리선을 사용하는 방법은 액정 표시 장치가 대형화됨에 따라 RC(resistance capacitance) 지연에 따른 문제가 심각하게 되어 채용하기 어렵다.However, there is a case where a short circuit occurs at a portion where the gate line and the data line cross each other. In this case, a repair method using a repair line is inevitably used. In other words, it can only be repaired by connecting both ends of the shorted data line with a repair line and cutting both shorted parts of the data line with a laser, and using a redundant data line formed by overlapping the data line, a short circuit between the gate line and the data line It cannot be repaired. This is because redundant data lines are also cut together when cutting both shorted portions of the data lines with a laser. However, as a liquid crystal display device is enlarged, a method of using a repair line becomes difficult due to a serious problem caused by a delay capacitance (RC) delay.
본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치용 박막 트랜지스터 기판에서 배선간의 단락을 간단히 수리할 수 있도록 하는 것이다.An object of the present invention is to easily repair a short circuit between wirings in a thin film transistor substrate for a liquid crystal display device.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,1 is a layout view of a thin film transistor substrate for a liquid crystal display according to a first exemplary embodiment of the present invention.
도 2는 도 1의 Ⅱ-Ⅱ'선에 대한 단면도이고,FIG. 2 is a cross-sectional view taken along line II-II ′ of FIG. 1;
도 3은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,3 is a layout view of a thin film transistor substrate for a liquid crystal display according to a second exemplary embodiment of the present invention.
도 4는 도 3의 Ⅲ-Ⅲ'선에 대한 단면도이다.4 is a cross-sectional view taken along line III-III ′ of FIG. 3.
이러한 과제를 해결하기 위하여 본 발명에서는 용장 데이터선이 게이트선이나 공통 전극선과 교차하는 부분에서는 데이터선과 중첩되지 않도록 형성한다.In order to solve this problem, in the present invention, the redundant data line is formed so as not to overlap the data line at the portion where the redundant data line intersects the gate line or the common electrode line.
구체적으로는, 게이트선 및 공통 전극선을 절연 기판 위에 나란히 형성되어 있고, 게이트선과 공통 전극선 위에 절연막이 형성되어 있으며, 절연막 위에 제1 반도체층이 게이트선과 일부가 중첩되도록 형성되어 있다. 제1 반도체층의 위에는 게이트 전극을 중심으로 하여 양편으로 분리되어 있는 접촉층이 형성되어 있고, 접촉층의 위에는 소스 전극과 드레인 전극이 형성되어 있으며, 데이터선이 소스 전극과 연결되고 게이트선 및 공통 전극선과 교차하도록 형성되어 있다. 또 절연막의 위에는 화소 전극이 드레인 전극과 연결되도록 형성되어 있고, 데이터선과 화소 전극 등의 위에는 데이터선을 노출시키는 접촉구를 가지는 보호막이 형성되어 있으며, 보호막 위에는 접촉구를 통하여 데이터선과 연결되어 있는 용장 데이터선이 게이트선과 데이터선이 교차하는 부분에서는 데이터선과 교차하지 않도록 형성되어 있다.Specifically, the gate line and the common electrode line are formed side by side on the insulating substrate, an insulating film is formed on the gate line and the common electrode line, and the first semiconductor layer is formed on the insulating film so as to overlap with the gate line. A contact layer is formed on both sides of the first semiconductor layer around the gate electrode, and a source electrode and a drain electrode are formed on the contact layer, and a data line is connected to the source electrode and the gate line and the common electrode. It is formed to intersect with the electrode line. A pixel electrode is formed on the insulating film so as to be connected to the drain electrode, and a protective film having a contact hole for exposing the data line is formed on the data line and the pixel electrode, and the redundancy connected to the data line through the contact hole on the protective film. The data line is formed so as not to intersect the data line at the portion where the gate line and the data line intersect.
이 때, 용장 데이터선은 공통 전극선과 데이터선이 교차하는 부분에서도 데이터선과 중첩되지 않도록 형성할 수 있고, 게이트선과 데이터선이 교차하는 부분, 공통 전극선과 데이터선이 교차하는 부분, 게이트선과 용장 데이터선이 교차하는 부분 및 공통 전극선과 용장 데이터선이 교차하는 부분 하부의 절연막 위에 형성되어 있는 제2 반도체층을 더 포함할 수 있다.In this case, the redundant data line may be formed so as not to overlap the data line even at the intersection of the common electrode line and the data line, the intersection of the gate line and the data line, the intersection of the common electrode line and the data line, the gate line and the redundant data. The semiconductor device may further include a second semiconductor layer formed on the insulating layer under the portion where the lines cross and the portion where the common electrode line and the redundant data line cross.
또는, 게이트선 및 공통 전극선을 절연 기판 위에 나란히 형성되어 있고, 게이트선과 수직으로 형성되어 있으며 양단이 구부러져 있는 용장 데이터선 절편이 절연 기판 위에 게이트선이나 공통 전극선과는 교차하지 않도록 형성되어 있으며, 게이트선과 공통 전극선 및 용장 데이터선 절편의 위에 용장 데이터선 절편을 노출시키는 제1 접촉구를 가지는 절연막이 형성되어 있으며, 절연막 위에 반도체층이 게이트선과 일부가 중첩되도록 형성되어 있다. 반도체층의 위에는 게이트 전극을 중심으로 하여 양편으로 분리되어 있는 접촉층이 형성되어 있고, 접촉층의 위에는 소스 전극과 드레인 전극이 형성되어 있으며, 게이트선 및 공통 전극선과 교차하는 데이터선이 소스 전극과 연결되고 용장 데이터선 절편과 일부가 중첩되도록 형성되어 있다. 데이터선을 덮고 있는 보호막이 제1 접촉구를 노출시키는 제2 접촉구와 드레인 전극을 노출시키는 제3 접촉구를 가지도록 형성되어 있고, 제3 접촉구를 통하여 드레인 전극과 연결되어 있는 화소 전극이 보호막 위에 형성되어 있으며, 제1 및 제2 접촉구를 통하여 용장 데이터선 절편과 접촉하여, 이웃하는 용장 데이터선 절편을 연결하는 연결편이 보호막 위에 형성되어 있다.Alternatively, the redundant data line segments having the gate line and the common electrode line formed side by side on the insulating substrate and formed perpendicular to the gate line and bent at both ends are formed on the insulating substrate so as not to cross the gate line or the common electrode line. An insulating film having a first contact hole for exposing the redundant data line segment is formed on the line, the common electrode line, and the redundant data line segment, and a semiconductor layer is formed on the insulating layer so that a portion of the semiconductor layer overlaps with the gate line. A contact layer is formed on both sides of the semiconductor layer, with the gate electrode separated from each other. A source electrode and a drain electrode are formed on the contact layer, and a data line intersecting the gate line and the common electrode line is connected to the source electrode. It is connected and formed so that the redundant data line segment and a part may overlap. The passivation layer covering the data line is formed to have a second contact hole exposing the first contact hole and a third contact hole exposing the drain electrode, and the pixel electrode connected to the drain electrode through the third contact hole is a protective film. It is formed above, and the connecting piece which contacts the redundant data line segment via the 1st and 2nd contact hole and connects the adjacent redundant data line segment is formed on the protective film.
이 때, 보호막에는 게이트선과 공통 전극선 사이에 위치한 데이터선을 노출시키는 제4 접촉구가 형성되어 있고, 연결편은 제4 접촉구를 통하여 데이터선과 연결되는 가지를 가질 수 있다.In this case, a fourth contact hole for exposing a data line disposed between the gate line and the common electrode line is formed in the passivation layer, and the connection piece may have a branch connected to the data line through the fourth contact hole.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에 대하여 설명한다.Next, a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to the drawings.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1의 Ⅱ-Ⅱ'선에 대한 단면도이다.1 is a layout view of a thin film transistor substrate for a liquid crystal display according to a first exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line II-II ′ of FIG. 1.
유리 등의 투명한 절연 기판(10) 위에 가로 방향으로 게이트선(20)이 형성되어 있고, 게이트선(20)과 나란하게 공통 전극선(30)이 형성되어 있다. 여기서, 공통 전극선(30)은 이웃하는 두 게이트선(20) 사이에 2개가 형성되어 있고, 이들 두 공통 전극선(30)을 연결하는 공통 전극(31)이 일정한 간격으로 형성되어 있다.The gate line 20 is formed in the horizontal direction on the transparent insulating substrate 10 such as glass, and the common electrode line 30 is formed in parallel with the gate line 20. Here, two common electrode lines 30 are formed between two adjacent gate lines 20, and the common electrodes 31 connecting the two common electrode lines 30 are formed at regular intervals.
게이트선(20)과 공통 전극선(30)의 위에는 게이트 절연막(40)이 형성되어 있고, 게이트선(20)의 일부인 게이트 전극 상부의 게이트 절연막(40) 위에는 비정질 규소 등으로 이루어진 제1 반도체 패턴(50)이 형성되어 있으며, 제1 반도체 패턴(50)과는 분리되어 있는 제2 반도체 패턴(51)이 게이트선(20) 및 게이트선(20) 양편에 위치되어 있는 공통 전극선(30)에 교차하도록 형성되어 있다. 이 때, 제2 반도체 패턴(51)은 게이트선(20)이나 공통 전극선(30)과 후술할 데이터선(70)이 단락되는 것을 방지하기 위한 것으로써, 때로는 제1 반도체 패턴과 연결되어 형성될 수도 있다.A gate insulating film 40 is formed on the gate line 20 and the common electrode line 30, and a first semiconductor pattern made of amorphous silicon or the like is formed on the gate insulating film 40 on the gate electrode which is a part of the gate line 20. 50 is formed and the second semiconductor pattern 51, which is separated from the first semiconductor pattern 50, intersects the gate line 20 and the common electrode line 30 positioned on both sides of the gate line 20. It is formed to. In this case, the second semiconductor pattern 51 is to prevent the gate line 20, the common electrode line 30, and the data line 70, which will be described later, from being short-circuited, and is sometimes connected to the first semiconductor pattern. It may be.
제1 반도체 패턴(50)의 위에는 게이트선(20)의 일부인 게이트 전극(21)을 중심으로 하여 양편으로 분리되어 있으며 N형 불순물로 고농도로 도핑된 비정질 규소 등으로 이루어져 있는 제1 및 제2 접촉층(61, 62)이 형성되어 있고, 제2 반도체 패턴(51)의 위에도 제3 접촉층(60)이 형성되어 있다. 이들 접촉층(60, 61, 62)은 후술할 데이터선(70), 소스 전극(71) 및 드레인 전극(72) 등을 식각 마스크로 하여 형성한 것이므로 데이터선(70) 등과 동일한 패턴을 갖는다.First and second contacts on the first semiconductor pattern 50 which are separated on both sides of the gate electrode 21, which is part of the gate line 20, and are made of amorphous silicon doped with N-type impurities at high concentration. Layers 61 and 62 are formed, and a third contact layer 60 is also formed on the second semiconductor pattern 51. Since the contact layers 60, 61, and 62 are formed by using the data line 70, the source electrode 71, the drain electrode 72, and the like, which will be described later, as an etch mask, they have the same pattern as the data line 70 and the like.
제3 접촉층(60)의 위에는 데이터선(70)이 세로 방향으로 형성되어 있고, 소스 전극(71)이 데이터선(70)의 가지로서 형성되어 제1 접촉층(61) 위에까지 연장되어 있으며, 제2 접촉층(62)의 위에는 드레인 전극(72)이 형성되어 있다. 이웃하는 두 개의 게이트선(20)과 이웃하는 두 개의 데이터선(70)이 교차하여 이루는 영역으로 정의되는 화소 영역 안에는 게이트 절연막(40) 위에 드레인 전극(72)과 연결되어 있는 화소 전극(73)이 형성되어 있다. 이 때, 화소 전극(73)은 상하의 두 공통 전극선(30)과 중첩되어 있는 주막대와 이들 주막대를 연결하는 가지선으로 이루어져 있다. 여기서 화소 전극(73)의 가지선은 공통 전극선(30)의 공통 전극(31)과 교대로 배치되어 있다.The data line 70 is formed in the vertical direction on the third contact layer 60, and the source electrode 71 is formed as a branch of the data line 70 and extends over the first contact layer 61. The drain electrode 72 is formed on the second contact layer 62. The pixel electrode 73 is connected to the drain electrode 72 on the gate insulating layer 40 in a pixel region defined as an area formed by crossing two neighboring gate lines 20 and two neighboring data lines 70. Is formed. In this case, the pixel electrode 73 includes a main bar overlapping the two upper and lower common electrode lines 30 and branch lines connecting the main bars. Here, the branch lines of the pixel electrode 73 are alternately arranged with the common electrode 31 of the common electrode line 30.
데이터선(70)과 화소 전극(73) 등의 위에는 데이터선(70)을 노출시키는 접촉구(91)를 가지는 보호막(80)이 형성되어 있고, 보호막(80)의 위에는 접촉구(91)를 통하여 데이터선(70)과 연결되는 용장 데이터선(90)이 형성되어 있다. 이 때, 용장 데이터선(90)은 크롬(Cr) 등으로 이루어져 있고, 데이터선(70)과 중첩되어 있으되 공통 전극선(30) 및 게이트선(20)과 교차하는 부분에서는 중첩되지 않도록 형성되어 있다. 이는 게이트선(20)이나 공통 전극선(30)과 데이터선(70)이 단락된 경우에 이를 수리하기 위하여 데이터선(70)의 단락된 부분 양단을 레이저를 사용하여 절단할 때 용장 데이터선(90)은 절단되지 않도록 하기 위함이다. 여기서, 용장 데이터선(90)은 게이트선(20)과 교차하는 부분에서만 데이터선(70)과 중첩되지 않도록 형성할 수도 있다. 이 경우는 게이트선(20)과의 단락만을 고려한 것이다. 여기서, 용장 데이터선(90)은 보호막(80) 위에 형성되므로 게이트선(20)이나 공통 전극선(30)과 단락될 염려는 별로 없다.A passivation film 80 having a contact hole 91 exposing the data line 70 is formed on the data line 70 and the pixel electrode 73. The contact hole 91 is formed on the passivation film 80. A redundant data line 90 is formed to be connected to the data line 70. In this case, the redundant data line 90 is made of chromium (Cr) or the like, and overlaps the data line 70 but is formed so as not to overlap at a portion crossing the common electrode line 30 and the gate line 20. . This is a redundant data line 90 when a laser is used to cut both ends of the shorted portion of the data line 70 to repair the gate line 20 or the common electrode line 30 and the data line 70 shorted. ) Is to avoid cutting. Here, the redundant data line 90 may be formed so as not to overlap the data line 70 only at a portion crossing the gate line 20. In this case, only the short circuit with the gate line 20 is considered. Here, since the redundant data line 90 is formed on the passivation layer 80, there is little concern that the redundant data line 90 may be shorted with the gate line 20 or the common electrode line 30.
그러면, 이러한 구조의 박막 트랜지스터 기판에 있어서 게이트선(20)이나 공통 전극선(30)과 데이터선(70)이 단락된 경우에 이를 수리하는 방법에 대하여 설명한다.Next, a method of repairing the gate line 20, the common electrode line 30, and the data line 70 in a short circuit in the thin film transistor substrate having such a structure will be described.
먼저, 게이트선(20)과 데이터선(70)이 교차하는 부분에서 단락(A)이 발생한 경우에는 레이저를 사용하여 데이터선(70)의 C와 D 부분을 절단하면 된다. 이 때, 데이터선(70) 신호는 용장 데이터선(90)을 통하여 전달되므로 액정 표시 장치의 구동에는 문제가 발생하지 않는다. 다음, 공통 전극선(30)과 데이터선(70)이 교차하는 부분에서 단락(B)이 발생한 경우에는 레이저를 사용하여 데이터선(70)의 F와 G 부분을 절단하거나 F 와 E 부분을 절단하면 된다. 이 때, F 와 E 부분을 절단하는 경우에는 그 사이에 형성되어 있는 소스 전극(71)이 데이터선(70)으로부터 분리되므로 이 소스 전극(71)으로부터 신호를 전달받는 화소 전극(73)은 그 기능을 상실하게 된다. 따라서, 가능하다면 F 와 G 부분을 절단하는 것이 좋다. 데이터선(70)이 공통 전극선(30) 및 게이트선(20) 모두와 단락된 경우에도 가능한 한 화소 전극의 기능을 살릴 수 있는 위치를 선택하여 단락된 부분 양단을 절단하면 된다.First, when a short circuit A occurs at a portion where the gate line 20 and the data line 70 intersect, the C and D portions of the data line 70 may be cut by using a laser. At this time, since the data line 70 signal is transmitted through the redundant data line 90, there is no problem in driving the liquid crystal display. Next, when a short circuit B occurs at a portion where the common electrode line 30 and the data line 70 intersect, cutting the F and G portions of the data line 70 or cutting the F and E portions using a laser. do. At this time, when cutting the F and E portions, since the source electrode 71 formed therebetween is separated from the data line 70, the pixel electrode 73 receiving the signal from the source electrode 71 is separated. The function will be lost. Therefore, it is better to cut the F and G parts if possible. Even when the data line 70 is short-circuited with both the common electrode line 30 and the gate line 20, a position where the function of the pixel electrode can be utilized can be selected as much as possible, and both ends of the short-circuited portion may be cut.
본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에 대하여 설명한다.A thin film transistor substrate for a liquid crystal display device according to a second embodiment of the present invention will be described.
도 3은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 4는 도 3의 Ⅲ-Ⅲ'선에 대한 단면도이다.3 is a layout view of a thin film transistor substrate for a liquid crystal display according to a second exemplary embodiment of the present invention, and FIG. 4 is a cross-sectional view taken along line III-III ′ of FIG. 3.
투명한 절연 기판(100) 위에 가로 방향으로 게이트선(200)이 형성되어 있고, 게이트선(200)과 나란하게 공통 전극선(300)이 형성되어 있다. 여기서, 공통 전극선(300)에는 후술할 화소 전극(110)과의 사이에서 유지 용량을 형성하기 위한 공통 전극 가지선(310)이 연결되어 있다. 공통 전극선(300)과 게이트선(200)의 사이에는 용장 데이터선 절편(900)이 세로 방향으로 형성되어 있다. 여기서, 용장 데이터선 절편(900)은 양 끝부분이 구부러져 있다.The gate line 200 is formed in the horizontal direction on the transparent insulating substrate 100, and the common electrode line 300 is formed in parallel with the gate line 200. The common electrode branch line 310 is connected to the common electrode line 300 to form a storage capacitor between the pixel electrode 110 to be described later. A redundant data line segment 900 is formed in the vertical direction between the common electrode line 300 and the gate line 200. Here, both ends of the redundant data line interceptor 900 are bent.
게이트선(200), 공통 전극선(300) 및 용장 데이터선 절편(900) 위에는 게이트 절연막(400)이 형성되어 있다. 이 때, 게이트 절연막(400)에는 용장 데이터선 절편(900)의 양 끝부분을 노출시키는 접촉구(113)가 형성되어 있다. 게이트 절연막(400)의 위에는 게이트선(200)의 일부분인 게이트 전극(210) 상부와 게이트선(200) 및 공통 전극선(300)의 상부에 걸쳐 비정질 규소 등으로 이루어져 있는 반도체 패턴(500)이 형성되어 있다. 반도체 패턴(500)의 위에는 게이트전극(210)을 중심으로 하여 양편으로 분리되어 있으며 N형 불순물로 고농도로 도핑되어 있는 제1 및 제2 접촉층(610, 620)이 형성되어 있다. 또, 게이트 절연막(400)의 위에는 세로 방향으로 데이터선(700)이 형성되어 있고, 제1 접촉층(610)의 위에는 소스 전극(710)이 데이터선(700)의 가지의 형태로서 형성되어 있으며, 제2 접촉층(620)의 위에는 드레인 전극(720)이 형성되어 있다.The gate insulating layer 400 is formed on the gate line 200, the common electrode line 300, and the redundant data line slice 900. In this case, a contact hole 113 is formed in the gate insulating layer 400 to expose both ends of the redundant data line segment 900. On the gate insulating layer 400, a semiconductor pattern 500 made of amorphous silicon or the like is formed over an upper portion of the gate electrode 210, a portion of the gate line 200, and an upper portion of the gate line 200 and the common electrode line 300. It is. First and second contact layers 610 and 620, which are separated on both sides of the gate electrode 210 and heavily doped with N-type impurities, are formed on the semiconductor pattern 500. The data line 700 is formed in the vertical direction on the gate insulating layer 400, and the source electrode 710 is formed on the first contact layer 610 as a branch of the data line 700. The drain electrode 720 is formed on the second contact layer 620.
데이터선(700), 소스 전극(710) 및 드레인 전극(720) 등의 위에는 드레인 전극(720)을 노출시키는 제1 접촉구(111), 소스 전극(710)을 노출시키는 제2 접촉구(112) 및 용장 데이터선 절편의 양끝을 노출시키는 제3 접촉구(113)를 가지는 보호막(800)이 형성되어 있다. 보호막(800)의 위에는 제1 접촉구(111)를 통하여 드레인 전극(720)과 연결되며 공통 전극선(300) 및 공통 전극 가지선(310)과 일부분이 중첩되어 있는 화소 전극(110)이 형성되어 있고, 제2 접촉구(112)를 통하여 소스 전극(710)과 연결되어 있고 제3 접촉구(113)를 통하여 용장 데이터선 절편(900)을 연결하는 용장 데이터선 연결편(120)이 형성되어 있다. 여기서, 용장 데이터선 연결편(120)은 화소 전극(110)과 동일한 물질 즉, ITO(indium tin oxide) 등의 물질로 형성할 수 있고, 소스 전극(710)과 연결하기 위한 가지 부분을 제외하고는 데이터선(700)과 중첩되지 않도록 형성한다. 용장 데이터선 연결편(120)을 소스 전극(710)과 연결시켜 둔 것은 용장 데이터선(900, 120)을 데이터선(700)과 연결하기 위한 것이다.The first contact 111 exposing the drain electrode 720 and the second contact 112 exposing the source electrode 710 are disposed on the data line 700, the source electrode 710, the drain electrode 720, and the like. ) And a third contact hole 113 exposing both ends of the redundant data line segment. A pixel electrode 110 connected to the drain electrode 720 through the first contact hole 111 and partially overlapping the common electrode line 300 and the common electrode branch line 310 is formed on the passivation layer 800. The redundant data line connecting piece 120 is connected to the source electrode 710 through the second contact hole 112 and connects the redundant data line segment 900 through the third contact hole 113. . Here, the redundant data line connecting piece 120 may be formed of the same material as that of the pixel electrode 110, that is, an indium tin oxide (ITO) or the like, except for the branch portion for connecting to the source electrode 710. It is formed so as not to overlap with the data line 700. The redundant data line connecting piece 120 is connected to the source electrode 710 to connect the redundant data line 900 and 120 to the data line 700.
그러면, 이러한 구조의 박막 트랜지스터 기판에 있어서 게이트선(200)이나 공통 전극선(300)과 데이터선(700)이 단락된 경우에 이를 수리하는 방법에 대하여설명한다.Next, a method of repairing the gate line 200, the common electrode line 300, and the data line 700 in a short circuit in the thin film transistor substrate having such a structure will be described.
먼저, 게이트선(200)과 데이터선(700)이 교차하는 부분에서 단락(A')이 발생한 경우에는 데이터선(700)의 D'와 E' 부분 및 용장 데이터선 연결편(120)의 G' 부분을 레이저를 사용하여 절단하면 된다. 또, 공통 전극선(300)과 데이터선(700)이 교차하는 부분에서 단락(B')이 발생한 경우에는 데이터선(700)의 D'와 C' 부분을 레이저를 사용하여 절단하면 된다.First, when a short circuit A 'occurs at a portion where the gate line 200 and the data line 700 cross each other, a portion D' and E 'of the data line 700 and a G' of the redundant data line connecting piece 120 are included. The part may be cut using a laser. When a short circuit B 'occurs at a portion where the common electrode line 300 and the data line 700 intersect, the portions D' and C 'of the data line 700 may be cut by using a laser.
이상과 같이 용장 데이터선을 형성함으로써 데이터선이 게이트선이나 공통 전극선과 단락된 경우에 이를 쉽게 수리할 수 있다.By forming the redundant data line as described above, it can be easily repaired when the data line is shorted with the gate line or the common electrode line.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990015012A KR100333982B1 (en) | 1999-04-27 | 1999-04-27 | Thin film transistor substrate for liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990015012A KR100333982B1 (en) | 1999-04-27 | 1999-04-27 | Thin film transistor substrate for liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000067303A KR20000067303A (en) | 2000-11-15 |
KR100333982B1 true KR100333982B1 (en) | 2002-04-24 |
Family
ID=19582388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990015012A KR100333982B1 (en) | 1999-04-27 | 1999-04-27 | Thin film transistor substrate for liquid crystal display |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100333982B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980078722A (en) * | 1997-04-29 | 1998-11-25 | 윤종용 | LCD Display |
-
1999
- 1999-04-27 KR KR1019990015012A patent/KR100333982B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980078722A (en) * | 1997-04-29 | 1998-11-25 | 윤종용 | LCD Display |
Also Published As
Publication number | Publication date |
---|---|
KR20000067303A (en) | 2000-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100318539B1 (en) | thin film transistor panels for liquid crystal displays | |
KR100740938B1 (en) | a thin film transistor array panel having a mark indication laser irradiation point | |
US6429908B1 (en) | Method for manufacturing a gate of thin film transistor in a liquid crystal display device | |
JPH10232412A (en) | Active matrix liquid crystal display device and pixel fault correction method | |
JP2004077718A (en) | Liquid crystal display | |
JP3491079B2 (en) | How to repair a liquid crystal display | |
KR100612992B1 (en) | Thin film transistor for liquid crystal display and repairing methods the same | |
CN100592177C (en) | Liquid crystal display and panel therefor | |
KR100247272B1 (en) | Thin film transistor for liquid crystal display | |
KR20080000202A (en) | Display substrate and display panel having the same | |
KR100318537B1 (en) | thin film transistor substrates for liquid crystal displays and repairing methods thereof | |
KR100686235B1 (en) | A panel for liquid crystal display | |
KR100333982B1 (en) | Thin film transistor substrate for liquid crystal display | |
JP2009251494A (en) | Thin film transistor array substrate and correction method of thin film transistor array substrate | |
KR100759968B1 (en) | thin film transistor array panel for liquid crystal display, manufacturing method thereof and repairing method thereof | |
KR100686224B1 (en) | a thin film transistor array panel for a liquid crystal display, a manufacturing method thereof and a repairing method thereof | |
KR100923701B1 (en) | Array substrate for LCD and method for fabricating of the same | |
KR100656902B1 (en) | Thin film transistor array panel for liquid crystal display | |
KR100318536B1 (en) | Thin film transistor substrate for liquid crystal display | |
KR100750921B1 (en) | thin film transistor array panel for a liquid crystal display with a repair structure, manufacturing method thereof and repairing method thereof | |
KR100670057B1 (en) | Thin film transistor array panel for liquid crystal display | |
KR100623978B1 (en) | Thin film transistor array panel for liquid crystal display | |
KR100333981B1 (en) | a thin film transistor substrate for liquid crystal displays and repairing methods thereof | |
JP2009265149A (en) | Thin film transistor array substrate and correction method for thin film transistor array substrate | |
KR100580392B1 (en) | Liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120315 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |