KR100333373B1 - Method for recessing w gate using oxidation process - Google Patents
Method for recessing w gate using oxidation process Download PDFInfo
- Publication number
- KR100333373B1 KR100333373B1 KR1020000034322A KR20000034322A KR100333373B1 KR 100333373 B1 KR100333373 B1 KR 100333373B1 KR 1020000034322 A KR1020000034322 A KR 1020000034322A KR 20000034322 A KR20000034322 A KR 20000034322A KR 100333373 B1 KR100333373 B1 KR 100333373B1
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten
- gate
- oxide film
- film
- thickness
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 230000003647 oxidation Effects 0.000 title claims abstract description 12
- 238000007254 oxidation reaction Methods 0.000 title claims abstract description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 61
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 61
- 239000010937 tungsten Substances 0.000 claims abstract description 61
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910001930 tungsten oxide Inorganic materials 0.000 claims abstract description 26
- 238000009832 plasma treatment Methods 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 230000001590 oxidative effect Effects 0.000 claims abstract description 4
- 230000004888 barrier function Effects 0.000 abstract description 9
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 238000003917 TEM image Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
Abstract
본 발명은 다마신(damascene) 공정으로 제조된 텅스텐 게이트의 상부에 자기정렬콘택(Self Aligned Contact) 베리어막을 형성하기 위해서 그 표면 일부 두께를 균일하고, 정확한 깊이로 리세스(recess)하기 위한 방법에 관한 것으로, 본 발명의 텅스텐 게이트의 리세스 방법은, 실리콘 기판 상에 다마신 공정을 이용하여 상부 표면이 노출되어진 텅스텐 게이트를 갖는 모스팻 소자를 형성하는 단계; 상기 노출된 텅스텐 게이트 표면의 일부 두께를 산화시켜서 텅스텐 산화막을 형성하는 단계; 및 상기 텅스텐 산화막을 제거하는 단계로 이루어지며, 상기 산화 공정은 N2O 플라즈마 처리 또는 O2플라즈마 처리를 이용해서 100∼500Å 두께의 텅스텐 산화막이 형성되도록 행하는 것을 특징으로 한다.The present invention relates to a method for recessing a portion of the surface thickness to a uniform and accurate depth in order to form a self aligned contact barrier film on top of a tungsten gate fabricated by a damascene process. The method of recessing a tungsten gate of the present invention comprises the steps of: forming a MOSFET on a silicon substrate using a damascene process, the MOSFET having a tungsten gate with its top surface exposed; Oxidizing a portion of the exposed tungsten gate surface to form a tungsten oxide film; And removing the tungsten oxide film, wherein the oxidation process is performed such that a tungsten oxide film having a thickness of 100 to 500 kW is formed by using an N 2 O plasma treatment or an O 2 plasma treatment.
Description
본 발명은 텅스텐 게이트 모스팻 소자의 제조방법에 관한 것으로, 특히, 다마신 공정으로 제조된 텅스텐 게이트의 상부에 자기정렬콘택 베리어막을 형성하기 위해서 그 표면의 일부 두께를 균일하게 리세스(recess)하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a tungsten gate MOSFET device, and in particular, to uniformly recess a portion of the surface of the tungsten gate fabricated by the damascene process to form a self-aligned contact barrier film. It is about a method.
반도체 소자의 집적도가 급격하게 증가되는 추세에서, 폴리실리콘 게이트 또는 폴리사이드 게이트로는 미세 선폭에서 요구되는 저저항값을 구현하는데 한계가 있는 바, 새로운 물질 및 구조의 게이트에 대한 개발이 필요하게 되었고, 그래서, 금속 게이트에 대한 연구 및 개발이 적극적으로 진행되고 있다.As the degree of integration of semiconductor devices is rapidly increasing, polysilicon gates or polyside gates have limitations in implementing low resistance values required for fine line widths, and thus, development of gates of new materials and structures is required. Therefore, research and development on metal gates are actively underway.
이러한 금속 게이트는 도펀트를 사용하지 않기 때문에 폴리실리콘 게이트 및 폴리사이드 게이트에서 발생되었던 p+폴리실리콘 게이트에서의 보론 침투 현상, 게이트 공핍화에 의한 게이트 절연막의 유효 두께 증가 및 도펀트 분포 변동에 의한 문턱전압의 변화 등을 방지할 수 있고, 또한, 실리콘의 미드 밴드-갭(mid band-gap)에 위치하는 일함수 값을 갖는 금속을 사용함으로써 NMOS 및 PMOS 영역에서 동시에 사용할 수 있는 단일 게이트로서 적용할 수 있다. 여기서, 일함수 값이 실리콘의 미드 밴드-갭에 해당하는 금속으로는 텅스텐(W), 질화텅스텐(WN), 티타늄 (Ti), 질화티타늄(TiN), 몰리브덴(Mo) 및 탄탈륨(Ta) 등이 있다.Since the metal gate does not use a dopant, boron penetration in the p + polysilicon gate generated in the polysilicon gate and the polyside gate, an increase in the effective thickness of the gate insulating layer due to gate depletion, and a threshold voltage due to variation in the dopant distribution Can be prevented from being changed, and by using a metal having a work function value located in the mid band-gap of silicon, it can be applied as a single gate that can be used simultaneously in the NMOS and PMOS regions. have. Here, the metal whose work function value corresponds to the mid band-gap of silicon includes tungsten (W), tungsten nitride (WN), titanium (Ti), titanium nitride (TiN), molybdenum (Mo), and tantalum (Ta). There is this.
한편, 금속 게이트를 모스팻 소자의 제조에 적용할 경우, 금속 게이트의 패터닝, 즉, 식각의 어려움, 식각 및 이온주입시의 플라즈마에 의한 데미지(damage) 및 후속 공정에 의한 열적 데미지 등의 공정 상의 문제점이 유발되며, 그래서, 소자 특성이 저하되는 문제점이 있다.On the other hand, when the metal gate is applied to the manufacture of the MOSFET device, in the process of the patterning of the metal gate, that is, the difficulty of etching, the damage caused by the plasma during etching and ion implantation, and the thermal damage by the subsequent process, etc. There is a problem, so that there is a problem that the device characteristics are degraded.
따라서, 상기한 공정 상의 문제점을 해결하기 위해서, 다마신(Damascence) 공정을 이용하는 방법이 제안되었다. 이러한 다마신 공정을 이용한 금속 게이트 형성방법은 폴리실리콘 재질의 희생 게이트를 형성한 후, 층간절연막 형성, 희생 게이트의 제거, 금속막 증착 및 금속막에 대한 연마를 통해 상기 희생 게이트를 금속 게이트로 변경시키는 기술이며, 식각 공정없이 게이트를 형성할 수 있기 때문에, 식각 공정에 기인된 문제를 방지할 수 있고, 특히, 기존의 반도체 제조 공정을 그대로 이용할 수 있다는 장점이 있다.Therefore, in order to solve the above-mentioned problems, a method using a damascene process has been proposed. In the method of forming a metal gate using the damascene process, after forming a sacrificial gate made of polysilicon, the sacrificial gate is changed to a metal gate by forming an interlayer insulating film, removing a sacrificial gate, depositing a metal film, and polishing a metal film. Since the gate can be formed without an etching process, a problem caused by the etching process can be prevented, and in particular, an existing semiconductor manufacturing process can be used as it is.
이하에 종래 기술에 따른 다마신 공정을 이용한 금속 게이트 모스팻 소자의 제조방법을 도 1a 내지 도 1d를 참조하여 설명하도록 한다.Hereinafter, a method of manufacturing a metal gate MOSFET using a damascene process according to the prior art will be described with reference to FIGS. 1A to 1D.
먼저, 도 1a에 도시된 바와 같이, 실리콘 기판(1) 상에 열산화막(2)과 폴리실리콘막(3)을 차례로 형성한 후, 이를 패터닝하여 희생 게이트(10)를 형성한다. 그런다음, 상기 결과물에 대해 저농도 이온주입 공정과, 스페이서(11) 형성 공정 및 고농도 이온주입 공정을 차례로 수행하여 상기 희생 게이트 양측의 실리콘 기판 부분에 저도핑 드레인(Lightly Doped Drain) 구조의 소오스/드레인 영역(12)을 형성한다.First, as shown in FIG. 1A, the thermal oxide film 2 and the polysilicon film 3 are sequentially formed on the silicon substrate 1, and then the sacrificial gate 10 is formed by patterning the thermal oxide film 2. Then, a low concentration ion implantation process, a spacer 11 formation process, and a high concentration ion implantation process are sequentially performed on the resultant, so that the source / drain of a lightly doped drain structure is formed on portions of the silicon substrate on both sides of the sacrificial gate. The region 12 is formed.
다음으로, 도 1b에 도시된 바와 같이, 상기 결과물 상에 층간절연막(13)을 증착한 상태에서, 화학적기계연마(Chemical Mechanical Polishing : 이하, CMP) 공정으로 상기 층간절연막(13)을 연마하여 그 표면을 평탄화시킴과 동시에 상기 희생 게이트(10)를 노출시킨다.Next, as shown in FIG. 1B, in the state of depositing the interlayer insulating film 13 on the resultant, the interlayer insulating film 13 is polished by a chemical mechanical polishing (CMP) process. The sacrificial gate 10 is exposed while planarizing the surface.
그런다음, 도 1c에 도시된 바와 같이, 상기 노출된 희생 게이트를 습식 또는 건식 식각 공정으로 제거하여 후속에서 텅스텐 게이트가 형성될 영역을 한정하는 홈(14)을 형성하고, 상기 결과물 상에 균일한 두께로 게이트 절연막(15)을 형성한 후, 상기 게이트 절연막(15) 상에 상기 홈(15)이 완전히 매립될 정도의 충분한 두께로 텅스텐막(16)을 증착한다.Then, as shown in FIG. 1C, the exposed sacrificial gate is removed by a wet or dry etching process to form a groove 14 defining a region where a tungsten gate is to be subsequently formed, and being uniform on the resultant. After the gate insulating film 15 is formed to a thickness, the tungsten film 16 is deposited to a thickness sufficient to completely fill the groove 15 on the gate insulating film 15.
그리고나서, 도 1d에 도시된 바와 같이, 층간절연막이 노출될 때까지, 상기 텅스텐막(16) 및 게이트 절연막(15)을 연마하여 상기 홈(14) 내에 텅스텐 게이트 (20)를 형성하고, 이 결과로, 텅스텐 게이트(20)를 갖는 모스팻 소자를 완성한다.Then, as shown in FIG. 1D, the tungsten film 16 and the gate insulating film 15 are polished until the interlayer insulating film is exposed to form a tungsten gate 20 in the groove 14. As a result, the MOSFET having the tungsten gate 20 is completed.
그런데, 종래 기술에 따른 다마신 공정을 이용한 텅스텐 게이트 모스팻 소자의 제조방법은 그 자체로는 커다란 문제점이 없지만, 이러한 텅스텐 모스팻 소자에 대해, 후속에서 자기정렬콘택(Self Aligned Contact : 이하, SAC) 공정이 적용될경우에는 상기 텅스텐 게이트(20) 상에 SAC 베리어막이 존재하지 않는 것에 기인해서, 도 2에 도시된 바와 같이, 노광 마스크의 오정렬(mis-align)이 발생될 경우, 텅스텐 게이트(20)가 콘택홀(22)에 의해 노출되고, 이로 인하여, 상기 텅스텐 게이트(20)와 콘택 플러그(23) 사이에 전기적 쇼트(short)가 발생되는 치명적인 문제점이 발생된다.By the way, the manufacturing method of the tungsten gate MOSFET device using the damascene process according to the prior art is not a big problem in itself, but for such a tungsten MOSFET device, the self-aligned contact (Self Aligned Contact: hereinafter, SAC) ) Process, due to the absence of the SAC barrier film on the tungsten gate 20, as shown in FIG. 2, when mis-alignment of the exposure mask occurs, the tungsten gate 20 ) Is exposed by the contact hole 22, thereby causing a fatal problem that an electrical short is generated between the tungsten gate 20 and the contact plug 23.
따라서, 종래에는 텅스텐 게이트(20)를 형성한 후, 도 3a에 도시된 바와 같이, 전면 건식 식각으로 상기 텅스텐 게이트(20)의 일정 두께를 리세스(recess)하고, 그런다음, 도 3b에 도시된 바와 같이, 상기 결과물 상에 전기적 절연 특성이 우수한 질화막(25)을 증착한 상태에서, 도 3c에 도시된 바와 같이, 상기 질화막을 연마하여 상기 텅스텐 게이트(20)의 상부에 질화막 재질의 SAC 베리어막(25a)을 형성시킴으로써, 후속에서 SAC 공정의 적용이 가능하도록 만들고 있다.Therefore, conventionally, after forming the tungsten gate 20, as shown in Figure 3a, the predetermined thickness of the tungsten gate 20 is recessed by dry etching, and then shown in Figure 3b As shown in FIG. 3C, the nitride film is polished and the SAC barrier of the nitride film material is formed on the tungsten gate 20 as shown in FIG. 3C. The formation of the film 25a makes it possible to apply the SAC process later.
그러나, 종래의 SAC 베리어막 형성 공정은 다음과 같은 문제점이 있다.However, the conventional SAC barrier film forming process has the following problems.
우선, 모스팻 소자의 제조 공정에서 중요한 사항 중의 하나는 게이트의 면저항(Sheet Resistance)이 일정 수준 이하로 유지되어야 하고, 그리고, 그 균일도 (Uniformity)가 우수해야 한다는 것이다.First, one of the important points in the manufacturing process of the MOSFET is that the sheet resistance of the gate should be kept below a certain level, and its uniformity should be excellent.
그런데, 전면 건식 식각 공정을 행하여 텅스텐 게이트의 일정 두께를 리세스할 경우에는, 식각저지층(etch stop layer)이 없는 것에 기인하여 기판 전체에서 균일한 두께만큼씩을 리세스하기 어렵고, 특히, 식각 장비의 관리(maintenance) 조건이 불안정할 경우에는 텅스텐 게이트가 과도하게 리세스됨으로써, 상기 텅스텐게이트에서의 면저항이 한계치 이상으로 증가되는 문제점이 발생된다.However, when the predetermined thickness of the tungsten gate is recessed by performing the entire dry etching process, it is difficult to recess by a uniform thickness throughout the substrate due to the absence of an etch stop layer. When the maintenance condition of the tungsten gate is unstable, the tungsten gate is excessively recessed, thereby causing a problem in that the sheet resistance of the tungsten gate is increased beyond the limit.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 텅스텐 게이트에 대한 리세스를 보다 균일하고, 정확한 깊이로 행할 수 있는 텅스텐 게이트의 리세스 방법을 제공하는데, 그 목적이 있다.Accordingly, an object of the present invention is to provide a method of recessing a tungsten gate, which is designed to solve the above problems, and enables the recess of the tungsten gate to be more uniform and accurate in depth.
도 1a 내지 도 1d는 종래 기술에 따른 다마신 공정을 이용한 텅스텐 게이트 모스팻 소자의 제조방법을 설명하기 위한 각 공정별 단면도.1A to 1D are cross-sectional views of respective processes for explaining a method of manufacturing a tungsten gate MOSFET using a damascene process according to the prior art.
도 2는 종래 기술에 따라 제조된 텅스텐 게이트 모스팻 소자에서의 문제점을 설명하기 위한 단면도.2 is a cross-sectional view illustrating a problem in a tungsten gate MOSFET device manufactured according to the prior art.
도 3a 내지 도 3c는 종래 기술에 따른 자기정렬콘택 베리어막 형성방법을 설명하기 위한 각 공정별 단면도.3A to 3C are cross-sectional views of respective processes for explaining a method of forming a self-aligned contact barrier film according to the prior art.
도 4a 내지 도 4c는 본 발명의 실시예에 따른 산화 공정을 이용한 텅스텐 게이트 리세스 방법을 설명하기 위한 각 공정별 단면도.4A to 4C are cross-sectional views of respective processes for describing a tungsten gate recess method using an oxidation process according to an exemplary embodiment of the present invention.
도 5는 본 발명의 실시예에 따라 리세스된 텅스텐 게이트의 상부에 자기정렬콘택 베리어막이 형성된 상태를 보여주는 단면도.5 is a cross-sectional view illustrating a state in which a self-aligned contact barrier film is formed on a recessed tungsten gate according to an exemplary embodiment of the present invention.
도 6a는 폴리실리콘/티타늄질화막/텅스텐막으로 구성된 평판 웨이퍼에 대해 N2O 플라즈마 처리한 결과를 보여주는 투과전자현미경 사진.Figure 6a is a transmission electron micrograph showing the result of N 2 O plasma treatment for a flat wafer consisting of polysilicon / titanium nitride film / tungsten film.
도 6b는 폴리실리콘/티타늄질화막/텅스텐막으로 구성된 평판 웨이퍼에 대해 UV-오존 처리한 결과를 보여주는 투과전자현미경 사진.6B is a transmission electron micrograph showing the results of UV-ozone treatment for a flat wafer composed of polysilicon / titanium nitride film / tungsten film.
도 7은 N2O 플라즈마 산화 처리 시간에 대한 텅스텐 산화막의 두께 변화를 보여주는 그래프.7 is a graph showing the thickness change of a tungsten oxide film with respect to N 2 O plasma oxidation treatment time.
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
1 : 실리콘 기판 13 : 제1층간절연막DESCRIPTION OF SYMBOLS 1 Silicon substrate 13: 1st interlayer insulation film
20 : 텅스텐 게이트 22 : 콘택홀20: tungsten gate 22: contact hole
25 : 질화막 25a : 자기정렬콘택 베리어막25 nitride film 25a self-aligned contact barrier film
30 : 텅스텐 산화막30: tungsten oxide film
상기와 같은 목적을 달성하기 위한 본 발명의 텅스텐 게이트의 리세스 방법은, 실리콘 기판 상에 다마신 공정을 이용하여 상부 표면이 노출되어진 텅스텐 게이트를 갖는 모스팻 소자를 형성하는 단계; 상기 노출된 텅스텐 게이트 표면의 일부 두께를 산화시켜서 텅스텐 산화막을 형성하는 단계; 및 상기 텅스텐 산화막을 제거하는 단계로 이루어지는 것을 특징으로 한다.Recess method of the tungsten gate of the present invention for achieving the above object comprises the steps of: forming a MOSFET having a tungsten gate exposed top surface using a damascene process on a silicon substrate; Oxidizing a portion of the exposed tungsten gate surface to form a tungsten oxide film; And removing the tungsten oxide film.
여기서, 상기 산화 공정은 N2O 플라즈마 처리 또는 O2플라즈마 처리를 이용해서 100∼500Å 두께의 텅스텐 산화막이 형성되도록 행하는 것을 특징으로 한다.The oxidation step is characterized in that a tungsten oxide film having a thickness of 100 to 500 kV is formed by using an N 2 O plasma treatment or an O 2 plasma treatment.
본 발명에 따르면, N2O 플라즈마 처리를 이용해서 텅스텐 게이트 표면의 일정 두께만큼을 균일하게 산화시킨 후, 이 결과로 얻어진 텅스텐 산화막만을 선택적으로 제거함으로써, 상기 텅스텐 게이트에 대한 리세스를 보다 신뢰성있게 행할 수 있다.According to the present invention, by uniformly oxidizing a predetermined thickness of the tungsten gate surface using N 2 O plasma treatment, and selectively removing only the resultant tungsten oxide film, the recess for the tungsten gate is more reliably I can do it.
(실시예)(Example)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 4a 내지 도 4c는 본 발명의 실시예에 따른 텅스텐 게이트의 리세스 방법을 설명하기 위한 각 공정별 단면도이다. 여기서, 도 1a 내지 도 1d와 동일한 부분은 동일한 도면부호로 나타낸다.4A to 4C are cross-sectional views of respective processes for describing a method of recessing a tungsten gate according to an exemplary embodiment of the present invention. 1A to 1D are denoted by the same reference numerals.
먼저, 종래와 동일하게 다마신 공정을 이용한 텅스텐 게이트 모스팻 소자의 제조 공정을 수행하는 것에 의해서, 도 4a에 도시된 바와 같이, 텅스텐 게이트(20)의 상부 표면이 노출된 텅스텐 게이트 모스팻 소자를 형성한다.First, by performing the manufacturing process of the tungsten gate MOSFET element using the damascene process as in the prior art, as shown in Figure 4a, the tungsten gate MOSFET element exposed the upper surface of the tungsten gate 20 Form.
그런다음, 도 4b에 도시된 바와 같이, 노출된 텅스텐 게이트(20)의 표면 일부 두께를 산화시키고, 이 결과로, 100∼500Å 두께의 텅스텐 산화막(WO3: 30)을 형성한다. 이때, 상기 텅스텐 게이트(20)에 대한 산화 공정은 N2O 플라즈마 처리로 행하며, 상기 N2O 플라즈마 처리 대신에 O2플라즈마 처리를 행하는 것도 가능하다. 또한, 상기 플라즈마 처리 시간은 소망하는 두께의 텅스텐 산화막이 형성될 때까지의 시간으로 행한다.Then, as shown in FIG. 4B, a portion of the surface of the exposed tungsten gate 20 is oxidized, and as a result, a tungsten oxide film (WO 3 : 30) having a thickness of 100 to 500 kPa is formed. At this time, the oxidation process for the tungsten gate 20 is performed by N 2 O plasma treatment, and it is also possible to perform O 2 plasma treatment instead of the N 2 O plasma treatment. In addition, the said plasma processing time is performed by the time until the tungsten oxide film of a desired thickness is formed.
자세하게, 도 6a 및 도 6b는 폴리실리콘(poly-Si), 티타늄질화(TiN) 및 텅스텐(W)으로 구성된 평판 웨이퍼에 대해 산화 공정을 행한 결과를 보여주는 투과전자현미경(TEM) 사진으로서, 상기 도 5a는 온도가 400℃. N2O 유량이 2,000 sccm, 압력이 2.5 Torr, 그리고, 파워가 100W인 공정 조건에서 120초 동안 N2O 플라즈마 처리한 결과를 보여주는 사진이고, 도 5b는 400℃에서 10분 동안 UV 오존(UV-O3) 처리한 결과를 보여주는 사진이다.In detail, FIGS. 6A and 6B are transmission electron microscope (TEM) images showing the results of an oxidation process on a flat wafer composed of polysilicon (poly-Si), titanium nitride (TiN), and tungsten (W). 5a has a temperature of 400 ° C. N 2 O flow rate of 2,000 sccm, the pressure is 2.5 Torr, and then a photograph showing the results of the power is in the process conditions for 120 seconds N 2 O plasma treatment 100W, Figure 5b at 400 ℃ for 10 min UV ozone (UV -O 3 ) The photo shows the result of the process.
먼저, 도 6a에 도시된 바와 같이, N2O 플라즈마 처리를 행한 경우, 텅스텐의 표면에 대략 150Å의 텅스텐 산화막(WO3)이 균일하게 형성되었음을 볼 수 있고, 이 결과로부터, 웨이퍼 전체에서 상기 텅스텐 산화막의 두께 균일도가 양호함을 알 수 있다.First, as shown in FIG. 6A, when the N 2 O plasma treatment is performed, it can be seen that approximately 150 kW of a tungsten oxide film (WO 3 ) is uniformly formed on the surface of tungsten. It can be seen that the thickness uniformity of the oxide film is good.
반면, 도 6b에 도시된 바와 같이, UV-오존 처리를 행한 경우, 텅스텐의 표면에 텅스텐 산화막이 형성되었지만, 그 산화 속도가 너무 빨라서 과도한 텅스텐 산화막이 형성되었음을 볼 수 있고, 이 결과로부터 웨이퍼 전체에서 상기 텅스텐 산화막의 두께 균일도가 도 5a의 경우 보다 떨어짐을 알 수 있다.On the other hand, as shown in Fig. 6B, when the UV-ozone treatment was performed, a tungsten oxide film was formed on the surface of the tungsten, but the oxidation rate was too fast, indicating that an excessive tungsten oxide film was formed. It can be seen that the thickness uniformity of the tungsten oxide film is lower than that of FIG. 5A.
또한, 도 7은 N2O 플라즈마 처리 시간에 따른 텅스텐 산화막의 두께 변화를 보여주는 그래프로서, 보여지는 바와 같이, N2O 플라즈마 처리 시간과 텅스텐 산화막의 두께는 비례 관계에 있으며, 따라서, 상기 텅스텐 산화막의 두께는 N2O 플라즈마 처리 시간을 조절하는 것에 조절 가능함을 알 수 있다.Further, Figure 7 is N 2 O as a graph showing the thickness change of the tungsten oxide film according to the plasma processing time, as shown, N 2 O thickness of a plasma processing time and the tungsten oxide film is in a proportional relationship, therefore, the tungsten oxide film It can be seen that the thickness of is adjustable in adjusting the N 2 O plasma treatment time.
그러므로, 본 발명의 실시예에서는 N2O 플라즈마 처리, 또는, O2플라즈마 처리를 통해 산화 공정을 행하고, 그 처리 시간은 소망하는 두께의 텅스텐 산화막이 얻어지는 시간으로 설정한다.Therefore, in the embodiment of the present invention, an oxidation process is performed through N 2 O plasma treatment or O 2 plasma treatment, and the processing time is set to the time at which a tungsten oxide film having a desired thickness is obtained.
계속해서, 도 4c에 도시된 바와 같이, 공지된 건식 또는 습식 식각 공정을 수행하여 상기 텅스텐 산화막을 선택적으로 제거한다. 이때, 상기 텅스텐 산화막은, 전술한 바와 같이, N2O 플라즈마 처리가 행해진 것에 의해서 그 두께가 균일하므로, 이러한 텅스텐 산화막의 제거 결과, 텅스텐 게이트(20)는 균일한 두께만큼이 리세스된다.Subsequently, as shown in FIG. 4C, a known dry or wet etching process is performed to selectively remove the tungsten oxide film. At this time, since the thickness of the tungsten oxide film is uniform by the N 2 O plasma treatment as described above, the tungsten gate 20 is recessed by the uniform thickness as a result of the removal of the tungsten oxide film.
따라서, 텅스텐 게이트(20)에 대한 리세스 공정에 대한 신뢰성을 확보할 수 있는 바, 텅스텐 게이트의 면저항과 균일도를 확보할 수 있고, 그래서, 소자 특성을 확보할 수 있다.Therefore, since the reliability of the recess process for the tungsten gate 20 can be ensured, the sheet resistance and uniformity of the tungsten gate can be ensured, and thus device characteristics can be secured.
이후, 도 5에 도시된 바와 같이, 리세스된 텅스텐 게이트(20) 상부 및 제1층간절연막(13) 상에 전기적 절연 특성이 우수한 질화막을 증착하고, 그런다음, 상기 질화막을 연마하여 상기 텅스텐 게이트 상부에 SAC 베리어막(25a)을 형성함으로써, 후속에서 SAC 공정의 적용이 가능한 텅스텐 게이트 모스팻 소자를 완성한다.Thereafter, as shown in FIG. 5, a nitride film having excellent electrical insulating properties is deposited on the recessed tungsten gate 20 and the first interlayer insulating film 13, and then the nitride film is polished to polish the tungsten gate. By forming the SAC barrier film 25a on the top, a tungsten gate MOSFET device that can be subsequently applied to the SAC process is completed.
이상에서와 같이, 본 발명은 N2O 플라즈마 산화 공정을 수행하여 텅스텐 게이트의 상부면 일부 두께를 균일하게 산화시키고, 이러한 산화 공정을 통해 얻어진 텅스텐 산화막을 선택적으로 제거함으로써, 균일하게 텅스텐 게이트를 리세스할 수 있으며, 그래서, 상기 텅스텐 게이트의 면저항 증가 및 과도 리세스를 방지할 수 있는 것에 기인하여, 그 특성을 향상시킬 수 있다.As described above, the present invention performs an N 2 O plasma oxidation process to uniformly oxidize a part of the thickness of the upper surface of the tungsten gate, and selectively removes the tungsten oxide film obtained through the oxidation process, thereby uniformly removing the tungsten gate. It is possible to access and, therefore, due to being able to prevent an increase in sheet resistance and excessive recess of the tungsten gate, the characteristics thereof can be improved.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
Claims (3)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000034322A KR100333373B1 (en) | 2000-06-21 | 2000-06-21 | Method for recessing w gate using oxidation process |
| US09/884,052 US6436775B2 (en) | 2000-06-21 | 2001-06-20 | MOSFET device fabrication method capable of allowing application of self-aligned contact process while maintaining metal gate to have uniform thickness |
| JP2001188094A JP4239188B2 (en) | 2000-06-21 | 2001-06-21 | Method for manufacturing MOSFET element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000034322A KR100333373B1 (en) | 2000-06-21 | 2000-06-21 | Method for recessing w gate using oxidation process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020003626A KR20020003626A (en) | 2002-01-15 |
| KR100333373B1 true KR100333373B1 (en) | 2002-04-19 |
Family
ID=19673113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000034322A KR100333373B1 (en) | 2000-06-21 | 2000-06-21 | Method for recessing w gate using oxidation process |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100333373B1 (en) |
-
2000
- 2000-06-21 KR KR1020000034322A patent/KR100333373B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020003626A (en) | 2002-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6534352B1 (en) | Method for fabricating a MOSFET device | |
| KR100413740B1 (en) | A semiconductor device and a method for manufacturing the same | |
| US6559017B1 (en) | Method of using amorphous carbon as spacer material in a disposable spacer process | |
| JP4239188B2 (en) | Method for manufacturing MOSFET element | |
| KR20020029531A (en) | Method for fabricating semiconductor device using damascene metal gate | |
| KR100376876B1 (en) | Method for forming a self aligned contact in a damascene metal gate | |
| KR100353539B1 (en) | Method for manufacturing gate in semiconductor device | |
| KR100349364B1 (en) | Method for manufacturing gate in semiconductor device | |
| US6214681B1 (en) | Process for forming polysilicon/germanium thin films without germanium outgassing | |
| KR100299386B1 (en) | Gate electrode formation method of semiconductor device | |
| KR100596772B1 (en) | Method of manufacturing w gate mosfet device using damascene process | |
| KR100333373B1 (en) | Method for recessing w gate using oxidation process | |
| KR100336574B1 (en) | Method of manufacturing semiconductor device | |
| US7135407B2 (en) | Method of manufacturing a semiconductor device | |
| KR100379510B1 (en) | Method for fabricating semiconductor device | |
| KR100214846B1 (en) | Method of forming silicide layer of semiconductor device | |
| KR100573270B1 (en) | Method for fabricating silicide of gate electrode | |
| KR100247811B1 (en) | Method for manufacturing semiconductor device | |
| KR100934828B1 (en) | MOSFET forming method of semiconductor device | |
| KR100611783B1 (en) | Method for fabrication semiconductor device | |
| KR100298463B1 (en) | Method for manufacturing semiconductor device the same | |
| KR100341588B1 (en) | Method for forming semiconductor device capable of reducing resistance and leakage current of silicide layer | |
| KR20050010227A (en) | Method for manufacturing semiconductor device with poly-metal gate electrode | |
| KR20010064118A (en) | A method for fabricating damascene gate type mos transistor adapting seletive epitaxtial growth technic | |
| KR100447230B1 (en) | Method for forming salicide of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130401 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140319 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160318 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20170317 Year of fee payment: 16 |