KR100331264B1 - 메모리소자의 리던던시 셀 테스트 방법 및 그 회로 - Google Patents

메모리소자의 리던던시 셀 테스트 방법 및 그 회로 Download PDF

Info

Publication number
KR100331264B1
KR100331264B1 KR1019990009867A KR19990009867A KR100331264B1 KR 100331264 B1 KR100331264 B1 KR 100331264B1 KR 1019990009867 A KR1019990009867 A KR 1019990009867A KR 19990009867 A KR19990009867 A KR 19990009867A KR 100331264 B1 KR100331264 B1 KR 100331264B1
Authority
KR
South Korea
Prior art keywords
cell
redundancy
redundancy cell
address
normal
Prior art date
Application number
KR1019990009867A
Other languages
English (en)
Other versions
KR20000061079A (ko
Inventor
김희욱
김양호
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990009867A priority Critical patent/KR100331264B1/ko
Publication of KR20000061079A publication Critical patent/KR20000061079A/ko
Application granted granted Critical
Publication of KR100331264B1 publication Critical patent/KR100331264B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 메모리소자의 리던던시 셀의 테스트 단계에서 리던던시 셀과 그 인접한 노말 셀이 동시에 인에이블 될 수 있도록 특정한 모드를 구현하여 리페어 후 패스 디바이스의 확률을 높일 수 있도록 한 메모리소자의 리던던시 셀 테스트 방법에 관한 것으로서, 메모리소자의 리던던시 셀을 테스트하기 위한 스페셜 테스트 모드에서 리던던시 셀에 인접한 노말 셀과의 브리지성 결함을 검출하기 위해 리던던시 셀과 동시에 리던던시 셀에 인접한 노말 셀도 억세스할 수 있는 스페셜 패턴을 형성하여 스페셜 테스트 모드 설정과 동시에 이 스페셜 패턴을 인에이블 시킴으로써 리던던시 셀의 테스트를 향상시킬 수 있으며 리페어시 리페어 효율을 향상시킬 수 있다는 이점이 있다.

Description

메모리소자의 리던던시 셀 테스트 방법 및 그 회로 {Redundancy cell test circuit of memory device and method of thereof}
본 발명은 메모리소자의 리던던시 셀 테스트 방법 및 그 회로에 관한 것으로서, 보다 상세하게는 메모리소자의 리던던시 셀의 테스트 단계에서 리던던시 셀과그 인접한 노말 셀이 동시에 인에이블 될 수 있도록 특정한 모드를 구현하여 리페어 후 패스 디바이스의 확률을 높일 수 있도록 한 메모리소자의 리던던시 셀 테스트 방법 및 그 회로에 관한 것이다.
메모리소자에서 수많은 미세 셀중 한 개라도 결함이 있으면 DRAM으로서 제구실을 하지 못하므로 불량품으로 처리된다. 하지만 DRAM의 집적도가 증가함에 따라 확률적으로 소량의 셀에만 결함이 발생할 확률이 높은데도 이를 불량품으로 폐기한다는 것을 수율을 낮추는 비효율적인 처리방식이다. 따라서 이 경우 미리 DRAM내에 설치해둔 리던던시 메모리셀을 이용하여 불량셀을 대체시킴으로써 수율을 높이는 방식을 채용한다. 리던던시회로를 설치함에 따라 칩의 면적이 증가하며 결함구제에 필요한 테스트의 증가등이 문제로 되지만 DRAM에서는 칩의 면적증가가 그다지 많지 않아 64K∼256K DRAM에서부터 본격적으로 채용되고 있다.
메모리셀의 리던던시회로는 서브어레이블록별로 설치하는데 스페어 ROW와 COLUMN을 미리 설치해두어 결함이 발생하여 불량으로 된 메모리셀을 ROW/COLUMN단위로 리던던시 메모리셀로 치환하는 방식이 주로 사용된다. 웨이퍼 프로세서가 종료되면 테스트를 통해서 불량 메모리셀을 골라내어 그에 해당하는 어드레스를 리던던시 셀의 어드레스 신호로 바꾸어 주는 프로그래밍을 내부회로에 행하며 이에 따라 실제 사용할 때에 불량라인에 해당하는 어드레스가 입력되면 이 대신 예비 라인으로 선택이 바뀌게 된다. 이 프로그래밍 방식에는 과전류로 퓨즈를 녹여 끊어버리는 전기 퓨즈방식, 레이저빔으로 퓨즈를 태워 끊어 버리는 방식, 레이저빔으로 접합부를 단락시키는 방식, EPROM 메모리셀로 프로그래밍하는 방식 등이 있다. 이 방법들 중에 레이저로 절단하는 방법이 단순하면서도 확실하고 레이아웃도 용이하여 널리 이용되고 있으며, 퓨즈 재료로는 폴리실리콘 배선 또는 메탈배선이 사용된다.
도 1은 일반적인 메모리소자의 셀 구성도이다.
여기에서 보는 바와 같이 정상 셀(NCELL)의 가장자리로 리던던시 셀(RCELL)이 구성되어 있고, 정상 셀(NCELL)과 리던던시 셀(RCELL)에 '0'과 '1'의 데이터가 서로 인접하게 기록되어 있다.
즉, ●에는 '1'의 데이터가 기록되어 있고, ○에는 '0'의 데이터가 기록되어 있다. 그리고,는 두개의 커패시터를 가지고 있는 기본 셀 패턴이고,는 셀간 서로 반대 데이터를 기록했을 때 서로의 전위차에 의한 영향을 나타내고 있다.
이렇게 인접하는 셀들간에 서로 다른 데이터가 기록되도록 하여 주변의 반대 전위에 의해 셀들간에 서로 간섭되도록 하여 브리지성 누설전류를 찾아 셀의 결함여부를 테스트하게 된다.
도 2는 종래 기술에 의한 메모리소자의 리던던시 셀 테스트 방법을 나타낸 블록구성도이다.
여기에 도시된 바와 같이 먼저, 리던던시 셀을 테스트하기 위한 스페셜 모드를 설정한다(S10). 이 스페셜 모드는 리던던시 셀만 억세스시키는 모드이다. 그런다음 리던던시 셀을 인에이블 시킨 후 리던던시 셀을 테스트 한다(S20)(S30)(S40). 이때는 노말 셀을 디스에이블 된 상태로 리던던시 셀에 데이터를 기록한 후 읽어서 도 1에 도시된 바와 같이 서로 인접한 셀들간의 서로 간섭에 의한 브리지성 누설전류를 찾아 셀의 결함여부를 분석하게 된다(S50). 이와 같이 리던던시 셀을 테스트한 후 노말 셀을 인에이블 시킨 후 노말 셀을 테스트한다. 그리고, 테스트 결과를 분석하는 순서로 메모리소자의 리던던시 셀을 테스트하게 된다.
도 3은 종래 기술에 의한 메모리소자의 리던던시 셀 테스트 회로에서 로우 어드레스 디코더를 나타낸 블록구성도이다.
여기에 도시된 바와 같이 어드레스 신호(A0∼A7)를 입력받아 일시적으로 저장하는 어드레스 버퍼(10)와, 어드레스 버퍼(10)에서 출력되는 어드레스 신호(A0∼A7)를 디코딩하여 출력하며 스페셜 테스트 모드 신호(xred_b)를 입력받아 스페셜 테스트 모드일 때 출력신호를 발생시키지 않도록 하는 프리디코딩부(20)와, 프리디코딩부(20)의 출력값으로 노말 셀을 가리키도록 어드레스를 디코딩하는 노말 셀 어드레스 디코딩부(50)와, 프리디코딩부(20)의 출력값과 스페셜 테스트 모드 신호(xred_b)에 따라 리던던시 셀과 노말 셀의 억세스를 제어할 수 있는 작동신호를 출력하는 퓨즈박스부(30)와, 퓨즈박스부(30)의 출력값(nrd)과 프리디코딩부(20)의 출력값에 의해 리던던시 셀을 가리키도록 리던던시 워드라인(red_wl)을 인에이블 시키는 리던던시 셀 인에이블 신호발생부(60)와, 퓨즈박스부(30)의 출력값(nrd)과 프리디코딩부(20)에서 출력되는 제어신호에 의해 노말셀 어드레스 디코딩부(50)를 인에이블 시키거나 디스에이블 시키는 노말셀 인에이블 신호발생부(40)로 이루어진다.
도 4는 도 3의 로우 어드레스 디코더의 프리디코딩부를 상세하게 나타낸 회로구성도이다.
여기에 도시된 바와 같이 (가)는 스페셜 테스트 모드 신호와 관계없이 제어신호를 발생키는 제 1프리디코더이고, (나)는 스페셜 테스트 모드 신호에 의해 제어되는 제 2프리디코더이다.
이와 같이 제 1프리디코더(22)는 어드레스신호의 ax0, ax0b, ax1, ax1b에 의해 노말셀 인에이블 신호발생부(40)로 출력하여 노말셀을 가리키도록 노말셀 디코딩부(50)를 인에이블 시키도록 하고 있다.
또한, 제 2프리디코더(24)는 스페셜 테스트 모드 신호(xred_b)가 입력될 경우 출력이 발생되지 않도록 하고 있다. 즉, 리던던시 셀을 테스트하기 위한 모드이기 때문에 노말셀을 선택할 필요가 없으며 후단의 퓨즈박스부(30)에서 리던던시 셀을 선택하도록 하고 있기 때문이다.
도 5는 도 3의 로우 어드레스 디코더의 퓨즈박스부를 상세하게 나타낸 회로구성도이다.
여기에서 보는 바와 같이 작동신호(xdp)에 의해 전원전압(VCC)으로 프리차지시키는 작동스위치부(32)와, 퓨즈부(34)를 매개로 작동스위치부(32)와 접지사이에 연결되어 결함회로의 어드레스신호(ax01,ax23,ax45,ax67)에 턴온되어 퓨즈부(34)의 절단상태를 감지하기 위한 어드레스입력부(36)와, 작동스위치부(32)와 퓨즈부(34)의 일측단의 전압값을 안정시키며 리던던시 셀을 테스트하기 위한 스페셜 테스트 모드 신호(xred)와 조합하여 출력신호(nrd)를 발생시키는 출력부(38)로 이루어진다.
따라서, 작동신호(xdp)에 의해 프리차지된 상태에서 어드레스신호(ax01, ax23, ax45, ax67)가 입력될때 퓨즈부(34)의 절단상태에 따라 이를 출력부(38)로출력하게 된다.
그런데, 출력부(38)에는 리던던시 셀을 테스트하기 위한 스페셜 테스트 모드 신호(xred)와 조합되어 출력되기 때문에 스페셜 테스트 모드일 경우에는 퓨즈부(38)의 절단상태와 관계없이 노말 셀을 디스에이블 시키기 위해 고전위값이 출력된다.
이와 같이 출력부(38)의 출력값이 고전위로 출력됨으로써 도 3의 노말 셀 인에이블 신호발생부(40)를 디스에이블 시켜 노말 셀을 억세스할 수 없도록 하면서 리던던시 셀 인에이블 신호발생부(60)를 인에이블시켜 리던던시 셀을 억세스할 수 있도록 한다.
도 6은 도 3의 로우 어드레스 디코더의 노말셀 인에이블 신호발생부를 상세하게 나타낸 회로구성도이다.
여기에서 보는 바와 같이 블록선택신호(blk_sel)와 퓨즈박스부(30)의 출력신호(nrd)와 제 1프리디코더(22)의 출력신호(ax01)에 의해 노말셀 어드레스 디코딩부(50)를 인에이블 시키거나 디드에이블 시키게 된다.
그런데, 퓨즈박스부(30)에서 출력값(nrd)가 스페셜 테스트 모드일 경우에는 고전위로 출력되기 때문에 노말셀 인에이블 신호발생부(40)의 출력값(px)은 저전위가 되어 동작을 하지 않음으로써 노말셀을 억세스할 수 없도록 한다.
위와 같은 테스트 회로를 통해 리던던시 셀을 테스트하기 위해 스페셜 테스트 모드를 설정한 후 리던던시 셀을 억세스하여 리던던시 셀과 인접된 다른 셀들간의 간섭현상인 브리지성 누설전류를 찾아 결함여부를 판단하게 된다.
그런데, 위와 같이 스페셜 모드에서 테스트할 경우 리던던시 셀만 인에이블되고 노말 셀은 디스에이블 되기 때문에 리던던시 셀과 노말 셀이 브리지성 결함을 가지고 있을 경우에는 리던던시 셀만 억세스하는 스페셜 테스트 모드에서는 노말 셀에 따른 결함을 찾지 못한다는 문제점이 있다.
따라서, 이러한 문제점으로 인해 정상 셀(NCELL)에 불량이 발생하여 리던던시 셀(RCELL)로 대체를 했다고 하더라도 리던던시 셀(RCELL)에 결함이 있을 경우에는 또다시 메모리 셀에 불량이 발생한다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 메모리소자의 리던던시 셀을 테스트할 때 스페셜 테스트 모드에서 리던던시 셀과 인접한 노말 셀도 억세스할 수 있도록 하여 셀간의 브리지성 결함을 찾아 리페어율을 향상시킬 수 있도록 한 메모리소자의 리던던시 셀 테스트 방법 및 테스트 회로를 제공함에 있다.
도 1은 일반적인 메모리소자의 셀 구성도이다.
도 2는 종래 기술에 의한 메모리소자의 리던던시 셀 테스트 방법을 나타낸 블록구성도이다.
도 3은 종래 기술에 의한 메모리소자의 리던던시 셀 테스트 회로에서 로우 어드레스 디코더를 나타낸 블록구성도이다.
도 4는 도 3의 로우 어드레스 디코더의 프리디코딩부를 상세하게 나타낸 회로구성도이다.
도 5는 도 3의 로우 어드레스 디코더의 퓨즈박스부를 상세하게 나타낸 회로구성도이다.
도 6은 도 3의 로우 어드레스 디코더의 노말셀 인에이블 신호발생부를 상세하게 나타낸 회로구성도이다.
도 7은 본 발명에 의한 메모리소자의 리던던시 셀 테스트 방법을 나타낸 블록구성도이다.
도 8에 본 발명에 의한 메모리소자의 리던던시 셀 테스트 회로의 로우 어드레스 디코더를 블록구성도로 나타내었다.
도 9는 본 발명에 의한 메모리소자의 리던던시 셀 테스트 회로의 프리디코딩부의 제 4프리디코더를 상세하게 나타낸 회로구성도이다.
도 10은 도 8의 리던던시 셀 디코딩부를 나타낸 회로구성도이다.
도 11은 도 8의 퓨즈박스부를 나타낸 회로구성도이다.
도 12는 도 8의 노말 셀 인에이블 신호발생부를 나타낸 회로구성도이다.
- 도면의 주요부분에 대한 부호의 설명 -
10 : 어드레스 버퍼 20,25 : 프리디코딩부
30,35 : 퓨즈박스부 40,45 : 노말 셀 인에이블 신호발생부
50 : 노말 셀 어드레스 디코딩부 60 : 리던던시 셀 어드레스 디코딩부
70 : 리던던시 셀 디코딩부
상기와 같은 목적을 실현하기 위한 본 발명은 메모리소자의 리던던시 셀을 테스트하기 위한 스페셜 테스트 모드를 설정하고 스페셜 패턴을 인에이블 시키는 단계와, 스페셜 패턴에 의해 리던던시 셀과 리던던시 셀에 인접한 노말 셀을 인에이블 시키는 단계와, 리던던시 셀과 리던던시 셀에 인접한 노말 셀 간에 서로 반대되는 데이터를 기록하는 단계와, 리던던세 셀에 기록된 데이터를 읽는 단계와, 읽은 데이터에 의해 테스트 결과를 분석하는 단계로 이루어진 것을 특징으로 한다.
이때 스페셜 패턴은 리던던시 셀과 리던던시 셀에 인접한 노말 셀을 억세스할 수 있도록 하는 패턴인 것을 특징으로 한다.
또한, 본 발명은 위와 같은 테스트 방법을 수행하기 위한 테스트 회로로서 어드레스 신호를 입력받아 일시적으로 저장하는 어드레스 버퍼와, 어드레스 버퍼에서 출력되는 어드레스 신호를 디코딩하여 출력하며 스페셜 테스트 모드 신호를 입력받아 스페셜 테스트 모드일 때 리던던시 셀과 인접한 노말 셀의 어드레스를 디코딩하여 출력하는 프리디코딩부와, 프리디코딩부의 출력값으로 노말 셀을 가리키도록 어드레스를 디코딩하는 노말 셀 어드레스 디코딩부와, 프리디코딩부에서 출력되는 제어신호와 노말 셀과 인접한 리던던시 셀 어드레스를 조합하여 스페셜 테스트 모드에서 노말셀을 인에이블 시킬 수 있도록 하는 리던던시 셀 디코딩부와, 리던던시 셀 디코딩부 및 프리디코딩부의 출력값과 스페셜 테스트 모드 신호에 따라 리던던시 셀과 노말 셀의 억세스를 제어할 수 있는 작동신호를 출력하는 퓨즈박스부와, 퓨즈박스부의 출력값과 프리디코딩부의 출력값에 의해 리던던시 셀을 가리키도록 리던던시 워드라인을 인에이블 시키는 리던던시 셀 인에이블 신호발생부와, 퓨즈박스부의 출력값및 프리디코딩부에서 출력되는 제어신호와 노말 셀과 인접한 리던던시 셀 어드레스및 스페셜 테스트 모드에 의해 노말 셀 어드레스 디코딩부를 인에이블 시키거나 디스에이블 시키는 노말셀 인에이블 신호발생부로 이루어진 것을 특징으로 한다.
위와 같이 이루어진 본 발명의 작동을 설명하면 다음과 같다.
스페셜 테스트 모드를 설정하여 리던던시 셀을 테스트할 때 스페셜 패턴을 인에이블 시키게 되면 스페셜 테스트 모드 신호와 노말 셀과 인접한 리던던시 셀 어드레스에 의해 리던던시 셀 디코딩부에서 리던던시 셀에 인접한 노말 셀을 인에이블시킬 수 있는 작동신호를 발생시킴과 아울러 프리디코딩부에서 리던던시 셀과 인접한 노말 셀 어드레스를 디코딩하여 퓨즈박스부에서 리던던시 셀과 리던던시 셀에 인접한 노말 셀들을 억세스할 수 있도록 함으로써 스페셜 패턴에 의한 데이터를 리던던시 셀과 리던던시 셀에 인접한 노말 셀에 서로 반대되는 값을 기록하여 테스트하여 노말 셀의 브리지성 결함에 의한 리던던시 셀의 결함을 용이하게 검출할 수 있게 된다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도 7은 본 발명에 의한 메모리소자의 리던던시 셀 테스트 방법을 나타낸 블록구성도이다.
여기에서 보는 바와 같이 메모리소자의 리던던시 셀을 테스트하기 위한 스페셜 테스트 모드를 설정하고 스페셜 패턴을 인에이블 시키는 단계(S110)(S120)와, 스페셜 패턴(S140)에 의해 리던던시 셀과 리던던시 셀에 인접한 노말 셀을 인에이블 시키는 단계(S130)(S170)와, 리던던시 셀과 리던던시 셀에 인접한 노말 셀 간에서로 반대되는 데이터를 기록하는 단계(S150)(S160)와, 리던던세 셀에 기록된 데이터를 읽는 단계(S180)와, 읽은 데이터에 의해 테스트 결과를 분석하는 단계(S190)로 이루어진다.
따라서, 먼저 메모리소자의 리던던시 셀을 테스트하기 위한 스페셜 테스트 모드를 설정하고 스페셜 패턴을 인에이블 시킨다. 그러면, 스페셜 패턴이 인에이블 됨에 따라 리던던시 셀과 리던던시 셀과 인접한 노말 셀을 억세스 할 수 있도록 테스트 패턴이 형성된다. 따라서, 리던던시 셀을 테스트하기 위해 리던던시 셀을 인에이블 시키고 리던던시 셀에 데이터를 기록한다. 그리고, 스페셜 패턴에 의해 리던던시 셀에 인접한 노말 셀도 인에이블 시켜 노말 셀에도 데이터를 기록한다. 이때 노말 셀에 기록되는 데이터는 도 1에서 보는 바와 같이 인접한 리던던시 셀과 서로 반대되는 데이터를 기록하게 된다.
그런다음, 리던던시 셀에 기록된 데이터를 읽어들이게 된다. 그리고, 테스트 결과를 분석하여 리던던시 셀의 결함을 찾아내게 된다.
이와 같은 테스트 방법을 할 수 있도록 하는 구체적인 수단으로서 도 8에 본 발명에 의한 메모리소자의 리던던시 셀 테스트 회로의 로우 어드레스 디코더를 블록구성도로 나타내었다.
여기에 도시된 바와 같이 어드레스 신호(A0∼A7)를 입력받아 일시적으로 저장하는 어드레스 버퍼(10)와, 어드레스 버퍼(10)에서 출력되는 어드레스 신호를 디코딩하여 출력하며 스페셜 테스트 모드 신호(xred_b)를 입력받아 스페셜 테스트 모드일 때 리던던시 셀과 인접한 노말 셀의 어드레스를 디코딩하여 출력하는 프리디코딩부(25)와, 프리디코딩부(25)의 출력값으로 노말 셀을 가리키도록 어드레스를 디코딩하는 노말셀 어드레스 디코딩부(50)와, 프리디코딩부(25)에서 출력되는 제어신호와 노말 셀과 인접한 리던던시 셀 어드레스를 조합하여 스페셜 테스트 모드에서 노말셀을 인에이블 시킬 수 있도록 하는 리던던시 셀 디코딩부(70)와, 리던던시 셀 디코딩부(70) 및 프리디코딩부(25)의 출력값과 스페셜 테스트 모드 신호(xred)에 따라 리던던시 셀과 노말 셀의 억세스를 제어할 수 있는 작동신호를 출력하는 퓨즈박스부(35)와, 퓨즈박스부(35)의 출력값과 프리디코딩부(25)의 출력값에 의해 리던던시 셀을 가리키도록 리던던시 워드라인(red_wl)을 인에이블 시키는 리던던시 셀 인에이블 신호발생부(60)와, 퓨즈박스부(35)의 출력값및 프리디코딩부(25)에서 출력되는 제어신호와 노말 셀과 인접한 리던던시 셀 어드레스및 스페셜 테스트 모드에 의해 노말셀 어드레스 디코딩부(50)를 인에이블 시키거나 디스에이블 시키는 노말셀 인에이블 신호발생부(45)로 이루어진 것을 특징으로 한다.
도 9는 본 발명에 의한 메모리소자의 리던던시 셀 테스트 회로의 프리디코딩부의 제 4프리디코더를 상세하게 나타낸 회로구성도이다.
도 8의 프리디코딩부에서 제 3프리디코더는 제 1프리디코더와 동일한 구성이므로 여기에서는 설명을 생략하기로 하고 본 발명에 의해 변경된 제 4프리디코더에 관해서만 언급하기로 한다.
여기에서 보는 바와 같이 도 4에서는 스페셜 테스트 모드 신호(xred)가 입력될 때에는 출력신호가 발생되지 않도록 하는 반면에 본 발명에서는 스페셜 테스트 모드 신호(xred)가 입력될 때에도 리던던시 셀에 인접한 노말 셀을 억세스할 수 있도록 하기 위하여 리던던시 셀이 노말 셀의 가장 위부분과 아랫부분에 있다고 가정했을 때 axn(n+1)<0>과 axn(n+1)<3>에서 입력된 어드레스를 디코딩하여 출력함으로써 노말 셀을 억세스할 수 있도록 하고 있다.
그러나, 스페셜 테스트 모드 신호(xred)가 입력되지 않을 경우에는 모든 비트에서 어드레스를 디코딩하여 출력되도록 하여 일반적인 프리디코딩부(25)와 동일하게 작동하도록 한다.
도 10은 도 8의 리던던시 셀 디코딩부를 나타낸 회로구성도이다.
여기에서 도시된 바와 같이 프리디코딩부의 제 1프리디코더에서 출력되는 제어신호(ax01)와 리던던시 셀 어드레스(ax3)를 조합하여 퓨즈박스부을 출력을 제어할 수 있도록 하고 있다. 다시말해서, 가장 윗부분과 아랫부분의 리던던시 셀의 어드레스가 8,9,10,11이라고 할때 리던던시 셀 어드레스(ax3)을 사용하게 된다. 따라서, 이 리던던시 셀에 인접한 노말 셀을 억세스할 때 스페셜 테스트 모드에서도 리던던시 셀을 디스에이블 시키고 인접한 노말 셀을 인에이블 시킬 수 있도록 퓨즈박스부(30)에 제어신호를 보내 리던던시 셀을 디코딩하게 한다.
도 11은 도 8의 퓨즈박스부를 나타낸 회로구성도이다.
여기에 도시된 퓨즈박스부(35)는 출력부(38)를 제외한 나머지는 종래 기술에서 언급한 바와 같이 동일하다. 즉, 출력부(38)의 출력신호(nrd)를 제어하여 노말 셀 인에이블 신호발생부(50)와 리던던시 셀 인에이블 신호발생부(60)를 제어하여 디스에이블 시키거나 인에이블 시키도록 한다. 위와 같이 노말 셀과 리던던시 셀의 작동을 제어하기 위해서 리던던시 셀 디코딩부(70)의 출력값과 스페셜 테스트 모드신호(xred)를 조합하여 스페셜 테스트 모드에서도 노말 셀에 인접한 리던던시 셀을 테스트할 경우 스페셜 패턴에 의해 노말 셀을 인에이블 시켜 노말 셀에 데이터를 기록할 수 있도록 하기 위해 디스에이블 되어 있는 노말 셀 인에이블 신호발생부(45)를 인에이블 시키고 인에이블 되어 있는 리던던시 셀 인에이블 신호발생부(60)를 디스에이블 시키도록 작동을 제어하게 된다.
도 12는 도 8의 노말 셀 인에이블 신호발생부를 나타낸 회로구성도이다.
여기에 도시된 바와 같이 스페셜 테스트 모드 신호와 노말 셀과 인접된 리던던시 셀을 억세스할 경우 노말 셀 인에이블 신호발생부(45)의 출력이 발생될 수 있도록 하고 있다. 따라서, 본 실시예에서는 노말 셀에 인접된 리던던시 셀 어드레스를 ax3으로 했을 경우를 예시하고 있다.
위와 같이 이루어진 본 발명의 작동은 리던던시 셀을 테스트하기 위한 스페셜 테스트 모드 신호(xred)와 노말 셀에 인접된 리던던시 셀 어드레스 신호에 의해 노말 셀에 인접된 리던던시 셀을 테스트할 경우 스페셜 패턴에 의해 리던던시 셀에 인접한 노말 셀에 서로 반대되는 데이터를 기록하도록 일시적으로 리던던시 셀을 디스에이블 시키고 노말 셀을 인에이블 시켜 데이터를 기록한 후 다시 리던던시 셀을 인에이블 시켜 테스트할 수 있도록 작동된다.
상기한 바와 같이 본 발명은 메모리소자의 리던던시 셀을 테스트하기 위한 스페셜 테스트 모드에서 리던던시 셀에 인접한 노말 셀과의 브리지성 결함을 검출하기 위해 리던던시 셀과 동시에 리던던시 셀에 인접한 노말 셀도 억세스할 수 있는 스페셜 패턴을 형성하여 스페셜 테스트 모드 설정과 동시에 이 스페셜 패턴을 인에이블 시킴으로써 리던던시 셀의 테스트를 향상시킬 수 있으며 리페어시 리페어 효율을 향상시킬 수 있다는 이점이 있다.

Claims (3)

  1. 메모리소자의 리던던시 셀을 테스트하기 위한 스페셜 테스트 모드를 설정하는 단계와,
    상기 리던던시 셀과 리던던시 셀에 인접한 노말 셀을 억세스할 수 있도록 하는 스페셜 패턴을 인에이블 시키는 단계와,
    상기 인에이블된 스페셜 패턴에 의해 상기 리던던시 셀과 상기 리던던시 셀에 인접한 노말 셀을 인에이블 시키는 단계와,
    상기 인에이블된 리던던시 셀과 상기 리던던시 셀에 인접한 노말 셀 간에 서로 반대되는 데이터를 기록하는 단계와,
    상기 리던던세 셀에 기록된 데이터를 읽는 단계와,
    상기 데이터를 읽는 단계에서 읽힌 데이터에 의해 테스트 결과를 분석하는 단계
    를 포함하는 것을 특징으로 하는 메모리소자의 리던던시 셀 테스트 방법.
  2. 삭제
  3. 어드레스 신호를 입력받아 일시적으로 저장하는 어드레스 버퍼와,
    상기 어드레스 버퍼에서 출력되는 어드레스 신호를 디코딩하여 출력하며 스페셜 테스트 모드 신호를 입력받아 스페셜 테스트 모드일 때 리던던시 셀과 인접한 노말 셀의 어드레스를 디코딩하여 출력하는 프리디코딩부와,
    상기 프리디코딩부의 출력값으로 노말 셀을 가리키도록 어드레스를 디코딩하는 디코딩부와,
    상기 프리디코딩부에서 출력되는 제어신호와 노말 셀과 인접한 리던던시 셀 어드레스를 조합하여 스페셜 테스트 모드에서 노말셀을 인에이블 시킬 수 있도록 하는 리던던시 셀 디코딩부와,
    상기 리던던시 셀 디코딩부 및 상기 프리디코딩부의 출력값과 스페셜 테스트 모드 신호에 따라 리던던시 셀과 노말 셀의 억세스를 제어할 수 있는 작동신호를 출력하는 퓨즈박스부와,
    상기 퓨즈박스부의 출력값과 상기 프리디코딩부의 출력값에 의해 리던던시 셀을 가리키도록 리던던시 워드라인을 인에이블 시키는 리던던시 셀 인에이블 신호발생부와,
    상기 퓨즈박스부의 출력값및 상기 프리디코딩부에서 출력되는 제어신호와 노말 셀과 인접한 리던던시 셀 어드레스및 스페셜 테스트 모드에 의해 상기 디코딩부를 인에이블 시키거나 디스에이블 시키는 노말셀 인에이블 신호발생부
    로 이루어진 것을 특징으로 하는 메모리소자의 리던던시 셀 테스트 회로.
KR1019990009867A 1999-03-23 1999-03-23 메모리소자의 리던던시 셀 테스트 방법 및 그 회로 KR100331264B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990009867A KR100331264B1 (ko) 1999-03-23 1999-03-23 메모리소자의 리던던시 셀 테스트 방법 및 그 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990009867A KR100331264B1 (ko) 1999-03-23 1999-03-23 메모리소자의 리던던시 셀 테스트 방법 및 그 회로

Publications (2)

Publication Number Publication Date
KR20000061079A KR20000061079A (ko) 2000-10-16
KR100331264B1 true KR100331264B1 (ko) 2002-04-06

Family

ID=19577424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990009867A KR100331264B1 (ko) 1999-03-23 1999-03-23 메모리소자의 리던던시 셀 테스트 방법 및 그 회로

Country Status (1)

Country Link
KR (1) KR100331264B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924579B1 (ko) * 2007-06-21 2009-11-02 삼성전자주식회사 리던던시 메모리 셀 억세스 회로, 이를 포함하는 반도체메모리 장치, 및 반도체 메모리 장치의 테스트 방법
KR102237563B1 (ko) 2014-11-21 2021-04-07 삼성전자주식회사 테스트 시간을 감축하는 메모리 장치 및 이를 포함하는 컴퓨팅 시스템

Also Published As

Publication number Publication date
KR20000061079A (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
US6281739B1 (en) Fuse circuit and redundant decoder
KR100227058B1 (ko) 반도체 기억장치 및 그 결함 검사방법
KR100505702B1 (ko) 웨이퍼 테스트와 포스트 패키지 테스트에서 선택적으로프로그램 가능한 반도체 메모리 장치의 리페어 장치 및 그리페어 방법
US4389715A (en) Redundancy scheme for a dynamic RAM
JP3645296B2 (ja) 半導体メモリ装置のバーンイン制御回路とそれを利用したバーンインテスト方法
KR960013025B1 (ko) 용장회로의 사용을 외부에서 용이하게 검출할 수 있는 반도체장치 및 반도체 메모리장치
KR0145222B1 (ko) 반도체 메모리장치의 메모리 셀 테스트 제어회로 및 방법
KR100306103B1 (ko) 반도체장치및그제어방법
US20060197178A1 (en) Electrical fuses with redundancy
KR100354276B1 (ko) 반도체 기억 장치
KR100519512B1 (ko) 앤티퓨즈를 이용한 저전력 칼럼 리페어 회로
KR960012032A (ko) 반도체 기억장치
KR960002015B1 (ko) 병렬 검사 기능을 갖는 용장 메모리 셀을 구비한 반도체 메모리 장치
US20020141254A1 (en) Memory device having programmable column segmentation to increase flexibility in bit repair
US7529143B2 (en) Semiconductor memory device, memory module having the same, the test method of memory module
KR100331264B1 (ko) 메모리소자의 리던던시 셀 테스트 방법 및 그 회로
US11335427B1 (en) Memory test circuit
JP2000331495A (ja) 半導体記憶装置、その製造方法、及びその試験装置。
KR100331281B1 (ko) 메모리장치의 리던던시 셀 리페어 회로
US6275443B1 (en) Latched row or column select enable driver
JP3512953B2 (ja) 半導体メモリ及びそのテスト方法
KR100546176B1 (ko) 리던던시 회로
KR20030058256A (ko) 플래시 메모리 소자 및 그의 리페어 방법
KR100218248B1 (ko) 레이싱 금지부를 구비한 리던던시 로우 디코더 회로
JP2000076888A (ja) 半導体メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee