KR100329206B1 - 계면층을 이용한 박막 성장법 - Google Patents

계면층을 이용한 박막 성장법 Download PDF

Info

Publication number
KR100329206B1
KR100329206B1 KR1019990027808A KR19990027808A KR100329206B1 KR 100329206 B1 KR100329206 B1 KR 100329206B1 KR 1019990027808 A KR1019990027808 A KR 1019990027808A KR 19990027808 A KR19990027808 A KR 19990027808A KR 100329206 B1 KR100329206 B1 KR 100329206B1
Authority
KR
South Korea
Prior art keywords
thin film
silicon
substrate
oxide
yttrium
Prior art date
Application number
KR1019990027808A
Other languages
English (en)
Other versions
KR20010009445A (ko
Inventor
황정남
조만호
고대홍
Original Assignee
방우영
학교법인연세대학교
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 방우영, 학교법인연세대학교 filed Critical 방우영
Priority to KR1019990027808A priority Critical patent/KR100329206B1/ko
Publication of KR20010009445A publication Critical patent/KR20010009445A/ko
Application granted granted Critical
Publication of KR100329206B1 publication Critical patent/KR100329206B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 기판과 성장시키고자하는 박막 사이의 계면층을 개입하여 이용하여 산화 박막 혹은 금속 박막을 결정성장 시키는 방법에 관련된 것이다. 본 발명에서는 실리콘 기판 위에 3~8 층 정도의 산화 실리콘으로 이루어진 계면층을 이용하여 박막을 형성함으로써, 실리콘 기판의 결정성을 그대로 따르면서, 실리사이드의 생성을 억제하여 양질의 박막을 성장하는 방법을 제공하고 있다.

Description

계면층을 이용한 박막 성장법{Method for Growth of Thin Film Using an Interfacing Layer}
본 발명은 화학 반응을 이용한 결정성장법으로 박막을 형성하는 방법에 관련된 것이다. 특히, 본 발명은 기판과 성장시키고자하는 박막 사이의 계면층을 개입하여 이용하여 산화 박막 혹은 금속 박막을 결정성장 시키는 방법에 관련된 것이다.
현대 전자 산업분야를 주도하는 반도체 분야에 있어서, 극히 미세한 전자 소자를 제조하기 위하여 박막을 형성하는 기법에 대한 연구와 개발이 끊임없이 이루어지고 있다. 지금까지 알려진 박막(Thin Film)을 형성하기 위해 사용되는 결정성장 방법은 박막을 형성하고자 하는 물질의 원자를 제공하는 방법이나, 박막용 원자가 기판 위에서 반응 및 거동하는 방식에 따라 분류된 여러가지 방법이 있다. 대표적으로, 스퍼터링(Sputtering)법, 열 증착(Thermal evaporation)법, 분자선 결정성장 (Molecular Beam Epitaxy : MBE)법, 화학증기기상(Chemical Vapor Deposition : CVD)법 등이 있다.
스퍼터링법은 화학적 조성을 맞추기가 쉽고, 박막을 형성하는 원자(adatom)를 만드는 공정이 단순하므로 가장 널리 사용되고 있다. 그러나, 비교적 높은 기압상태(약 10-4~ 10-2Torr)에서 공정이 이루어지며, 증착되는 adatom 일부가 매우 큰 운동에너지(수백 eV)를 갖고 기판에 입사되므로 양질의 박막을 얻기가 어렵다. 또한, 공정중에서 플라즈마에 의하여 기판이 손상을 입는 경우가 발생하기도 한다.
열 증착법은 가장 간단한 공정이라는 이유로 주로 실험실에서 많이 사용되고 있는 방법이다. 열 에너지만을 이용하여 박막용 물질(소스)을 증착시키기 때문에, 높은 기압을 기상 기압을 갖는 (금속)물질에만 이 방법이 적용될 수 있다. 따라서, 범용적으로 모든 물질에 사용하기에는 제한이 있다.
CVD 방법은 기판 위에서 박막 형성을 위한 물질의 화학적 반응에 의해 산화물이나 금속을 증착 시키는 방법으로 반도체 소자와 같은 초미세 전자 제품을 만드는데 많이 사용되고 있다. 이러한 반응에 의한 방법은 주변의 환경에 아주 민감하기 때문에 공정이 까다롭고 공정 조건이 제한되어 결정성이 우수한 박막을 형성하기에는 적합하지 않다.
MBE 법은 과학적인 관점에서 박막 성장 과정을 관찰할 수 있는 가장 유용한 방법이다. 그러나, adtom의 증착율이 매우 낮고, 초고진공 상태에서 공정이 이루어져야 하므로, 실험실에서 주로 사용할 뿐 상용화된 공정에 사용하기에는 아직은 경제성이 떨어진다.
기판 위에 박막을 성장시키는데 있어서, 핵심이 되는 기술적 사항으로는 결정성장 챔버의 진공도, 기판의 온도, 그리고 기판의 표면상태 등이 중요한 요소로작용한다. 특히, 결정 성장법을 이용한 박막 형성에 있어서는, 초고진공 상태를 유지하여야 하며, 기판의 표면 상태를 아주 깨끗하게 유지하여야만 한다. 그러기 위해서는 초고진공 상태에서 기판 표면에 미세하게 존재하는 불순물을 모두 제거하는 아주 복잡한 공정을 수행하여야 한다. 우선, 초고진공 상태를 유지하기 위해서는 고성능의 복잡한 진공 펌핑 시스템이 필요하다. 그리고, 기판 표면의 불순물을 제거하기 위해서는 기판 표면을 1000℃이상 가열할 수 있는 가열 시스템과 기판 표면을 스퍼터링 할 수 있는 이온 발생기(Ion Gun)와 같은 장비가 필요하다.
이와 같은 장비를 구비한 현재 사용되는 공정에서 박막을 성장할 경우 박막의 품질을 향상 시키는데는 한계가 있다. 박막의 결정성을 향상하기 위해서는 기판의 온도를 더욱 증가시키는 방법이 있는데, 고온 상태에서 박막을 성장하게 될 경우 메모리와 같은 소자에서는 제품 품질 자체에 장애 요소로 작용하여 또 다른 문제를 야기할 수 있다. 이러한 문제를 해결하기 위해 플라즈마, 라디칼 빔(radical beam), 혹은 이온 빔(ion beam)등을 반응 가스로서 사용하여 결정성장 온도를 낮추기도 한다.
일례로 본 발명과 관련있는 산화 이트륨 박막을 실리콘 기판에 성장시키는 종래의 방법에 대하여 도 1을 참조하여 살펴보면 다음과 같다.
우선, 단결정성 실리콘 기판(1)을 준비한다. 일반적으로 실리콘 기판(1)을 형성한 후 실제 공정에 사용되기까지에는 여러가지 이유로 해서 그 표면에 금속물질, 유기물질과 같은 오염물질이 존재한다. 따라서, 박막을 성장시키기 바로 직전에 여러가지 세척방법을 사용하여 실리콘 기판(1)의 표면을 깨끗하게 세척하여 순수 실리콘 표면을 갖도록 한다. 상기 실리콘 기판(1)을 진공 챔버에 장착하고, 챔버 내부를 초고진공 상태로 만든다. 그리고, 챔버 내부를 산소 분위기로 만들어서, 이트륨 가스를 주입하여 실리콘 기판(1)의 표면에 산화 이트륨 박막(3)을 성장시킨다.
이 경우에 있어서, 산화 이트륨 박막이 성장되는 역학관계를 살펴보면 다음과 같다. 산화 이트륨 박막이 형성되는 실리콘 기판의 표면에는 산소, 실리콘 그리고, 이트륨 세가지 원소들이 존재하게 된다. 따라서, 기판의 표면에서는 다음 세가지 화학 반응이 일어날 수 있다.
Y + O → Y2O3: 산화 이트륨이 형성되는 반응
Y + Si → YSi : 이트륨 실리사이드가 형성되는 반응
O + Si → SiO2: 산화 실리콘이 형성되는 반응
여기에서, 일차적으로 산소 분위기 상태가 되기 때문에 실리콘 박막의 표면에 약 1~2 층 정도에 산화 실리콘이 형성되는 반응이 먼저 일어난다. 그 다음에 이트륨이 주입됨에 따라서 산화 실리콘 박막은 다음과 같은 환원 반응에 의해 산화 이트륨 박막이 형성되기 시작한다.
3SiO2+ 4Y → 2Y2O3+ 4Si
즉, 산화 이트륨이 형성되려는 경향이 산화 실리콘이 형성되려는 경향보다 강하기 때문에 산화 이트륨이 형성된다. 그러나, 이트륨 실리사이드가 형성되려는 경향 역시 산화 이트륨이 형성되려는 경향 못지않게 강하다. 따라서, 산화 이트륨이외에 이트륨 실리사이드가 형성되기도 한다. 실리사이드가 형성되는 것은 박막의 성질을 저해하는 주요한 원인이 되기 때문에 이를 방지하기 위해서는 이트륨과 실리콘 사이의 결합력을 줄이기 위한 방안이 도입되어야 한다.
또한, 이러한 이트륨과 실리콘 사이의 강한 결합력으로 인하여 단결정성 실리콘 기판 위에 형성되는 산화 이트륨 박막은 단결정성을 갖지 못하고 다결정성을 갖게 된다. 이를 해결하기 위해서는 다결정성 이트륨 박막이 형성된 이후에 600℃ 이상의 고온에서 열처리를 하거나, 박막 형성 공정을 600℃ 이상의 고온의 상태에서 수행하여야 한다. 이러한 종래의 방법에 의해 단결정성 실리콘 기판 위에 형성된 산화 이트륨 박막의 결정성을 나타내는 RBS 및 RHEED 사진을 나타내는 도 2를 참조하면, 그 결정성이 원하는 정도를 얻지 못하고 있음을 알 수 있다.
이와 같이 결정성 박막을 성장하는데 있어서, 가장 중요한 것은 성장되는 박막의 성질을 얼마나 우수한 상태로 만드는가이다. 어떤 기판 위에 성장되는 박막의 성질은 박막이 기판의 결정성을 얼마나 잘 따라서 성장되는가 그리고, 기판과 박막 사이에 두 물질의 화합물로 이루어진 계면 박막의 양을 얼마나 잘 조절하는가에 따라서 결정된다. 예를 들어서, 단결정성 실리콘 기판 위에 산화박막이나 금속 박막을 성장시키고자 할 때, 실리콘 기판의 결정성과 동일하게 단결정성 산화박막 혹은 금속박막이 형성되면서, 기판과 박막 사이에 실리사이드나 산화실리콘으로 이루어진 계면 박막의 양을 적절하게 조절(경우에 따라서는 전혀 없도록)함으로써 박막의성질을 원 물질의 성질을 그대로 갖는 양질의 박막으로 성장시킬 수 있다. 일반적으로 박막의 성질을 향상시키기 위해 일반적으로는 방법적인 측면에서 결정성장를 조절하고 있다. 그러나, 이러한 종래의 방법에는 또 다른 부수적인 문제점을 야기하는 등 여러가지 부작용이 따를 수 있다.
본 발명의 목적은 기판 위에 결정성 박막을 성장하는데 있어서, 기판 위에 계면층을 형성하고, 계면층의 상태를 조절하여 박막의 초기 성장 상태를 기판의 결정성에 가장 적합하도록 성장하는 방법을 제공하는데 있다. 본 발명의 다른 목적은 초기 성장 단계에서 계면층과의 화학 반응을 이용하여 박막을 성장함으로써 결정성도 더욱 우수한 박막을 성장하는 방법을 제공하는데 있다.
도 1은 종래의 방법에 의한 산화 이트륨 박막 성장 방법을 나타내는 단면도이다.
도 2는 종래의 방법에 의해 단결정성 실리콘 기판 위에 형성된 산화 이트륨 박막의 결정성을 나타내는 RBS 및 RHEED 데이터이다.
도 3은 본 발명에 의한 박막 성장 방법을 나타내는 단면도들이다.
도 4는 본 발명에 의해 실리콘 기판 위에 형성된 산화 이트륨 박막을 나타내는 확대 단면 사진이다.
도 5는 본 발명에 의하여 실리콘 기판 위에 형성된 산화 이트륨 박막의 RBS와 RHEED 데이터이다.
도 6은 본 발명에 의하여 실리콘 기판 위에 산화 이트륨 박막을 형성한 후에 열처리하여 계면의 산화 실리콘을 제거한 상태를 나타내는 확대 단면 사진이다.
도 7은 본 발명에 의해 자연산화막을 계면층으로 사용하여 실리콘 기판 위에 형성된 산화 박막의 결정성을 나타내는 RHEED 데이터이다.
<도면의 주요 부분에 대한 부호의 설명>
1, 101 : 기판 3, 103 : 박막
111 : 계면층
종래의 제조 방법에서 나타나는 문제점을 해결하고, 위에서 언급한 목적들을 달성하기 위하여 본 발명은 순수 실리콘 기판 위에 4~6 층 정도의 단결정성 산화 실리콘으로 이루어진 계면층을 형성하는 단계와, 소정의 금속 가스를 상기 기판에 주입하여 상기 계면층과의 화학 반응에 의한 소정의 박막을 형성하는 단계와, 소정의 열처리 공정으로 상기 산화 실리콘으로 이루어진 계면층의 양을 조절하는 단계를 포함하는 것을 특징으로 한다. 이하 본 발명에 의한 박막 성장방법을 나타내는 도 3을 참조하여 구체적인 박막 성장 방법을 살펴보면 다음과 같다.
단결정성 실리콘으로 이루어진 실리콘 기판(101)을 준비한다. 상기 실리콘 기판(101)을 소정의 세척법을 이용하여 표면에 존재할 수 있는 금속 불순물 혹은유기 불순물을 모두 제거하여 기판의 표면을 순수 실리콘 상태로 만든다(도 3a).
그리고나서, 실리콘 기판(101)의 표면에 3~8 층 정도, 더 좋게는 4~6층 정도의 산화 실리콘으로 이루어진 계면층(111)을 형성한다. 이와 같은 산화 실리콘(SiO2)을 포함하는 계면층(111)은 습식법, 건식법 혹은 습식 화학법 등 중 선택된 어느 한 방법으로 형성할 수 있다. 일반적으로 산화 실리콘의 1층의 두께는 약 5Å정도 이므로, 계면층(111)은 약 15Å ~ 40Å 정도의 두께를 갖는다. 상기 계면층(111)은 그 하부에 있는 실리콘의 결정상태와 거의 동일한 상태를 갖는다(도 3b).
상기 계면층(111)이 형성된 기판(101)을 진공 챔버에 장착하고, 챔버 내부를 고진공(10-7torr 이상) 상태로 만든다. 그리고, 형성하길 원하는 박막의 원자 혹은 분자들로 이루어진 가스를 주입한다. 그러면, 계면층(111) 위에 원하는 물질로 이루어진 박막(103)이 형성된다. 이 때, 상기 계면층(111)은 기판(101)과 박막(103) 사이의 상호 반응력을 제어하는 버퍼 역할을 하게 되어 박막의 품질이 원래 Bulk 상태의 것과 동일한 양질의 박막을 얻을 수 있다. 또한, 상기 계면층(111)은 기판(101)의 결정 상태를 거의 동일하게 따르고 있으므로, 그 위에 형성되는 박막(103)도 상기 계면층(111) 및 기판(101)의 결정 상태와 동일한 결정성을 얻을 수 있다(도 3c).
본 발명의 핵심 구성요소는 3~8층 정도의 산화 실리콘으로 이루어진 계면층이다. 이 계면층이 1~2 층 정도의 산화 실리콘으로 이루어진 경우에는 실리콘 기판의 결정 상태를 그대로 따르는 박막을 형성하는데에는 최상의 효과를 얻을 수 있지만 실리콘 기판과 박막 물질 사이의 결합성이 커지기 때문에 실리사이드가 형성되는 문제가 발생한다. 그리고, 상기 계면층이 9층 이상의 두꺼운 산화 실리콘으로 이루어진다면, 실리사이드가 형성되는 것은 최대한 방지할 수 있지만 실리콘 기판의 결정성을 따르지 않는 다결정성 박막이 형성된다. 따라서, 3~8층 정도의 산화 실리콘으로 계면층을 형성하는 것이 박막이 성장할 때 실리콘의 결정성을 그대로 따르면서, 실리사이드가 형성되지 않는 최상의 조건이 된다.
본 발명의 핵심 구성요소인 순수 실리콘 기판(101)의 표면에 3~8 층 정도의 산화 실리콘으로 이루어진 계면층(111)을 얻기 위해서, 표면이 깨끗한 실리콘 기판에 기존에 알려진 산화법을 적용하여 산화 실리콘을 얻을 수 있다. 또 다른 방법으로는 실리콘 기판의 표면에 부착되어 있을 수 있는 금속성 혹은 유기 물질을 포함하는 불순물을 제거하기 위한 세척법의 하나인 RCA 세척법에서 얻을 수도 있다. RCA 세척법을 수행하고 나면, 순수 실리콘의 불안정적인 특성을 방지하기 위해 실리콘 기판의 표면에 4~6 층 정도의 산화 실리콘 층이 남게된다. 보통은 기판에 다른 물질을 주입하거나 박막을 형성하기 전에 상기 산화 실리콘 층을 제거한 후 작업을 이행하지만, 본 발명에서는 산화 실리콘 층을 제거하지 않고 그대로 사용할 수도 있다. 이럴 경우, 제조 공정을 단축하거나 비용을 절감하는 부수적인 효과를 더 기대할 수도 있다.
이하 몇 가지 실시 예들을 이용하여 본 발명에 대한 기술적 개념을 더욱 자세히 설명하도록 한다.
실시 예 1
예를 들어, 실리콘 기판 위에 산화 이트륨 결정 박막을 형성하려 한다면 다음과 같은 공정을 수행한다. 4~6 층 정도의 산화 실리콘으로 이루어진 계면층(111)을 포함하는 단결정성 실리콘 기판(101)을 진공 챔버에 장착하고, 이트륨 가스와 산소 가스를 주입한다. 그러면, 계면층(111)을 구성하는 산화 실리콘의 표면에서는 이트륨 가스와 다음과 같은 화학 반응을 일으킨다.
3SiO2+ 4Y → 2Y2O3+ 4Si
즉, 기판(101) 위의 산화 실리콘은 실리콘으로 환원되고, 실리콘 기판(101) 위에 산화 이트륨을 포함하는 결정성 산화박막(103)이 형성된다. 이후에는 계속적으로 주입되는 이트륨과 산소 가스에 의해 산화 이트륨이 계속 성장하게된다. 결국, 도 4에 나타난 바와 같이, 실리콘 기판(101)과, 약 3~5층의 산화 실리콘으로 이루어진 계면층(111)과, 산화 이트륨으로 이루어진 산화박막(103)이 형성된다.
본 발명에 의하여 형성된 산화 이트륨 박막은 종래의 방식에 의해 형성된 것보다 양질의 것을 얻을 수 있었다. 즉, 종래의 방법에 의한 산화 이트륨 박막은 대체적으로 다결정성 혹은 낮은 결정성을 갖는 반면, 본 발명에 의한 산화 이트륨 박막은 우수한 단결정성을 갖는다. 이 사실은 종래의 방법에 의해 실리콘 기판 위에 형성된 산화 이트륨 박막의 RBS와 RHEED 특성을 나타내는 도 2와 본 발명에 의하여 실리콘 기판 위에 형성된 산화 이트륨 박막의 RBS와 RHEED 특성을 나타내는 도 5의비교에 의해 쉽게 확인된다. 본 발명에 의한 산화 이트륨 박막의 RBS 사진에서 보는 바와 같이 선명도가 분명하게 나타나고, RBS 특성 곡선에서 보이는 바와 같이 χmin값이 3% 정도로 낮아 결정성이 매우 우수함을 알 수 있다.
이와 같이 우수한 박막을 얻게된 이유는 계면층이 중요한 역할을 했기 때문이다. 3~8 층 정도의 산화 실리콘으로 이루어진 계면층은 실리콘 기판의 결정상태를 거의 그대로 따르고 있기 때문에 그 위에 형성되는 산화 이트륨 박막 역시 실리콘 기판의 결정성과 동일한 결정성을 갖게 된다. 또한, 계면층은 실리콘과 이트륨 사이의 강한 결합력을 제어하는 버퍼 역할을 하여 이트륨 실리사이드가 형성되려는 경향을 억제하기 때문에 산화 이트륨 박막의 결정성을 우수하게 유지할 수 있도록 도와준다. 즉, 표면이 매우 깨끗한 산화 실리콘 층과 이트륨의 반응에 의하여 산화 이트륨 핵자형성이 증진되어, 낮은 온도에서도 매우 결정성이 뛰어난 박막을 얻을 수 있다.
상기 산화 이트륨 박막을 저장용량(Capacitance)를 갖는 소자로 사용하기 위해 본 실시 예에 의하여 산화 이트륨 박막을 형성한 경우, 실리콘 기판과 산화 이트륨 사이에 존재하는 산화 실리콘 층으로 인하여 전체 축전 용량이 감소할 수 있다. 박막의 축전 용량 값을 증가 시키기 위해서는, 계면에서 산화 실리콘 층을 제거하여야 바람직하다. 그렇게 하기 위해서는, 800℃ 이상의 온도에서 산화 이트륨 박막을 성장시킴으로써, 도 6에 나타난 것 처럼,계면의 산화 실리콘 층을 제거할 수 있다. 또한, 고진공 상태에서 800℃ 이상의 온도로 열처리 공정을 추가 진행함으로써 계면의 산화 실리콘을 해리시켜 제거할 수도 있다.
본 실시 예에서는 실리콘 기판에 산화 이트륨을 성장하는 방법에 대하여 살펴 보았다. 그러나, 세륨(Ce)과 같이 실리콘 위에 산화막을 형성하는데 있어서, 실리콘과의 친화력으로 실리사이드가 형성되려는 경향이 강하거나, 실리콘의 결정 상태를 그대로 따르지 않고 다결정성 산화막이 형성되는 물질들에 본 발명의 핵심 개념을 적용하면 양질의 산화막을 얻을 수 있다.
본 발명은 인위적으로 실리콘 기판의 표면에 산화 실리콘 층을 형성한 후에 산화 실리콘과 화학반응을 이용하여 산화 실리콘 층은 원래의 기판과 동일한 실리콘으로 환원시키고, 원하는 결정성 산화박막을 형성하는 방법이다. 그러나, 자연적으로 실리콘 기판의 표면에 형성된 산화 실리콘 층에 위와 같은 화학 반응을 이용하여 산화막을 성장하였을 경우에는, 본 발명에 의하여 형성된 막과 비교하였을 때 원하는 정도의 결정성을 얻을 수 없다. 이 사실은, 도 7에 나타난 바와 같이, RHEED를 통한 관찰에서 쉽게 알 수 있다. 이 이유는 실리콘과 산소의 결합 상태의 차이에 의한 것이다. 즉, 표면에서의 산화 실리콘의 안정된 상태에 좌우되는 것으로서, 인위적으로 형성한 특히, 습식 화학법에 의해 생성된 SiO2를 사용하여야만 우수한 Y2O3와 같은 결정성 산화막을 성장시킬 수 있다.
실시 예 2
본 실시 예에서는 본 발명의 핵심적 기술 내용을 이용하여 실리콘 기판 위에금속 박막을 성장하는 방법에 대하여 설명하면 다음과 같다.
실리콘 기판에 습식 혹은 건식 산화 방법을 적용하여 3~8 층 정도의, 더 좋게는 4~6 층 정도의 산화 실리콘으로 계면층을 형성한다.
일반적으로 산화 실리콘의 1층의 두께는 약 5Å정도 이므로, 계면층은 약 15Å ~ 40Å 정도의 두께를 갖는다. 상기 기판을 진공 챔버에 장착하고, 진공 챔버 내부를 고진공(10-7Torr) 이상의 상태로 만든다. 그리고, Pt 가스를 챔버 내부로 주입한다. 그러면, 산화 실리콘 위에 Pt를 포함하는 금속 박막이 성장된다.
상기 실리콘 기판 위에 산화 실리콘으로 이루어진 계면층과 Pt를 포함하는 금속박막을 열처리하면 Pt와 산화 실리콘이 계면층으로 확산되면서, 계면층의 산화 실리콘이 휘발 물질인 SiO와 O로 해리되어 날아간다. 따라서, Pt를 포함하는 금속박막은 실리콘 기판과 강한 결합력을 갖게 되어, 양질의 금속박막을 형성할 수 있게 된다.
여기에서 산화 실리콘은 종래의 금속 박막을 성장할 때 사용하는 계면 활성제(surfactant)로서의 역할을 수행하여 금속의 박막 성장을 3차원 성장에서 2차원 성장으로 변환을 시켜 한층씩 금속박막이 성장될 수 있도록 한다. 또한, 상호 작용력이 강한 백금과 실리콘 사이에서의 상호 작용력을 조절하여 결정성이 뛰어난 백금 박막이 형성된 이후에, 열처리를 통하여 산화 실리콘으로 이루어진 계면층을 제거함으로써 상호 작용력이 강한 PtSi가 형성되어 실리콘과의 계면에서 접촉 저항이 낮게 유지되는 양질의 금속 박막을 얻을 수 있다.
본 발명은 실리콘 기판 위에 금속을 포함하는 박막을 형성하는 방법에 관련된 것이다. 본 발명에서는 실리콘 기판 위에 3~8 층, 15Å~40Å 정도의 산화 실리콘을 포함하는 계면층을 형성한 상태에서 박막을 성장시켰다. 상기 계면층이 실리콘과 박막물질 사이의 상호 작용력을 조절하여 실리콘의 결정 상태를 그대로 따르는 양질의 박막을 얻을 수 있다. 더욱이, 산화 실리콘을 포함하는 계면층은 RCA 세척법을 수행하고 난 후에 얻어지는 산화 실리콘 층을 사용함으로써 공정을 단순화하거나, 비용을 절감하는 효과를 얻을 수도 있다.

Claims (4)

  1. 실리콘을 포함하는 기판의 표면 위에 산화 실리콘을 포함하는 계면층을 형성하는 단계와;
    상기 기판을 고진공 상태에서, 증착물질의 가스를 주입하여 상기 계면층 위에 상기 증착물질을 포함하는 박막을 성장하는 단계와;
    열처리법으로 상기 기판과 상기 박막 사이에 잔존하는 계면층을 제거하는 단계를 포함하는 것을 특징으로 하는 박막 형성 방법.
  2. 삭제
  3. 제 1항에 있어서,
    상기 박막을 성장하는 단계를 800℃ 이상의 상태에서 실시하는 것을 특징으로 하는 박막 형성 방법.
  4. 제 1항에 있어서,
    상기 계면층은 3~8 층 정도의 산화 실리콘을 포함하는 것을 특징으로 하는 박막 형성 방법.
KR1019990027808A 1999-07-09 1999-07-09 계면층을 이용한 박막 성장법 KR100329206B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990027808A KR100329206B1 (ko) 1999-07-09 1999-07-09 계면층을 이용한 박막 성장법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990027808A KR100329206B1 (ko) 1999-07-09 1999-07-09 계면층을 이용한 박막 성장법

Publications (2)

Publication Number Publication Date
KR20010009445A KR20010009445A (ko) 2001-02-05
KR100329206B1 true KR100329206B1 (ko) 2002-03-22

Family

ID=19600751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990027808A KR100329206B1 (ko) 1999-07-09 1999-07-09 계면층을 이용한 박막 성장법

Country Status (1)

Country Link
KR (1) KR100329206B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10068981B2 (en) 2016-03-02 2018-09-04 Lam Research Corporation Rare earth metal surface-activated plasma doping on semiconductor substrates

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200481452Y1 (ko) * 2014-11-19 2016-10-04 정진서 전주용 취부 밴드의 밴드 체결부를 용접하기 위한 스폿용접기의 상부 전극

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910016057A (ko) * 1990-02-23 1991-09-30 문정환 다결정 실리콘 완충층을 이용한 텅스텐 박막 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910016057A (ko) * 1990-02-23 1991-09-30 문정환 다결정 실리콘 완충층을 이용한 텅스텐 박막 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10068981B2 (en) 2016-03-02 2018-09-04 Lam Research Corporation Rare earth metal surface-activated plasma doping on semiconductor substrates

Also Published As

Publication number Publication date
KR20010009445A (ko) 2001-02-05

Similar Documents

Publication Publication Date Title
US6501121B1 (en) Semiconductor structure
EP1595280B8 (en) Buffer structure for heteroepitaxy on a silicon substrate
JP4486753B2 (ja) 単結晶シリコン基板上に単結晶ゲルマニウム層を得る方法およびそれにより得られた生成物
US5378651A (en) Comprehensive process for low temperature epitaxial growth
US6448127B1 (en) Process for formation of ultra-thin base oxide in high k/oxide stack gate dielectrics of mosfets
US4477308A (en) Heteroepitaxy of multiconstituent material by means of a _template layer
US8394194B1 (en) Single crystal reo buffer on amorphous SiOx
KR100611108B1 (ko) 박막 형성 방법
KR20070044441A (ko) 고 ｋ 유전체 재료와 사용되는 계면 층
KR100329206B1 (ko) 계면층을 이용한 박막 성장법
Monkowski et al. Phase Separation and Sodium Passivation in Silicon Oxides Grown in HCl/O 2 Ambients
KR20030036668A (ko) 에피택셜 웨이퍼 장치
JP2701793B2 (ja) 半導体装置の製造方法
JPS6315442A (ja) 半導体基板
JP3665766B2 (ja) 半導体装置及びその製造方法
JPH0620056B2 (ja) ＣａＦ▲下２▼膜成長方法
KR20010062215A (ko) 단결정 실리콘층, 그 에피택셜 성장 방법 및 반도체 장치
KR100416664B1 (ko) 아연이 첨가된 산화마그네슘 박막 및 이의 제조방법
Kim et al. Effects of Germanium on Grain size and surface roughness of the solid phase crystallized polycrystalline Si1− xGex films
Unagami Stimulated Orientation of Si Films by Solid‐Phase Recrystallization on a ZnS Film/Glass Substrate
Kamilov et al. About the mechanism of formation and growth of the higher manganese silicide films on silicon
JPH05335261A (ja) 単結晶半導体薄膜の形成方法
KR950002178B1 (ko) 실리콘기판상에 성장된 GaAs에피택셜층의 유기금속화학증착법에 의한 델타-도핑형성방법
CN115261793A (zh) 一种基于PVD的Hf基铁电薄膜的制备方法
CN112735943A (zh) 硅衬底上生长氮极性ⅲ族氮化物半导体薄膜的制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070307

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee