KR100328590B1 - semiconductor device and method for manufacturing the same - Google Patents
semiconductor device and method for manufacturing the same Download PDFInfo
- Publication number
- KR100328590B1 KR100328590B1 KR1019990022018A KR19990022018A KR100328590B1 KR 100328590 B1 KR100328590 B1 KR 100328590B1 KR 1019990022018 A KR1019990022018 A KR 1019990022018A KR 19990022018 A KR19990022018 A KR 19990022018A KR 100328590 B1 KR100328590 B1 KR 100328590B1
- Authority
- KR
- South Korea
- Prior art keywords
- epitaxial layer
- base
- emitter
- silicon substrate
- conductivity type
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 31
- 239000010703 silicon Substances 0.000 claims abstract description 31
- 238000009792 diffusion process Methods 0.000 claims description 38
- 238000002347 injection Methods 0.000 abstract description 13
- 239000007924 injection Substances 0.000 abstract description 13
- 238000002955 isolation Methods 0.000 abstract description 8
- 230000008034 disappearance Effects 0.000 abstract description 3
- 238000000206 photolithography Methods 0.000 description 4
- 230000008033 biological extinction Effects 0.000 description 3
- OQCFWECOQNPQCG-UHFFFAOYSA-N 1,3,4,8-tetrahydropyrimido[4,5-c]oxazin-7-one Chemical compound C1CONC2=C1C=NC(=O)N2 OQCFWECOQNPQCG-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 108010074506 Transfer Factor Proteins 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66295—Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 반도체소자 및 그 제조방법을 개시한다. 이에 의하면, 아이솔레이션 영역을 형성하기 위해 종래와는 달리 열공정을 실시하지 않고 트렌치를 에피택셜층의 두께 이상의 깊이로 형성한다.The present invention discloses a semiconductor device and a method of manufacturing the same. According to this, in order to form an isolation region, the trench is formed to a depth equal to or greater than the thickness of the epitaxial layer without performing a thermal process unlike in the prior art.
따라서, 본 발명은 N+형 실리콘기판의 후면의 농도 기울기를 초기 상태와 동일하게 유지할 수 있다. 또한, 본 발명은 오토도핑에 의한 에피택셜층의 소멸을 방지함으로써 초기 에피택셜층의 두께를 감소할 수 있고 그 결과 종래 트랜지스터와 동일한 베이스 폭을 얻을 수 있고, 역방향 주입효율을 향상할 수 있다.Therefore, the present invention can maintain the concentration gradient of the back surface of the N + -type silicon substrate as the initial state. In addition, the present invention can reduce the thickness of the initial epitaxial layer by preventing the disappearance of the epitaxial layer by auto-doping, as a result can obtain the same base width as the conventional transistor, it is possible to improve the reverse injection efficiency.
Description
본 발명은 정상모드 및 역방향 모드 동작이 가능한 반도체소자 및 그 제조방법에 관한 것으로, 더욱 상세하게는 역방향 주입효율을 향상하도록 한 반도체소자 및 그 제조방법에 관한 것이다.The present invention relates to a semiconductor device capable of normal mode and reverse mode operation and a method of manufacturing the same, and more particularly, to a semiconductor device and a method of manufacturing the same to improve the reverse injection efficiency.
트랜지스터는 통상적으로 정상모드에서 동작이 가능하도록 설계되지만, 특수 응용, 예를 들어 TV수상기에서 음성 출력 방지를 위한 뮤트(mute)의 요구에 의해 정상모드 및 역방향 모드 동작이 모두 가능한 트랜지스터가 요구되기도 한다. 이러한 역방향 모드 동작이 가능한 NPN 트랜지스터의 경우, 각 단자들의 전위에 따라 다음과 같이 동작모드가 구분된다.Transistors are typically designed to operate in normal mode, but transistors capable of both normal and reverse mode operation are required due to the need for muting to prevent sound output in TV applications. . In the case of the NPN transistor capable of the reverse mode operation, the operation mode is classified as follows according to the potential of each terminal.
정상 동작 모드에서는 에미터가 접지되고, 베이스가 양(+) 전위를 인가받고, 콜렉터가 양(+) 전위를 인가받는다. 역방향 동작 모드에서는 콜렉터가 접지되고, 베이스가 양(+) 전위를 인가받고, 에미터가 양(+) 전위를 인가받는다.In normal operating mode, the emitter is grounded, the base is applied with a positive potential, and the collector is applied with a positive potential. In reverse operation mode, the collector is grounded, the base is applied with a positive potential, and the emitter is applied with a positive potential.
종래의 정상모드 동작만이 가능한 트랜지스터는 도 1에 도시된 바와 같은 구조로 이루어진다. 즉, 초기 웨이퍼는 N+형 실리콘기판(1)의 전면 상에 콜렉터용 N-형 에피택셜층(3)이 성장된 웨이퍼이다. 에피택셜층(3)에 선택적으로 베이스용 P형 확산층(5)이 형성되고, P형 확산층(5) 내에 선택적으로 에미터용 N+형 확산층(6)이 형성되고, 에미터와 베이스를 콘택하기 위한 콘택홀을 갖는 절연막(4)이 에피택셜층(3) 상에 형성되고, 각각의 콘택홀을 거쳐 에미터와 베이스에 각각 에미터전극(7)과 베이스전극(8)이 연결되고, 실리콘기판(1)의 후면에 콜렉터전극(9)이 형성된다.The transistor, which is only capable of conventional normal mode operation, has a structure as shown in FIG. That is, the initial wafer is a wafer in which the collector N-type epitaxial layer 3 is grown on the entire surface of the N + type silicon substrate 1. A base P-type diffusion layer 5 is selectively formed in the epitaxial layer 3, and an N + type diffusion layer 6 for emitter is selectively formed in the P-type diffusion layer 5, and for contacting the emitter and the base. An insulating film 4 having a contact hole is formed on the epitaxial layer 3, and the emitter electrode 7 and the base electrode 8 are connected to the emitter and the base, respectively, through the respective contact holes, and the silicon substrate The collector electrode 9 is formed on the rear surface of (1).
이와 같이 구성된 종래의 반도체소자에서는 도 1의 A-A선을 따라 절단한 농도 특성이 도 2에 도시된 바와 같이 나타난다. 이러한 농도 특성을 갖는 반도체소자의 경우, 정상 동작모드에서 베이스로의 캐리어 주입이 있으면, 고농도 에미터에서 전자 주입이 용이하여 정상 동작 모드에서의 동작이 가능하다. 반면에, 역방향 동작 모드에서 저농도 콜렉터에서의 전자 주입이 용이하지 못하여 역방향 동작 모드의 전류이득은 통상 10을 초과하지 못한다.In the conventional semiconductor device configured as described above, concentration characteristics cut along the line A-A of FIG. 1 are shown as shown in FIG. 2. In the case of the semiconductor device having such a concentration characteristic, when there is carrier injection into the base in the normal operation mode, electron injection is easily performed in the high concentration emitter, thereby enabling operation in the normal operation mode. On the other hand, electron injection in the low concentration collector is not easy in the reverse operating mode, so the current gain in the reverse operating mode does not normally exceed 10.
일반적으로, 반도체소자의 전류이득은 에미터 주입효율 및 베이스 전송 요소(transfer factor)에 의해 결정된다. 특히, 에미터 주입효율은 에미터와 베이스의 농도 차이가 클 때 크므로 주입효율의 증가를 위해 고농도 에미터가 형성된다.In general, the current gain of a semiconductor device is determined by the emitter injection efficiency and the base transfer factor. In particular, since the emitter injection efficiency is large when the concentration difference between the emitter and the base is large, a high concentration emitter is formed to increase the injection efficiency.
종래의 정상 동작 및 역방향 동작 모드가 가능한 반도체소자의 구조가 도 3에 도시된 바와 같다. 즉, 초기 웨이퍼는 콜렉터용 N+형 실리콘기판(11)의 전면 상에 베이스용 P-형 에피택셜층(12)이 성장된 웨이퍼로서, 도 4에 도시된 바와 같은 농도 특성을 나타낸다. 소자 분리를 위한 영역의 에피택셜층(12)에 N+형 아이솔레이션층(13)이 선택적으로 형성되고, 아이솔레이션층(13)에 의해 한정된 에피택셜층(12)에 베이스 콘택을 위한 P+형 확산층(15)이 형성되고, P+형 확산층(15)에 의한 한정된 영역의 에피택셜층(12)에 에미터용 N+형 확산층(16)이 형성되고, 에미터와 베이스를 콘택하기 위한 콘택홀을 갖는 산화막(14)이 에피택셜층(12) 상에 형성되고, 각각의 콘택홀을 거쳐 에미터와 베이스에 각각 에미터전극(17)과 베이스전극(18)이 연결되고, 실리콘기판(11)의 후면에 콜렉터전극(19)이 형성된다.The structure of the semiconductor device capable of the normal operation and the reverse operation mode according to the related art is shown in FIG. 3. That is, the initial wafer is a wafer in which the base P-type epitaxial layer 12 is grown on the entire surface of the collector N + type silicon substrate 11, and has a density characteristic as shown in FIG. An N + type isolation layer 13 is selectively formed in the epitaxial layer 12 in the region for device isolation, and a P + type diffusion layer 15 for base contact in the epitaxial layer 12 defined by the isolation layer 13. ) Is formed, an emitter N + type diffusion layer 16 is formed in the epitaxial layer 12 in a limited region by the P + type diffusion layer 15, and an oxide film 14 having a contact hole for contacting the emitter and the base. ) Is formed on the epitaxial layer 12, the emitter electrode 17 and the base electrode 18 are connected to the emitter and the base, respectively, through the respective contact holes, and the collector on the rear surface of the silicon substrate 11. An electrode 19 is formed.
이와 같이 구성된 반도체소자의 경우, 아이솔레이션층(13)이 에피택셜층(12)의 두께 이상의 접합 깊이를 갖도록 하기 위해 고온의 장시간 확산공정이 진행되는데 이는 N+ 실리콘기판(11)의 오토도핑(autodoping) 현상에 의해 이면의 N+형 실리콘기판(11)의 불순물이 P형 에피택셜층(12)으로 확산이 진행되고 그 결과 N+형 실리콘기판(11)의 농도 기울기가 완만해지며 P형 에피택셜층(12)이 소멸된다.In the case of the semiconductor device configured as described above, a high temperature long time diffusion process is performed so that the isolation layer 13 has a junction depth equal to or greater than the thickness of the epitaxial layer 12, which is an autodoping of the N + silicon substrate 11. By the development, impurities of the N + type silicon substrate 11 on the back surface diffuse into the P type epitaxial layer 12, and as a result, the concentration gradient of the N + type silicon substrate 11 is gentle and the P type epitaxial layer ( 12) is destroyed.
그러나, 종래의 반도체소자의 농도 특성이 도 5에 도시된 바와 같이 나타난다. 이미 언급한 바와 같이, 오토도핑에 의해 N+형 실리콘기판(11)의 농도 기울기가 완만해지며 이로 인해, 역방향 동작 때에 에미터 주입 효율이 감소하여 최종 역방향 전류이득이 감소한다.However, the concentration characteristics of the conventional semiconductor device are shown as shown in FIG. As already mentioned, the concentration gradient of the N + type silicon substrate 11 is moderated by auto doping, which reduces the emitter injection efficiency in the reverse operation and the final reverse current gain.
또한, 오토도핑에 의해 에피택셜층의 소멸 즉, 베이스층의 소멸은 동일한 베이스층을 확보하기 위하여 초기 웨이퍼의 에피택셜층의 두께를 그 소멸되는 두께만큼 증가시켜야 하므로 에피택셜층의 균일성이 하락한다. 통상적으로, 에피택셜층이 얇아짐에 따라 에피택셜층의 균일성이 좋아지고, 나아가 소자의 특성이 향상된다.In addition, the extinction of the epitaxial layer due to auto doping, that is, the extinction of the base layer must increase the thickness of the epitaxial layer of the initial wafer by the extinction thickness in order to secure the same base layer. do. Usually, as the epitaxial layer becomes thinner, the uniformity of the epitaxial layer is improved, and the characteristics of the device are further improved.
따라서, 본 발명의 목적은 초기 에피택셜층의 두께를 줄여 역방향 주입 효율을 향상하도록 한 반도체소자 및 그 제조방법을 제공하는데 있다.Accordingly, it is an object of the present invention to provide a semiconductor device and a method for manufacturing the same, which reduce the thickness of an initial epitaxial layer to improve reverse injection efficiency.
도 1은 종래 기술에 의한 정상모드 동작이 가능한 트랜지스터를 나타낸 수직 단면도.1 is a vertical cross-sectional view showing a transistor capable of a normal mode operation according to the prior art.
도 2는 도 1의 트랜지스터의 농도 특성을 나타낸 그래프.FIG. 2 is a graph showing concentration characteristics of the transistor of FIG. 1. FIG.
도 3은 종래 기술에 의한 정상모드 및 역방향 모드 동작이 가능한 트랜지스터를 나타낸 수직 단면도.3 is a vertical cross-sectional view showing a transistor capable of a normal mode and a reverse mode operation according to the prior art.
도 4는 도 3의 정상모드 및 역방향 모드 동작이 가능한 트랜지스터를 위한 초기 웨이퍼의 농도 특성을 나타낸 그래프.4 is a graph illustrating concentration characteristics of an initial wafer for a transistor capable of normal mode and reverse mode operation of FIG. 3.
도 5는 도 3의 정상모드 및 역방향 모드 동작이 가능한 트랜지스터의 최종 농도 특성을 나타낸 그래프.FIG. 5 is a graph illustrating final concentration characteristics of a transistor capable of normal mode and reverse mode operation of FIG. 3. FIG.
도 6은 본 발명에 의한 반도체소자에 적용된 정상모드 및 역방향 모드 동작이 가능한 트랜지스터를 나타낸 수직 단면도.6 is a vertical cross-sectional view showing a transistor capable of normal mode and reverse mode operation applied to a semiconductor device according to the present invention.
도 7은 본 발명에 의한 반도체소자에 적용된 정상모드 및 역방향 모드 동작이 가능한 트랜지스터의 초기 웨이퍼 농도 특성을 나타낸 그래프.7 is a graph showing initial wafer concentration characteristics of a transistor capable of normal mode and reverse mode operation applied to a semiconductor device according to the present invention.
도 8은 본 발명에 의한 반도체소자에 적용된 정상모드 및 역방향 모드 동작이 가능한 트랜지스터의 최종 농도 특성을 나타낸 그래프.8 is a graph showing final concentration characteristics of a transistor capable of normal mode and reverse mode operation applied to a semiconductor device according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
11: 실리콘기판 12: 에피택셜층 14,21: 산화막11: silicon substrate 12: epitaxial layer 14, 21: oxide film
15: 베이스 콘택을 위한 P+형 확산영역 16: 에미터용 N+형 확산영역15: P + type diffused region for base contact 16: N + type diffused region for emitter
17: 에미터전극 18: 베이스전극 19: 콜렉터전극17 emitter electrode 18 base electrode 19 collector electrode
이와 같은 목적을 달성하기 위한 본 발명에 의한 반도체소자는The semiconductor device according to the present invention for achieving the above object is
콜렉터용 고농도의 제 1 도전형 실리콘기판;A high concentration first conductive silicon substrate for the collector;
상기 실리콘기판의 전면 상에 형성된 베이스용 저농도의 제 1 도전형 에피택셜층;A low concentration first conductivity type epitaxial layer for a base formed on the entire surface of the silicon substrate;
상기 에피택셜층 상에 선택적으로 형성된 에미터용 고농도의 제 1 도전형 확산영역;A high concentration first conductivity type diffusion region for emitter selectively formed on said epitaxial layer;
상기 에피택셜층에 베이스콘택을 위한 고농도의 제 2 도전형 확산영역;A highly conductive second conductivity type diffusion region for the base contact in the epitaxial layer;
상기 에미터와 베이스의 액티브영역을 아이솔레이션하면서 상기 실리콘 기판의 농도 기울기를 크게 하기 위해, 상기 에피택셜층에 선택적으로 상기 에피택셜층의 두께보다 깊게 형성되어, 상기 에피택셜층이 완전히 분리되면서 상기 실리콘 기판의 상부 일부가 분리되도록 하는 한쌍의 트렌치;In order to increase the concentration gradient of the silicon substrate while isolating the active region of the emitter and the base, the epitaxial layer is selectively formed deeper than the thickness of the epitaxial layer, so that the epitaxial layer is completely separated. A pair of trenches allowing the upper portion of the substrate to be separated;
상기 에미터용 확산영역에 콘택하는 에미터전극;An emitter electrode contacting the emitter diffusion region;
상기 베이스콘택을 위한 확산영역에 콘택하는 베이스전극; 그리고A base electrode contacting the diffusion region for the base contact; And
상기 실리콘기판의 후면에 콘택하는 콜렉터전극을 포함하는 것을 특징으로한다.And a collector electrode contacting the rear surface of the silicon substrate.
또한, 이와 같은 목적을 달성하기 위한 본 발명에 의한 전력용 반도체소자의 제조방법은In addition, the method for manufacturing a power semiconductor device according to the present invention for achieving the above object is
콜렉터용 고농도의 제 1 도전형 실리콘기판 상에 베이스용 저농도의 제 1 도전형 에피택셜층을 형성하는 단계;Forming a low-concentration first conductivity type epitaxial layer for base on the high-concentration type first silicon substrate for collector;
상기 에피택셜층에 베이스콘택을 위한 고농도의 제 2 도전형 확산영역을 선택적으로 형성하는 단계;Selectively forming a high concentration second conductivity type diffusion region for base contact in the epitaxial layer;
상기 에피택셜층 상에 에미터용 고농도의 제 1 도전형 확산영역을 선택적으로 형성하는 단계;Selectively forming a high concentration first conductivity type diffusion region for the emitter on the epitaxial layer;
상기 에미터와 베이스의 액티브영역을 아이솔레이션하면서 상기 실리콘 기판의 농도 기울기를 크게 하기 위해, 상기 에피택셜층에 선택적으로 상기 에피택셜층의 두께보다 깊게 형성되어, 상기 에피택셜층이 완전히 분리되면서 상기 실리콘 기판의 상부 일부가 분리되도록 하는 한쌍의 트렌치를 형성하는 단계;In order to increase the concentration gradient of the silicon substrate while isolating the active region of the emitter and the base, the epitaxial layer is selectively formed deeper than the thickness of the epitaxial layer, so that the epitaxial layer is completely separated. Forming a pair of trenches such that a top portion of the substrate is separated;
상기 에미터용 확산영역과 상기 베이스콘택을 위한 확산영역 및 상기 실리콘기판의 후면에 각각 콘택하는 에미터전극/베이스전극/콜렉터전극을 형성하는 단계를 포함하는 것을 특징으로 한다.And forming an emitter electrode, a base electrode, and a collector electrode in contact with the emitter diffusion region, the diffusion region for the base contact, and the back surface of the silicon substrate, respectively.
따라서, 본 발명은 액티브영역의 아이솔레이션을 위해 에피택셜층에 선택적으로 트렌치를 형성하고 그 내부면에 산화막을 형성하여 역방향 에미터 주입효율을 향상하고 나아가 역방향 전류이득을 높인다.Accordingly, the present invention selectively forms a trench in the epitaxial layer for forming an active region and forms an oxide film on an inner surface thereof, thereby improving reverse emitter injection efficiency and further increasing reverse current gain.
이하, 본 발명에 의한 반도체소자 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다. 도 2의 부분과 동일한 부분에는 동일한 부호를 부여하도록 한다.Hereinafter, a semiconductor device and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings. The same reference numerals are given to the same parts as those in FIG.
도 6은 본 발명에 의한 반도체소자에 적용된 정상모드 및 역방향 모드 동작이 가능한 트랜지스터를 나타낸 수직 단면도이다.6 is a vertical cross-sectional view showing a transistor capable of a normal mode and a reverse mode operation applied to a semiconductor device according to the present invention.
도 6에 도시된 바와 같이, 초기 웨이퍼는 콜렉터용 N+형 실리콘기판(11)의 전면 상에 베이스용 P-형 에피택셜층(12)이 성장된 웨이퍼로서, 도 7에 도시된 바와 같은 농도 특성을 나타낸다. 에피택셜층(12)에 베이스 콘택을 위한 P+형 확산층(15)이 형성되고, P+형 확산층(15)에 의해 한정된 영역의 에피택셜층(12)에 에미터용 N+형 확산층(16)이 형성되고, 에피택셜층(12)의 전면 상에 산화막(14)이 형성되고, 액티브영역의 아이솔레이션을 위한 영역의 에피택셜층(12)에 트렌치(20)가 에피택셜층(12)의 두께 이상의 깊이로 식각되고, 트렌치(20)의 내부면에 절연성 산화막(21)이 1-2μm의 두께로 성장된다. 트렌치(20)에 의해 한정된 영역의 에피택셜층(12)에 베이스 콘택을 위한 P+형 확산층(15)이 형성되고, 에미터와 베이스를 콘택하기 위한 콘택홀을 갖는 산화막(14)이 에피택셜층(12) 상에 형성되고, 각각의 콘택홀을 거쳐 에미터와 베이스에 각각 에미터전극(17)과 베이스전극(18)이 연결되고, 실리콘기판(11)의 후면에 콜렉터전극(19)이 형성된다.As shown in FIG. 6, the initial wafer is a wafer in which the base P-type epitaxial layer 12 is grown on the entire surface of the N + type silicon substrate 11 for the collector, and has a density characteristic as shown in FIG. 7. Indicates. An epitaxial layer 12 is formed with a P + type diffusion layer 15 for a base contact, and an N + type diffusion layer 16 for an emitter is formed in the epitaxial layer 12 in a region defined by the P + type diffusion layer 15, The oxide film 14 is formed on the entire surface of the epitaxial layer 12, and the trench 20 is formed in the epitaxial layer 12 in the region for isolation of the active region to a depth equal to or greater than the thickness of the epitaxial layer 12. After etching, the insulating oxide film 21 is grown to a thickness of 1-2 μm on the inner surface of the trench 20. A P + type diffusion layer 15 for base contact is formed in the epitaxial layer 12 in the region defined by the trench 20, and the oxide film 14 having a contact hole for contacting the emitter and the base is an epitaxial layer. And the emitter electrode 17 and the base electrode 18 are respectively connected to the emitter and the base via respective contact holes, and the collector electrode 19 is formed on the rear surface of the silicon substrate 11. Is formed.
최종 반도체소자의 농도 특성은 도 8에 도시된 바와 같다. 한편, 도면에서는 트렌치(20)가 완전히 채워지지 않은 상태로 도시되어 있으나, 트렌치(20)에 절연물질이 채워져도 무방하다.Concentration characteristics of the final semiconductor device are shown in FIG. 8. Meanwhile, although the trench 20 is not completely filled in the drawing, the trench 20 may be filled with an insulating material.
이와 같이 구성되는 본 발명의 반도체소자에서는 아이솔레이션 영역을 형성하기 위해 종래와 달리 N+형 실리콘기판(11)이 열공정을 거치지 않기 때문에 이면의 N+형 실리콘기판(11)의 농도 기울기가 초기 상태와 동일하다. 또한, 오토도핑에의한 에피택셜층(12)의 소멸이 없기 때문에 초기 에피택셜층(12)의 두께가 감소될 수 있다 이는 종래의 트랜지스터와 동일한 베이스 폭을 얻을 수 있고 나아가 역방향 주입효율을 향상시킬 수 있다.In the semiconductor device of the present invention configured as described above, since the N + type silicon substrate 11 does not undergo a thermal process to form an isolation region, the concentration gradient of the N + type silicon substrate 11 on the back side is the same as the initial state. Do. In addition, since there is no disappearance of the epitaxial layer 12 by auto doping, the thickness of the initial epitaxial layer 12 can be reduced. This can achieve the same base width as the conventional transistor and further improve the reverse injection efficiency. You can.
이와 같이 구성되는 반도체소자의 제조방법을 도 6을 참조하여 상세히 설명하기로 한다.A method of manufacturing a semiconductor device configured as described above will be described in detail with reference to FIG. 6.
먼저, 콜렉터용 제 1 도전형인 N+형 실리콘기판(11) 상에 베이스용 제 2 도전형인 P-형 에피택셜층(12)이 예를 들어 13μm의 두께로 성장된 초기 웨이퍼를 준비한다.First, an initial wafer is prepared on which a second conductive type P-type epitaxial layer 12 for a base is grown to a thickness of, for example, 13 μm on an N + type silicon substrate 11 that is a first conductivity type for a collector.
이어서, 에피택셜층(12) 상에 마스크용 초기 산화막(도시 안됨)을 일정 두께로 성장한 후 베이스 콘택을 위한 P+형 확산층(15)을 형성한다. 이를 좀 더 상세히 언급하면, 사진식각공정을 이용하여 상기 산화막에 개구부, 즉 P+형 확산층(15)의 형성을 위한 영역의 에피택셜층(12)을 노출시킨 개구부를 형성한다. 그런 다음, 이온주입공정 또는 확산공정을 이용하여 상기 개구부 내의 노출된 에피택셜층(12)에 P+형 확산층(15)을 형성한다.Subsequently, an initial oxide film (not shown) for mask is grown on the epitaxial layer 12 to a predetermined thickness to form a P + type diffusion layer 15 for the base contact. In more detail, a photolithography process is used to form an opening in the oxide layer, that is, an opening exposing the epitaxial layer 12 in a region for forming the P + type diffusion layer 15. Then, the P + type diffusion layer 15 is formed in the exposed epitaxial layer 12 in the opening by using an ion implantation process or a diffusion process.
그 다음에, 화학기상증착법을 이용하여 상기 초기 산화막 상에 새로운 마스크용 산화막(도시 안됨)을 상기 개구부를 충분히 메울 수 있을 정도의 두께로 적층한다. 이후, 사진식각공정에 의해 상기 산화막에 개구부, 즉 N+형 확산층(16)의 형성을 위한 영역의 에피택셜층(12)을 노출시킨 개구부를 형성한다. 그런 다음, 이온주입공정 또는 확산공정을 이용하여 상기 개구부 내의 노출된 에피택셜층(12)에 N+형 확산층(16)을 형성한다.Subsequently, a new mask oxide film (not shown) is laminated on the initial oxide film to a thickness such that the opening can be sufficiently filled by chemical vapor deposition. Thereafter, an opening in which the epitaxial layer 12 in the region for forming the N + type diffusion layer 16 is exposed is formed in the oxide film by a photolithography process. Then, an N + type diffusion layer 16 is formed in the exposed epitaxial layer 12 in the opening by using an ion implantation process or a diffusion process.
그런 다음, 화학기상증착법을 이용하여 상기 개구부를 충분히 메울 수 있을 정도의 두께로 적층한다. 이어서, 사진식각공정을 이용하여 개별 소자들의 액티브영역의 아이솔레이션을 위한 영역의 상기 산화막을 에피택셜층(12)이 노출될 때까지 습식 식각한 후 노출된 영역의 에피택셜층(12)을 건식식각하여 트렌치(20)를 형성한다. 여기서, 트렌치(20)의 깊이는 에피택셜층(12)의 두께보다 깊게 형성하는 것이 바람직하다.Then, the chemical vapor deposition method is laminated to a thickness sufficient to fill the opening. Subsequently, a wet etching process is performed on the oxide layer in the region for isolating the active regions of the individual devices until the epitaxial layer 12 is exposed using a photolithography process, followed by dry etching the epitaxial layer 12 of the exposed region. To form the trenches 20. Here, the depth of the trench 20 is preferably formed deeper than the thickness of the epitaxial layer 12.
계속하여 트렌치(20) 내의 노출된 에피택셜층(12)의 표면 상에 산화막(21)을 1-2μm의 두께로 형성한다. 한편, 트렌치(20) 내의 빈 공간은 절연물질로 완전히 채우질 수도 있다.Subsequently, an oxide film 21 is formed on the surface of the exposed epitaxial layer 12 in the trench 20 to a thickness of 1-2 탆. Meanwhile, the empty space in the trench 20 may be completely filled with an insulating material.
마지막으로, 사진식각공정을 이용하여 상기 산화막에 에미터용 N+형 확산영역(16)과 베이스용 P+형 확산영역(15)에 콘택하기 위한 콘택홀을 각각 형성하고 나서 에미터용 N+형 확산영역(16)과 베이스용 P+형 확산영역(15)에 전기적으로 콘택하는 에미터전극(17)과 베이스전극(18)을 형성한다. 이와 아울러, N+형 실리콘기판(11)의 후면 전체에 전기적으로 콘택하는 콜렉터전극(19)을 형성하여 반도체소자를 완성한다. 이때, 반도체소자의 농도 특성은 도 8에 도시된 바와 같다.Finally, a contact hole for contacting the emitter N + type diffusion region 16 and the base P + type diffusion region 15 is formed in the oxide film using a photolithography process, and then the emitter N + type diffusion region 16 is formed. ) And an emitter electrode 17 and a base electrode 18 which are in electrical contact with the base P + type diffusion region 15 are formed. In addition, a collector electrode 19 electrically contacting the entire rear surface of the N + type silicon substrate 11 is formed to complete a semiconductor device. In this case, the concentration characteristics of the semiconductor device are as shown in FIG. 8.
따라서, 본 발명은 아이솔레이션 영역을 형성하기 위해 종래와는 달리 열공정을 실시하지 않고 트렌치를 형성하므로 N+형 실리콘기판의 후면의 농도 기울기를 초기 상태와 동일하게 유지할 수 있다.Therefore, in the present invention, since the trench is formed without performing a thermal process to form the isolation region, the concentration gradient of the rear surface of the N + type silicon substrate can be maintained in the same state as the initial state.
또한, 본 발명은 오토도핑에 의한 에피택셜층의 소멸을 방지함으로써 초기 에피택셜층의 두께를 감소할 수 있고 그 결과 종래 트랜지스터와 동일한 베이스 폭을 얻을 수 있고, 역방향 주입효율을 향상할 수 있다.In addition, the present invention can reduce the thickness of the initial epitaxial layer by preventing the disappearance of the epitaxial layer by auto-doping, as a result can obtain the same base width as the conventional transistor, it is possible to improve the reverse injection efficiency.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.On the other hand, the present invention is not limited to the contents described in the drawings and detailed description, it is obvious to those skilled in the art that various modifications can be made without departing from the spirit of the invention. .
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990022018A KR100328590B1 (en) | 1999-06-14 | 1999-06-14 | semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990022018A KR100328590B1 (en) | 1999-06-14 | 1999-06-14 | semiconductor device and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010002282A KR20010002282A (en) | 2001-01-15 |
| KR100328590B1 true KR100328590B1 (en) | 2002-03-14 |
Family
ID=19592034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990022018A KR100328590B1 (en) | 1999-06-14 | 1999-06-14 | semiconductor device and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100328590B1 (en) |
-
1999
- 1999-06-14 KR KR1019990022018A patent/KR100328590B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010002282A (en) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940702647A (en) | Complementary Bipolar Transistors HAVING HIGH EARLY VOLTAGE, HIGH FREZUENCY PERFORMANCE AND HIGH BREAKDOWN VOLTAGE CHARACTERISTICS AND METHOD OF MAKING SAME | |
| KR100343151B1 (en) | High voltage semiconductor device using SIPOS and method for fabricating the same | |
| US6362025B1 (en) | Method of manufacturing a vertical-channel MOSFET | |
| CA1202430A (en) | Semiconductor device | |
| US5096842A (en) | Method of fabricating bipolar transistor using self-aligned polysilicon technology | |
| US20040065942A1 (en) | Reduce 1/f noise in NPN transistors without degrading the properties of PNP transistors in integrated circuit technologies | |
| KR20040110547A (en) | Bipolar junction transistor and method for fabricating the same | |
| KR100328590B1 (en) | semiconductor device and method for manufacturing the same | |
| US5717227A (en) | Bipolar junction transistors having insulated gate electrodes | |
| JP2001196382A (en) | Semiconductor device and its manufacturing method | |
| US5244822A (en) | Method of fabricating bipolar transistor using self-aligned polysilicon technology | |
| JPH10189755A (en) | Semiconductor device and its manufacturing method | |
| KR19990065744A (en) | Bipolar transistor having a diode between a collector and an emitter and a manufacturing method thereof | |
| KR100275539B1 (en) | Self-aligned bipolar transistor and its fabrication method | |
| JPH07106337A (en) | Semiconductor device and manufacture thereof | |
| JPH05109748A (en) | Semiconductor device and manufacture of the same | |
| JP3164375B2 (en) | Method of forming transistor | |
| KR100273687B1 (en) | Bipolar transistor and method for forming the same | |
| KR100337073B1 (en) | Isolation method of semiconductor device | |
| KR100319872B1 (en) | Manufacturing Method of BiCMOS Semiconductor Device with Improved Reliability | |
| KR100273121B1 (en) | Junction type bipolar transistor and method for fabricating thereof | |
| KR0158628B1 (en) | A bipolar transistor and method of making thereof | |
| KR0145118B1 (en) | Darlington connected semiconductor device and manufacturing method thereof | |
| KR100264519B1 (en) | Method for fabricating bipolar transistor | |
| JPH0475348A (en) | Semiconductor device and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130130 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140224 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20150226 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20160223 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20170220 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20180212 Year of fee payment: 17 |
|
| LAPS | Lapse due to unpaid annual fee |