KR100327051B1 - 동기 정류기를 사용한 비대칭 플라이백 회로 - Google Patents

동기 정류기를 사용한 비대칭 플라이백 회로 Download PDF

Info

Publication number
KR100327051B1
KR100327051B1 KR1020000002759A KR20000002759A KR100327051B1 KR 100327051 B1 KR100327051 B1 KR 100327051B1 KR 1020000002759 A KR1020000002759 A KR 1020000002759A KR 20000002759 A KR20000002759 A KR 20000002759A KR 100327051 B1 KR100327051 B1 KR 100327051B1
Authority
KR
South Korea
Prior art keywords
output
terminal
signal
synchronous rectifier
gate
Prior art date
Application number
KR1020000002759A
Other languages
English (en)
Other versions
KR20000071269A (ko
Inventor
이상윤
Original Assignee
이형도
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이형도, 삼성전기주식회사 filed Critical 이형도
Priority to KR1020000002759A priority Critical patent/KR100327051B1/ko
Publication of KR20000071269A publication Critical patent/KR20000071269A/ko
Application granted granted Critical
Publication of KR100327051B1 publication Critical patent/KR100327051B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/3353—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having at least two simultaneously operating switches on the input side, e.g. "double forward" or "double (switched) flyback" converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

본 발명은 펄스폭 변조부의 출력을 이용하여 동기 정류기의 턴-오프시 이중 지연을 방지토록 한 동기 정류기를 사용한 비대칭 플라이백 회로에 관한 것으로서, 이러한 본 발명은, 펄스폭 변조부에서 스위치의 게이트 구동 신호를 발생함과 동시에 기준전압을 발생하고, 신호 지연부에서는 상기 펄스폭 변조부에서 출력되는 스위치의 게이트 구동 신호를 지연시킨다. 그리고 반전 및 보상부는 상기 신호 지연부에서 출력되는 게이트 구동 신호와 상기 펄스폭 변조부에서 출력되는 기준전압을 비교하고 그 결과치를 증폭하여 동기 정류기의 턴-오프시 보상된 게이트 구동 신호를 발생함으로써, 동기 정류기의 턴-오프시 게이트 구동 신호가 지연되는 것을 방지한다.

Description

동기 정류기를 사용한 비대칭 플라이백 회로{Asymmetrical flyback circuit using syncronous rectifier}
본 발명은 AC 어덥터에 적용되는 비대칭 플라이백 회로에 관한 것으로 특히, 펄스폭 변조부의 출력을 이용하여 동기정류기의 턴온전 동기정류기의 2차측 스위치인 모스 트랜지스터(MOSFET)의 기생 다이오드 도통시 발생되는 손실을 최소화하고, 동기 정류기의 턴-오프시 이중 지연을 방지토록 한 동기 정류기를 사용한 비대칭 플라이백 회로에 관한 것이다.
최근 들어, 전세계적으로 노트북 PC는 소형화, 경량화 되어감과 동시에 고성능화를 추구함으로써 필연적으로 멀티미디어 체제구축, CPU의 고속화, 메모리 증가 등등 시스템의 사양 증대가 지속적으로 요구되는 실정이다.
또한, 각 시스템 사양 각각의 자원에 대한 용량이 증가하는 관계로 노트 북 PC용 AC 아답터(ADAPTER)도 현재는 45∼50와트(W)의 전력을 사용하나 점차 60와트, 75와트 및 80와트 이상의 고용량화와 휴대가 간편한 초소형 슬립화 및 고효율의 요구가 높아지고 있다.
더욱이, AC 아답터를 고효율화로 해야하는 이유는 효율이 높아진다는 것은 내부 전력손실이 작다는 것이며, 이는 내부 발열이 작다는 것을 의미하기 때문에 소형화가 가능하게 된다.
그러나, 현재 AC 아답터로 사용되는 가장 대표적인 방식으로, 플라이백(Fly back) 회로 방식과 공진형 방식이 있는데, 그중 플라이백(Fly back) 회로 방식은 반도체 소자인 MOSFET의 턴-오프(Turn-off) 전압(Vds)과 턴-온(Turn-on) 전류(Ids)의 교차가 큰 하드 스위칭(Hard Switching)하기 때문에 전력의 손실이 크다는 단점이 있으며, 공진형 방식은 스위칭 손실을 줄일 수 있어 소형, 경량화에 대해 유효한 방법이나, 전압과 전류를 정현파 형상으로 만들기 때문에 제어성이 나쁘고, 스위칭소자에 전압, 전류 스트레스(stress)가 크다는 단점을 내포하고 있다.
따라서, 근래에는 효율이 높다는 점으로 인해 동기 정류기(Synchronous Rectifier : SR)를 사용하는 동기 정류방식이 주목받고 있는데, 동기 정류기는 출력 다이오드 대신 MOSFET를 사용하고 동기 정류기 도통시 Rds(on)손실(IF 2* Rds(on))이 발생하나 Rds(on)은 0.020 ~ 0.025Ω 정도로 매우 작으므로 손실이 작기 때문에 효율 상승에 큰 효과가 있다.
상기와 같은 동기 정류방식을 적용한 종래 AC 아답터의 구성은 첨부한 도 1과 같다.
첨부한 도 1의 구성을 살펴보면, 입력되는 상용 교류전원에 섞여있는 노이즈를 제거한 후 후단에 구비되어 있는 디바이스측으로 전달하며, 역으로 후단의 디바이스 측에서 발생되는 전원 노이즈가 상용 교류전원 입력단측으로 전달되는 것을 방지하는 EMI필터(10)와, 상기 EMI필터(10)를 통해 입력되는 AC전원을 정류하여 DC전원으로 전환시키는 브릿지 정류부(20)와, 상기 브릿지 정류부(20)를 통해 정류되어진 DC전원을 상시 220V 교류입력 상태에서의 DC전원 상태로 유지하는 전압 더블러(30)와, 입력되는 스위칭 제어신호에 따라 상기 전압 더블러(30)를 통해 유입되는 전원에 대한 제로 전압 스위칭 동작을 수행하는 비대칭 플라이백 컨버터(40)와, 상기 비대칭 플라이백 컨버터(40)에서 제로 전압 스위칭 동작되는 전압의 변동분에 대하여 트랜스(T1)를 통해 유기되는 전원을 특정 동기신호에 의해 정류하는 동기정류부(50)와, 상기 동기 정류부(50)를 통해 최종 출력되는 전압의 상태를 감지하여 전단으로 전압상태에 대한 정보를 전달하는 피드백부(100)와, 상기 피드백부(100) 및 상기 동기 정류부(50)의 후단에 위치하는 디바이스들의 손상을 방지하는 보호회로(110)와, 상기 피드백부(100)를 통해 전달되는 상기 동기 정류부(50)의 출력전압 상태에 따라 제어신호용 PWM신호를 변조시키는 PWM콘트롤러(70)와, 상기 PWM 콘트롤러(70)에서 출력되는 제어신호에 따라 상기 비대칭 플라이백 컨버터(40)의 제로 전압 스위칭 동작을 제어하기 위한 구동신호를 발생시키는 스위치 게이트 드라이버(80), 및 상기 스위치 게이트 드라이버(80)에서 출력되는 구동신호중 상기 비대칭 플라이백 컨버터(40) 내부의 로우 사이드 스위치를 구동하기 위한 구동신호(L)에 의해 상기 동기 정류부(50)의 동기상태를 제어하기 위한 SR게이트 드라이버(90)로 구성된다.
상기와 같이 구성되는 동기 정류방식을 적용한 종래 AC 아답터의 구성중 동기 정류방식에 관련한 부분의 구성을 살펴보면, 첨부한 도 2에 도시되어 있는 바와 같이, 첨부한 도 1의 비대칭 플라이백 컨버터(40)와 동기 정류부(50) 및 SR게이트 구동부(90)의 간략적인 회로구성과, PWM 콘트롤러(70) 및 스위치 게이트 구동부(80)가 도시되어 있다.
첨부한 도 2에 도시되어 있는 구성을 같략히 살펴보면, 펄스폭 변조신호를 발생하는 PWM 콘트롤러(70)와, 상기 PWM 콘트롤러(70)에서 출력되는 펄스폭 변조신호에 따라 하이 사이드 및 로우 사이드 스위치 게이트를 구동시키는 스위치 게이트 드라이버(80)와, 상기 스위치 게이트 드라이버(80)의 출력 신호에 따라 스위칭 동작을 하는 하이 사이드 스위치(SWH) 및 로우 사이드 스위치(SWL)와, 상기 하이 사이드 스위치(SWH) 및 로우 사이드 스위치(SWL)의 스위칭 동작에 따라 일차측 전압을 이차측으로 유기 시키는 트랜스(T1)와, 상기 트랜스(T1)의 2차측 출력 전압을 정류하는 동기 정류기(SR)와, 상기 스위치 게이트 드라이버(80)에서 출력되는 로우 사이드 스위치 게이트 구동 신호로 상기 동기 정류기(SR)의 게이트를 구동시키는 절연 트랜스포머(T2)로 구성되었다.
이와 같이 구성된 종래 동기 정류기를 사용한 비대칭 플라이백 회로는, 펄스폭 변조부(70)에서 출력되는 펄스폭 변조신호로 게이트 드라이버(80)는 비대칭 플라이백 컨버터(40)내부의 하이 사이드 스위치(SWH) 및 로우 사이드 스위치(SWL)의 게이트를 구동한다.
그리고, 트랜스(T1)는 상기 하이 사이드 스위치(SWH) 및 로우 사이드 스위치(SWL)의 스위칭 동작에 따라 일차측 전압을 이차측으로 유기 시키게 되며, 동기 정류기(SR)는 상기 트랜스(T1)의 이차측 출력 전압을 정류하여 출력시킨다. 그리고 절연 트랜스포머(T2)는 상기 스위치 게이트 드라이버(80)에서 출력되는 로우 사이드 스위치 게이트 구동 신호를 이용하여 상기 동기 정류기(SR)의 게이트를 구동시킨다.
즉, 동기 정류기(SR)의 게이트 구동 신호는 하이 사이드 스위치(SWH)의 턴-오프와 동기 정류기(SR)의 턴-온 사이, 상기 동기 정류기(SR)의 턴-오프와 하이 사이드 스위치(SWH)의 턴-온 사이에 지연을 갖고 공급된다.
또한, 로우 사이드 스위치(SWL)의 턴-오프후 하이 사이드 스위치(SWH)가 턴-온 되기 이전까지는 2차측으로 전달된 에너지가 소모된 후이고, (-)의 일차측 전류가 흐르기 때문에 로우 사이드 스위치(SWL)의 턴-오프 이내에 상기 동기 정류기(SR)를 턴-오프 시켜야 한다.
이를 위해 종래에는 동기 정류기(SR)의 게이트 신호를 로우 사이드 스위치(SWL)와 동일하게 하기 위한 목적으로 로우 사이드 스위치(SWL)의 게이트 구동 신호를 절연 트랜스포머(T2)를 통해 상기 동기 정류기(SR)의 게이트에 인가한다.
도 3에 도시되어 있는 파형 a는 상기 하이 사이드 스위치 게이트 전압 파형이고, 파형 b는 상기 로우 사이드 스위치 게이트 전압 파형이며, 파형 c는 동기 정류기의 게이트 전압 파형이다.
상기 도 3에 도시되어 있는 전압 파형을 참조하여 도 2에 도시되어 있는 회로의 동작을 살펴보면, 도 3에서 파형 a의 구간에 상기 하이 사이드 스위치(SWH)가 온동작하므로 트랜스(T1)에 에너지가 저장된다.
이후, 상기 파형 a의 전압 상태가 로우상태로 전환되면 상기 하이 사이드 스위치(SWH)가 턴오프되며, 그로인해 상기 트랜스(T1)의 극성이 전환되어 2차측으로 전압이 유기되므로써 전류(isec)가 흐르게 된다.
이때, 상기 전류(isec)가 흐르기 위해서 로우 사이드 스위치(SWL)의 턴온동작 전압 즉, 파형 b의 전압을 이용하여 SR게이트 드라이버(90)를 통해 동기 정류기(SR)를 턴온 구동시킨다.
따라서, 상기 로우 사이드 스위치(SWL)가 온동작하는 동안은 상기전류(isec)가 지속적으로 흐르고, 상기 로우 사이드 스위치(SWL)가 턴오프되면 상기 전류(isec)는 흐름을 멈추게 되는 것이다.
그러나, 실제적으로 상기 하이 사이드 스위치(SWH)가 턴오프 시점과 상기 로우 사이드 스위치(SWL)의 턴온 시점사이에 지연시간이 존재하고, 상기 트랜스(T1)의 2차측 전류(isec)는 상기 하이 사이드 스위치(SWH)의 턴오프 시점부터 흐르기 때문에 상기 동기 정류기(SR)가 턴온되기 전까지는 상기 동기 정류기(SR) 내부의 기생 다이오드를 통해 흐르게 된다(첨부한 도 3에서 파형 c참조).
따라서, 상기 동기 정류기(SR) 내부의 기생 다이오드를 통해 전류(isec)가 흐르는 동안 기생 다이오드에서의 전압 강하에 의한 전력손실(DSR)이 발생된다.
또한, 상기 동기 정류기(SR)는 PWM 콘트롤러(70)의 출력신호로 부터 스위치 게이트 드라이버(80)와 SR게이트 드라이버(90)를 경유한 신호에 의해 동작하기 때문에 이중적인 시간 지연이 발생하며, 이러한 지연시간에 의해 상기 로우 사이드 스위치(SWL)의 턴오프 시점보다 지연된 시점에서 턴오프 동작하게 되므로 오동작의 문제점이 발생된다(첨부한 도 3에서 파형 d참조).
더욱이, 상기 로우 사이드 스위치(SWL)가 턴오프됨과 동시에 트랜스(T1)의 1차측 전류(ipri)는 상기 하이 사이드 스위치(SWH)의 기생 다이오드를 통해 흐르기 때문에 상기 동기 정류기(SR)의 턴오프 시점은 상기 로우 사이드 스위치(SWL)의 턴오프 시점과 동일하여야 하지만 도 2에 도시되어 있는 종래의 기술에서는 이러한 필요조건을 만족시키지 못한다는 문제점이 발생되는 것이다.
상기의 문제점을 해결하기 위한 본 발명의 목적은 펄스폭 변조부의 출력을 이용하여 동기 정류기의 턴-오프시 이중 지연을 방지토록 한 동기 정류기를 사용한 비대칭 플라이백 회로를 제공하는 데 있다.
도 1은 동기 정류방식을 적용한 AC 아답터의 블록 구성 예시도,
도 2는 종래 동기 정류 방식에 관련한 부분의 간략 회로도,
도 3은 도 2의 문제점을 설명하기 위한 파형도,
도 4는 본 발명에 따른 동기 정류방식을 적용한 AC 아답터의 블록 구성 예시도,
도 5는 본 발명에 의한 동기 정류기를 사용한 비대칭 플라이백 회로도,
도 6은 본 발명에서 스위치(L)의 게이트 전압과 동기 정류기의 게이트 전압 파형도,
도 7은 본 발명에서 동기 정류기의 게이트 전압과 트랜스의 2차측 전류 파형도,
도 8은 본 발명에서 동기정류기의 게이트 전압과 1차측 하이사이드 전류 파형도.
상기 목적을 달성하기 위한 본 발명에 따른 동기 정류기를 사용한 비대칭 플라이백 회로의 특징은 스위치의 게이트를 구동하기 위한 게이트 구동 신호와 기준전압을 발생하는 펄스폭 변조부와; 상기 펄스폭 변조부에서 출력되는 게이트 구동 신호에 따라 하이 사이드 스위치 및 로우 사이드 스위치를 구동시키는 스위치 게이트 구동부와; 상기 하이 사이드 및 로우 사이드 스위치의 스위칭 동작에 따라 일차측 전압을 이차측으로 유기 시키는 트랜스와; 상기 트랜스의 2차측 출력 전압을 정류하는 동기 정류부와; 상기 펄스폭 변조부에서 출력되는 게이트 구동 신호를 지연시킨 후 상기 펄스폭 변조부에서 출력되는 기준전압과 비교하여 그 결과치를 증폭하여 상기 동기 정류부의 구동신호로 제공하는 정류구동신호 발생부; 및 상기 정류구동신호 발생부에서 출력되는 구동신호를 절연 트랜스포머를 통해 입력받아 상기 동기 정류부내에 구비되어 있는 모스트랜지스터로 이루어진 동기 정류 수단을 구동하는 동기정류 구동부를 포함하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 부가적인 특징으로 상기 정류구동신호 발생부는 상기 펄스폭 변조부에서 출력되는 게이트 구동 신호를 지연시키는 신호 지연수단과; 상기 신호 지연수단에서 출력되는 게이트 구동 신호와 상기 펄스폭 변조부에서 출력되는 기준전압을 비교하고 그 결과치를 증폭하여 상기 동기정류 수단의 턴-오프시 보상된 게이트 구동 신호를 발생하는 반전 및 보상 수단을 포함하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 부가적인 다른 특징으로 상기 신호 지연수단은 시정수 만큼 상기 스위치 게이트 구동 신호를 지연시키는 저항 및 콘덴서로 구성된 RC필터를 사용하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 부가적인 또 다른 특징으로 상기 반전 및 보상수단은 상기 펄스폭 변조부에서 출력되는 기준전압과 상기 신호 지연수단에서 출력되는 신호를 비교하는 비교기와; 상기 비교기의 출력 신호를 증폭하여 지연이 보상된 동기 정류기의 게이트 구동 신호를 발생하는 버퍼 증폭기를 포함하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 부가적인 또 다른 특징으로 상기 버퍼 증폭기는 소정의 양전압을 제 1저항을 통해 콜렉터 단자에 입력받고 상기 양전압을 제 2저항을 통해 베이스 단자에 입력받되 상기 베이스 단자에 걸리는 상기 비교기의 출력신호에 의해 온/오프 동작하는 제 1트랜지스터와; 상기 제 1트랜지스터의 에미터 단자에 걸리는 전압을 에미터 단자로 입력받고 베이스 단자에는 상기 비교기의 출력신호가 입력되어 상기 제 1트랜지스터와 반동하여 동작하는 제 2트랜지스터를 포함하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 부가적인 또 다른 특징으로 상기 동기 정류부는 상기 트랜스의 2차측 전압 출력단과 접지단 사이에 병렬 연결되어 있는 제 1콘덴서와; 상기 트랜스의 2차측 일단에 드레인 단자가 연결되고 접지단에 소스단자가 연결되는 MOSFET소자인 동기 정류수단를 포함하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 부가적인 또 다른 특징으로 상기 동기정류 구동부는 상기 동기 정류수단의 게이트 단자와 접지단 사이에 연결되는 제 3저항과; 상기 동기 정류수단의 게이트 단자에 캐소드 단자가 연결되고 접지단에 애노드 단자가 연결되는 제 1다이오드와; 상기 절연 트랜스포머의 2차측 전압 출력단과 상기 동기 정류수단의 게이트 단자사이에 제 4저항; 및 상기 절연 트랜스포머 2차측의 타단과 상기 제 1다이오드의 애노드 단자 사이에 연결되는 제 2콘덴서를 포함하는 데 있다.
본 발명의 상술한 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 후술되는 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
우선, 본 발명을 설명하기에 앞서, 본 발명에 적용된 기술적 사상을 간략히 살펴보면, 종래 기술에서의 문제점이 트랜스(T1)의 2차측 전류(isec)가 동기 정류기(SR) 내부의 기생 다이오드를 통해 흐름에 따라 발생되는 전력의 손실과, 동기 정류기(SR)의 온/오프 동작시 지연시간에 의해 동작 조건의 구간과 다른 구간에서 동작한다는 것이므로, 지연시간을 줄이고 상기 기생 다이오드를 통한 트랜스(T1)의 2차측 전류(isec) 흐름을 억제하는 것과, 2차측 전류(isec)가 오프시 즉, 로우사이드 스위치(SWL)의 턴오프와 동시에 동기정류기(SR) 게이트 전압을 턴오프시켜 지연을 방지하는 것이 기술의 관건이다.
따라서, 비대칭 플라이백 컨버터(40) 내부의 하이 사이드 스위치(SWH)의 턴오프 시점에 동기 정류기(SR)를 턴온시킨다면 상기 동기 정류기(SR)의 기생 다이오드를 통한 트랜스(T1)의 2차측 전류(isec) 흐름을 억제할 수 있다는 것과, 스위치 게이트 드라이버의 입력신호 즉, PWM 콘트롤러의 출력신호를 사용한다면 동기정류기 게이트 전압이 턴오프 지연을 방지할 수 있다는 데 착안한 것이다.
그러므로, 본 기술의 요점은 스위치 게이트 드라이버의 출력신호를 동기 정류기(SR)의 구동신호로 사용하던 종래 기술에서 탈피하여, PWM 콘트롤러에서 출력되는 신호를 상기 동기 정류기(SR)의 구동신호로 직접 사용한다는 것이다.
이하 본 발명을 상세하게 설명한다.
도 4는 본 발명에 따른 동기 정류방식을 적용한 AC 아답터의 블록 구성 예시도로서, 첨부한 도 4에 도시되어 있는 구성을 살펴보면, 입력되는 상용 교류전원에 섞여있는 노이즈를 제거한 후 후단에 구비되어 있는 디바이스측으로 전달하며, 역으로 후단의 디바이스 측에서 발생되는 전원 노이즈가 상용 교류전원 입력단측으로 전달되는 것을 방지하는 EMI필터(10)와, 상기 EMI필터(10)를 통해 입력되는 AC전원을 정류하여 DC전원으로 전환시키는 브릿지 정류부(20)와, 상기 브릿지 정류부(20)를 통해 정류되어진 DC전원을 상시 220V 교류입력 상태에서의 DC전원 상태로 유지하는 전압 더블러(30)와, 입력되는 스위칭 제어신호에 따라 상기 전압 더블러(30)를 통해 유입되는 전원에 대한 제로 전압 스위칭 동작을 수행하는 비대칭 플라이백 컨버터(40)와, 상기 비대칭 플라이백 컨버터(40)에서 제로 전압 스위칭 동작되는 전압의 변동분에 대하여 트랜스(T1)를 통해 유기되는 전원을 특정 동기신호에 의해정류하는 동기 정류부(50)와, 상기 동기 정류부(50)를 통해 최종 출력되는 전압의 상태를 감지하여 전단으로 전압상태에 대한 정보를 전달하는 피드백부(100)와, 상기 피드백부(100) 및 상기 동기 정류부(50)의 후단에 위치하는 디바이스들의 손상을 방지하는 보호회로(110)와, 상기 피드백부(100)를 통해 전달되는 상기 동기 정류부(50)의 출력전압 상태에 따라 제어신호용 PWM신호를 변조시키는 PWM콘트롤러(70)와, 상기 PWM 콘트롤러(70)에서 출력되는 제어신호에 따라 상기 비대칭 플라이백 컨버터(40)의 제로 전압 스위칭 동작을 제어하기 위한 구동신호를 발생시키는 스위치 게이트 드라이버(80), 및 상기 PWM 콘트롤러(70)에서 출력되는 제어신호와 기준전압신호를 입력받아 상기 동기 정류부(50)의 동기상태를 제어하기 위한 SR게이트 드라이버(90)로 구성된다.
블록 구성도로는 첨부한 도 4의 구성이 첨부한 도 1에 도시되어 있는 종래 기술 구성과 별다른 차이가 없는 것처럼 보이나. 종래 기술과 본 발명의 차이는 이하에서 설명하는 상세 회로 구성에 의해 명확해 질 것이다.
첨부한 도면중 도 5는 본 발명에 의한 동기 정류기를 사용한 비대칭 플라이백 회로의 구성도이다.
도시된 바와 같이, 스위치의 게이트를 구동하기 위한 게이트 구동 신호와 기준전압(Vref)을 발생하는 PWM 콘트롤러(70A)와, 상기 PWM 콘트롤러(70A)에서 출력되는 게이트 구동 신호에 따라 하이 사이드 스위치(SWH) 및 로우 사이드 스위치(SWL)를 구동시키는 스위치 게이트 구동부(80)와, 상기 하이 사이드 및 로우 사이드 스위치(SWH, SWL)의 스위칭 동작에 따라 일차측 전압을 이차측으로 유기 시키는 트랜스(T1)와, 상기 트랜스(T1)의 2차측 출력 전압을 정류하는 동기 정류부(50A)와, 상기 PWM 콘트롤러(70A)에서 출력되는 게이트 구동 신호를 지연시킨 후 상기 PWM 콘트롤러(70A)에서 출력되는 기준전압(Vref)과 비교하여 그 결과치를 증폭하여 상기 동기 정류부(50A)의 구동신호로 제공하는 SR게이트 드라이버(90A)로 구성된다.
이때, 상기 SR게이트 드라이버(90A)는 상기 PWM 콘트롤러(70A)에서 출력되는 게이트 구동 신호를 지연시키는 신호 지연부(91)와, 상기 신호 지연부(91)에서 출력되는 신호와 상기 PWM 콘트롤러(70A)에서 출력되는 기준전압(Vref)을 비교하고 그 결과치를 증폭하여 동기 정류기(SR)의 턴-오프시 보상된 게이트 구동 신호를 발생하는 반전 및 보상부(92)로 이루어지며, 상기 신호 지연부(91)는 시정수만큼 상기 스위치 게이트 구동 신호를 지연시키는 저항(R1) 및 콘덴서(C1)로 구성된다.
또한, 상기 반전 및 보상부(92)는 상기 PWM 콘트롤러(70A)에서 출력되는 기준전압(Vref)과 상기 신호 지연부(91)에서 출력되는 신호를 비교하는 비교기(OP)와, 상기 비교기(OP)의 출력 신호를 증폭하여 동기 정류기 게이트 구동 신호를 발생하는 버퍼 증폭기(93)로 구성된다.
또한, 상기 버퍼 증폭기(93)는 소정의 양전압(Vcc)을 제 5저항(R5)을 통해 콜렉터 단자에 입력받고 상기 양전압(Vcc)을 제 4저항(R4)을 통해 베이스 단자에 입력받되 상기 베이스 단자에 걸리는 상기 비교기(OP)의 출력신호에 의해 온/오프 동작하는 제 1트랜지스터(Q1)와, 상기 제 1트랜지스터(Q1)의 에미터 단자에 걸리는 전압을 에미터 단자로 입력받고 베이스 단자에는 상기 비교기(OP)의 출력신호가 입력되어 상기 제 1트랜지스터(Q1)와 반동하여 동작하는 제 2트랜지스터(Q2)로 구성된다.
또한, 상기 반전 및 보상부(92)에서 출력되는 1차측 신호를 2차측에 구비되어 있는 동기정류기의 게이트 구동신호로 제공하기 위해 절연 트랜스포머(T2)가 구비되어 있다.
또한, 동기 정류부(50A)는 상기 트랜스(T1)의 2차측 전압 출력단과 접지단 사이에 병렬 연결되어 있는 제 2콘덴서(C2)와, 상기 트랜스(T1)의 2차측 일단에 드레인 단자가 연결되고 접지단에 소스단자가 연결되는 모스 트랜지스터소자인 동기 정류기(SR)로 구성되어 있다.
또한, 상기 동기 정류기(SR)의 구동을 위한 동기정류기 구동부(94)는 상기 동기 정류기(SR)의 게이트 단자와 접지단 사이에 연결되는 제 3저항(R3)과, 상기 동기 정류기(SR)의 게이트 단자에 캐소드 단자가 연결되고 접지단에 애노드 단자가 연결되는 제 1다이오드(D1)와, 상기 절연 트랜스포머(T2)의 2차측 전압 출력단과 상기 동기 정류기(SR)의 게이트 단자사이에 제 2저항(R2) 및 상기 절연 트랜스포머(T2) 2차측의 타단과 상기 제 1다이오드(D1)의 애노드 단자 사이에 연결되는 제 5콘덴서(C5)로 구성된다.
이와 같이 구성된 본 발명에 의한 비대칭 플라이백 회로는, PWM 콘트롤러(70A)에서 스위치 게이트를 구동시키기 위한 게이트 구동 신호와 기준전압(Vref)을 발생하게 되며, 스위치 게이트 드라이버(80)는 상기 게이트 구동 신호에 의거 하이 사이드 스위치(SWH) 및 로우 사이드 스위치(SWL)의 게이트를 구동한다.
그리고, 트랜스(T1)는 상기 하이 사이드 스위치(SWH) 및 로우 사이드 스위치(SWL)의 스위칭 동작에 따라 일차측 전압을 이차측으로 유기 시키게 되며, 동기 정류기(SR)는 상기 트랜스(T1)의 이차측 출력 전압을 정류하여 출력시킨다.
한편, 동기 정류기(SR)의 턴-오프시 지연을 방지하기 위해서, 기존의 로우 사이드 스위치 게이트 구동신호를 이용하지 않고 상기 PWM콘트롤러(70A)의 출력신호를 직접이용해 비교기의 반전 입력으로 사용하였다.
이때, 상기 신호 지연부(91)가 구비되어 있는 이유는 상기 하이 사이드 스위치(SWH)가 온동작하는 동안 상기 동기 정류기(SR)가 온동작하여 상기 트랜스(T1)의 2차측 전류(isec)가 역으로 흐르는 것을 방지하기 위한 것이다.
그리고, 반전 및 보상부(92)내의 비교기(OP)는 상기 신호 지연부(91)에서 얻어지는 신호를 반전 데이터 입력단으로 입력받고, 상기 PWM 콘트롤러(70A)에서 출력되는 기준전압(Vref)을 비반전 데이터 입력단에 입력받아 그 크기를 비교한 후 그 비교치에 따른 전압신호를 하이 혹은 로우 상태의 전압신호로 출력한다.
그리고, 비교기(OP)의 출력은 버퍼 증폭기(93)에서 증폭되어 동기 정류기(SR)의 턴-오프시 지연을 보상하기 위한 게이트 구동 신호로 출력되는데, 상기 버퍼 증폭기(93)에서 증폭되어진 신호는 상기 비교기(OP)에서 출력되는 신호에 대하여 위상 반전된 상태를 유지한다.
아울러 절연 트랜스포머(T2)는 1차측과 2차측의 절연을 위한 것이며, 상기 버퍼 증폭기(93)에서 출력되는 반전 및 보상된 게이트 구동 신호로 저항(R1, R3)에의해 분압된 후 상기 동기 정류기(SR)의 게이트를 구동하여, 턴-오프시 지연을 보상하게 된다.
도 6는 동기 정류기의 게이트 전압과 로우 사이드 스위치의 게이트 전압 파형을 나타낸 것이다. 도시된 바와 같이, 로우 사이드 스위치(SWL)의 턴-오프와 동시에 동기 정류기(SR)가 턴-오프 되어 지연이 발생하지 않음을 알 수 있다.
도 7은 동기 정류기의 게이트 전압과 트랜스의 2차 전류 파형을 나타낸 것이다. 하이 사이드 스위치 게이트 전압이 턴오프된 후 이차전류(isec)가 도통하여 최소한 RC 지연 시간 후 동기정류기 게이트 전압이 턴온하므로써 기생다이오드를 통한 손실이 최소화 되었고, 이차 전류의 오프시 동시에 동기 정류기가 턴-오프 되어 기생 다이오드 도통이 없고, 이중 지연 현상이 없이 오동작을 일으키지 않는다.
도 8은 동기정류기 게이트 전압과 하이 사이드 전류파형을 나타낸 것으로, 1차 하이 사이드 전류가 (-)으로 흐르기전에 동기정류기 게이트 전압이 지연없이 턴오프되는 것을 도시하고 있다.
이상의 설명에서 본 발명은 특정의 실시예와 관련하여 도시 및 설명하였지만, 특허청구범위에 의해 나타난 발명의 사상 및 영역으로부터 벗어나지 않는 한도 내에서 다양한 개조 및 변화가 가능하다는 것을 당업계에서 통상의 지식을 가진 자라면 누구나 쉽게 알 수 있을 것이다.
이상에서 상술한 바와 같이 본 발명은, 펄스폭 변조부의 출력을 이용하고 비교기를 이용하여 상기 펄스폭 변조부에서 출력되는 스위치의 게이트 구동 신호를위상 반전시켜 동기 정류기의 게이트를 구동함으로써, 동기정류기 게이트 전압 턴온의 지연을 방지하여 기생다이오드를 통한 손실을 최소화하고, 동기 정류기의 턴-오프시 발생되는 지연을 제거할 수 있는 효과가 있다.

Claims (7)

  1. 스위치의 게이트를 구동하기 위한 게이트 구동 신호와 기준전압을 발생하는 펄스폭 변조부와;
    상기 펄스폭 변조부에서 출력되는 게이트 구동 신호에 따라 하이 사이드 스위치 및 로우 사이드 스위치를 구동시키는 스위치 게이트 구동부와;
    상기 하이 사이드 및 로우 사이드 스위치의 스위칭 동작에 따라 일차측 전압을 이차측으로 유기 시키는 트랜스와;
    상기 트랜스의 2차측 출력 전압을 정류하는 동기 정류부와;
    상기 펄스폭 변조부에서 출력되는 게이트 구동 신호를 지연시킨 후 상기 펄스폭 변조부에서 출력되는 기준전압과 비교하여 그 결과치를 증폭하여 상기 동기 정류부의 구동신호로 제공하는 정류구동신호 발생부; 및
    상기 정류구동신호 발생부에서 출력되는 구동신호를 절연 트랜스포머를 통해 입력받아 상기 동기 정류부내에 구비되어 있는 모스트랜지스터로 이루어진 동기 정류 수단을 구동하는 동기정류 구동부를 포함하는 것을 특징으로 하는 동기 정류기를 사용한 비대칭 플라이백 회로.
  2. 제 1 항에 있어서,
    상기 정류구동신호 발생부는 상기 펄스폭 변조부에서 출력되는 게이트 구동 신호를 지연시키는 신호 지연수단과;
    상기 신호 지연수단에서 출력되는 게이트 구동 신호와 상기 펄스폭 변조부에서 출력되는 기준전압을 비교하고 그 결과치를 증폭하여 상기 동기정류 수단의 턴-오프시 보상된 게이트 구동 신호를 발생하는 반전 및 보상 수단을 포함하는 것을 특징으로 하는 동기 정류기를 사용한 비대칭 플라이백 회로.
  3. 제 2 항에 있어서,
    상기 신호 지연수단은 시정수 만큼 상기 스위치 게이트 구동 신호를 지연시키는 저항 및 콘덴서로 구성된 RC필터를 사용하는 것을 특징으로 하는 동기 정류기를 사용한 비대칭 플라이백 회로.
  4. 제 2 항에 있어서,
    상기 반전 및 보상수단은 상기 펄스폭 변조부에서 출력되는 기준전압과 상기 신호 지연수단에서 출력되는 신호를 비교하는 비교기와;
    상기 비교기의 출력 신호를 증폭하여 지연이 보상된 동기 정류기의 게이트 구동 신호를 발생하는 버퍼 증폭기를 포함하는 것을 특징으로 하는 동기 정류기를 사용한 비대칭 플라이백 회로.
  5. 제 4 항에 있어서,
    상기 버퍼 증폭기는 소정의 양전압을 제 1저항을 통해 콜렉터 단자에 입력받고 상기 양전압을 제 2저항을 통해 베이스 단자에 입력받되 상기 베이스 단자에 걸리는 상기 비교기의 출력신호에 의해 온/오프 동작하는 제 1트랜지스터와;
    상기 제 1트랜지스터의 에미터 단자에 걸리는 전압을 에미터 단자로 입력받고 베이스 단자에는 상기 비교기의 출력신호가 입력되어 상기 제 1트랜지스터와 반동하여 동작하는 제 2트랜지스터를 포함하는 것을 특징으로 하는 동기 정류기를 사용한 비대칭 플라이백 회로.
  6. 제 1 항에 있어서,
    상기 동기 정류부는 상기 트랜스의 2차측 전압 출력단과 접지단 사이에 병렬 연결되어 있는 제 1콘덴서와;
    상기 트랜스의 2차측 일단에 드레인 단자가 연결되고 접지단에 소스단자가 연결되는 MOSFET소자인 동기 정류수단를 포함하는 것을 특징으로 하는 동기 정류기를 사용한 비대칭 플라이백 회로.
  7. 제 1 항에 있어서,
    상기 동기정류 구동부는 상기 동기 정류수단의 게이트 단자와 접지단 사이에 연결되는 제 3저항과;
    상기 동기 정류수단의 게이트 단자에 캐소드 단자가 연결되고 접지단에 애노드 단자가 연결되는 제 1다이오드와;
    상기 절연 트랜스포머의 2차측 전압 출력단과 상기 동기 정류수단의 게이트 단자사이에 제 4저항; 및
    상기 절연 트랜스포머 2차측의 타단과 상기 제 1다이오드의 애노드 단자 사이에 연결되는 제 2콘덴서를 포함하는 것을 특징으로 하는 동기 정류기를 사용한 비대칭 플라이백 회로.
KR1020000002759A 1999-01-25 2000-01-21 동기 정류기를 사용한 비대칭 플라이백 회로 KR100327051B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000002759A KR100327051B1 (ko) 1999-01-25 2000-01-21 동기 정류기를 사용한 비대칭 플라이백 회로

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019990002290 1999-01-25
KR19990002290 1999-01-25
KR1020000002759A KR100327051B1 (ko) 1999-01-25 2000-01-21 동기 정류기를 사용한 비대칭 플라이백 회로

Publications (2)

Publication Number Publication Date
KR20000071269A KR20000071269A (ko) 2000-11-25
KR100327051B1 true KR100327051B1 (ko) 2002-03-06

Family

ID=26634634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000002759A KR100327051B1 (ko) 1999-01-25 2000-01-21 동기 정류기를 사용한 비대칭 플라이백 회로

Country Status (1)

Country Link
KR (1) KR100327051B1 (ko)

Also Published As

Publication number Publication date
KR20000071269A (ko) 2000-11-25

Similar Documents

Publication Publication Date Title
US6198638B1 (en) Synchronous rectifier flyback circuit for zero voltage switching
EP1236265B8 (en) Externally-driven scheme for synchronous rectification
US6426884B1 (en) Reducing reverse currents in a synchronous rectifier circuit
EP1405394B1 (en) Isolated drive circuitry used in switch-mode power converters
JP4262886B2 (ja) ダブルエンデッド絶縁ｄ．ｃ．−ｄ．ｃ．コンバータ
US7830684B2 (en) Reverse biasing active snubber
US5956245A (en) Circuit and method for controlling a synchronous rectifier converter
US6011703A (en) Self-synchronized gate drive for power converter employing self-driven synchronous rectifier and method of operation thereof
US6130828A (en) Multiple output converter having self-synchronized pulse width modulation regulation
US6807073B1 (en) Switching type power converter circuit and method for use therein
US7102898B2 (en) Isolated drive circuitry used in switch-mode power converters
TWI733198B (zh) 用於輻射容錯主動驅動同步電源轉換器之磁性峰值電流模式控制
US20080259649A1 (en) Switched mode power supply comprising a rectifier circuit
US20010033506A1 (en) Simplified implementation of parallelability for modules with synchronous rectification
JP2000262051A (ja) 絶縁型ｄｃーｄｃコンバータ
US20060133116A1 (en) Synchronous rectifier gate drive shutdown circuit
US6169668B1 (en) Zero voltage switching isolated boost converters
US6239993B1 (en) Circuit associated with a power converter and method of operation thereof
KR100327051B1 (ko) 동기 정류기를 사용한 비대칭 플라이백 회로
KR100327052B1 (ko) 영전압 스위칭을 위한 동기 정류기 플라이백 회로
JP2001069756A (ja) スイッチング電源装置
US7099161B2 (en) Converter with synchronous rectifier with ZVS
JP2000224848A (ja) 同期整流器を使用した非対称フライバック回路
JP2003158873A (ja) スイッチング電源装置
KR20010083999A (ko) 비대칭 플라이백 회로의 소프트 스위칭 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee