KR100325075B1 - Field emission display device and manufacturing method - Google Patents

Field emission display device and manufacturing method Download PDF

Info

Publication number
KR100325075B1
KR100325075B1 KR1019980055246A KR19980055246A KR100325075B1 KR 100325075 B1 KR100325075 B1 KR 100325075B1 KR 1019980055246 A KR1019980055246 A KR 1019980055246A KR 19980055246 A KR19980055246 A KR 19980055246A KR 100325075 B1 KR100325075 B1 KR 100325075B1
Authority
KR
South Korea
Prior art keywords
sacrificial layer
film
layer
silicon substrate
polysilicon
Prior art date
Application number
KR1019980055246A
Other languages
Korean (ko)
Other versions
KR20000039792A (en
Inventor
윤석신
신재학
Original Assignee
주식회사 현대 디스플레이 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 현대 디스플레이 테크놀로지 filed Critical 주식회사 현대 디스플레이 테크놀로지
Priority to KR1019980055246A priority Critical patent/KR100325075B1/en
Publication of KR20000039792A publication Critical patent/KR20000039792A/en
Application granted granted Critical
Publication of KR100325075B1 publication Critical patent/KR100325075B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/304Field-emissive cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/14Manufacture of electrodes or electrode systems of non-emitting electrodes
    • H01J9/148Manufacture of electrodes or electrode systems of non-emitting electrodes of electron emission flat panels, e.g. gate electrodes, focusing electrodes or anode electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/02Electrodes other than control electrodes
    • H01J2329/04Cathode electrodes
    • H01J2329/0407Field emission cathodes
    • H01J2329/041Field emission cathodes characterised by the emitter shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

본 발명은 전계 방출 표시 소자 및 그 제조방법을 개시한다. 개시된 본 발명은 실리콘 기판 상부에 원통 형태의 희생층을 형성하는 단계와, 상기 희생층을 마스크로 하여, 실리콘 기판을 소정 깊이만큼 등방성 식각하는 단계와, 상기 실리콘 기판 표면 및 희생층 표면에 폴리실리콘막을 증착하는 단계와, 상기 폴리실리콘막 표면에 보호막을 형성하는 단계와, 상기 보호막과 폴리실리콘막을 비등방성 식각하여, 희생층 측벽 및 실리콘 기판 측벽에 폴리실리콘막, 보호막으로 된 스페이서를 형성하는 단계와, 상기 폴리실리콘, 보호막으로 된 스페이서 양측에 게이트 산화막 및 게이트 전극을 형성하는 단계, 및 상기 희생층 및 보호막을 제거하여, 폴리실리콘막으로 된 실린더 스페이서형 팁을 형성하는 단계를 포함한다.The present invention discloses a field emission display device and a method of manufacturing the same. According to the present invention, there is provided a method of forming a cylindrical sacrificial layer on a silicon substrate, using the sacrificial layer as a mask, isotropically etching the silicon substrate by a predetermined depth, and forming polysilicon on the silicon substrate surface and the sacrificial layer surface. Depositing a film, forming a protective film on the surface of the polysilicon film, and anisotropically etching the protective film and the polysilicon film to form a spacer of polysilicon film and a protective film on the sidewalls of the sacrificial layer and the sidewalls of the silicon substrate. And forming a gate oxide layer and a gate electrode on both sides of the polysilicon and the protective layer, and removing the sacrificial layer and the protective layer to form a cylinder spacer type tip of the polysilicon layer.

Description

전계 방출 표시 소자 및 그 제조방법Field emission display device and manufacturing method thereof

본 발명은 전계 방출 표시 소자(Field emission diplay device) 및 제조방법에 관한 것으로, 보다 구체적으로는 방출 전류를 높이면서 동작 전압을 낮출수 있는 전계 방출 표시 소자의 팁 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field emission display device and a manufacturing method, and more particularly, to a tip of a field emission display device capable of lowering an operating voltage while increasing emission current and a method of manufacturing the same.

공지된 바와 같이 전계 방출 표시 소자는 FEA(field emission array)를 매트릭스 어드레스할 수 있고, CRT와 같이 전자빔이 형광체를 자극하여 음극선 발광을일으키는 원리를 이용한 표시기이다.As is well known, the field emission display device is an indicator using a matrix address capable of matrix addressing a field emission array (FEA), and an electron beam stimulates a phosphor to cause cathode light emission, such as a CRT.

이러한 전계 방출 표시 소자는 대향하는 캐소드판과 애노드판, 그 사이의 진공갭이 존재한다. 여기서, 캐소드판에는 게이트 전극과 전자를 방출하는 다수개의 에미터 팁이 구비된다. 한편, 캐소드판과 대향하는 애노드판에는 형광체가 구비되어 전계 방출 표시 장치의 컬러화를 실현한다.Such field emission display devices have opposing cathode and anode plates and vacuum gaps therebetween. Here, the cathode plate is provided with a gate electrode and a plurality of emitter tips for emitting electrons. On the other hand, the anode plate facing the cathode plate is provided with a phosphor to realize colorization of the field emission display device.

여기서, 전계 방출 표시 소자의 밝기는 에미터 팁의 전자 방출 능력에 의하여 결정되고, 에미터 팁의 전자 방출 능력은 에미터 팁을 구성하는 물질이 얼마만큼의 낮은 일함수를 갖는지에 따라 결정된다.Here, the brightness of the field emission display device is determined by the electron emission capability of the emitter tip, and the electron emission capability of the emitter tip is determined by how low the work function of the material constituting the emitter tip has.

종래에는 일함수가 4 내지 5eV 정도인 실리콘(Si), 몰리브덴(Mo), 텅스텐(W)과 같은 물질로 에미터 팁을 형성하였다.Conventionally, emitter tips are formed of materials such as silicon (Si), molybdenum (Mo), and tungsten (W) having a work function of about 4 to 5 eV.

여기서, 도 1을 참조하여, 실리콘으로 팁을 형성하는 방법에 대하여 설명하면 다음과 같다.Referring to FIG. 1, a method of forming a tip from silicon is described below.

종래의 팁 형성방법은, 도 1에 도시된 바와 같이, 실리콘 기판(1) 상부에 소정의 패턴(도시되지 않음)을 형성한다음, 소정 패턴(도시되지 않음)을 마스크로 하여, 실리콘 기판(1)을 등방성 식각한다. 이때, 상기 등방성 식각시 오버에칭을 실시하여 패턴 하부의 실리콘이 원추 형태가 되도록 한다. 여기서, 원추 형태로 형성된 식각된 부분을 팁(4)이라 한다.In the conventional tip forming method, as shown in FIG. 1, a predetermined pattern (not shown) is formed on the silicon substrate 1, and then a silicon pattern (not shown) is used as a mask. Isotropically etch 1). In this case, the silicon under the pattern is conical by performing overetching during the isotropic etching. Here, the etched portion formed in the shape of a cone is called the tip 4.

그다음, 팁(2) 양측에 실리콘 산화막 및 몰리브덴층을 전자빔 증착(E - beam evaporation) 하여 게이트 산화막(2) 및 게이트 전극(3)을 형성한다.Next, the silicon oxide film and the molybdenum layer are formed on both sides of the tip 2 by electron beam evaporation to form the gate oxide film 2 and the gate electrode 3.

그러나, 상기와 같이 형성된 원추 형태의 팁은 다음과 같은 문제점을 갖는다.However, the cone-shaped tip formed as described above has the following problems.

일반적으로 팁은 뾰족하게 형성되어야 다량의 전류를 방출시킬 수 있다. 그러나 종래 기술에 따르면 원추 형태로 실리콘 팁을 만드는 것은 실질적으로 어려워, 팁의 끝 부분을 뾰족하게 만드는데 어려움이 있다. 또한, 이와같이 원추 형태의 팁을 제작할때에는 팁을 구성하는 물질의 손실이 많다.In general, the tip must be pointed to release a large amount of current. However, according to the prior art, it is practically difficult to make a silicon tip in the form of a cone, which makes it difficult to sharpen the tip of the tip. In addition, when manufacturing the tip in the form of a cone like this there is a lot of loss of material constituting the tip.

또한, 상기와 같은 방식에 따르면, 다수개의 팁의 형상이 모두 균일하게 형성되지 않으므로, 균일도가 매우 떨어진다.In addition, according to the above method, since the shapes of the plurality of tips are not all formed uniformly, the uniformity is very poor.

상기와 같은 이유들로 인하여, 전계 방출 표시 소자는 방출 전류의 양이 적어지게 되고, 동작 전압도 높아지게 된다.For the above reasons, the field emission display device has a smaller amount of emission current and a higher operating voltage.

따라서, 본 발명의 목적은 방출 전류의 양을 증대시키고, 동작 전압을 낮출 수 있는 전계 발광 표시 소자를 제공함에 있다.Accordingly, an object of the present invention is to provide an electroluminescent display device capable of increasing the amount of emission current and lowering the operating voltage.

또한, 본 발명의 다른 목적은 상기한 전계 방출 표시 소자의 제조방법을 제공함에 있다.Another object of the present invention is to provide a method of manufacturing the field emission display device.

[발명이이루고자하는기술적과제][Technical Challenges to Invent]

상기 목적을 달성하기 위한 본 발명의 일견지에 따르면, 전자를 방출하여 형광체를 발광시키는 에미터 팁을 포함하는 전계 방출 표시소자에 있어서, 상기 에미터 팁은 원통 외측벽을 감싸도록 형성되는 실린더 스페이서 형태이고, 폴리실리콘막으로 형성되는 것을 특징으로 한다.According to an aspect of the present invention for achieving the above object, in the field emission display device comprising an emitter tip for emitting electrons to emit a phosphor, the emitter tip is a cylindrical spacer form formed to surround the outer wall of the cylinder And a polysilicon film.

또한, 본 발명의 다른 견지에 따르면, 실리콘 기판 상부에 원통 형태의 희생층을 형성하는 단계와, 상기 희생층을 마스크로 하여, 실리콘 기판을 소정 깊이만큼 등방성 식각하는 단계와, 상기 실리콘 기판 표면 및 희생층 표면에 폴리실리콘막을 증착하는 단계와, 상기 폴리실리콘막 표면에 보호막을 형성하는 단계와, 상기 보호막과 폴리실리콘막을 비등방성 식각하여, 희생층 측벽 및 실리콘 기판 측벽에 폴리실리콘막, 보호막으로 된 스페이서를 형성하는 단계와, 상기 폴리실리콘, 보호막으로 된 스페이서 양측에 게이트 산화막 및 게이트 전극을 형성하는 단계, 및 상기 희생층 및 보호막을 제거하여, 폴리실리콘막으로 된 실린더 스페이서형 팁을 형성하는 단계를 포함한다.In addition, according to another aspect of the invention, forming a sacrificial layer of a cylindrical shape on the silicon substrate, using the sacrificial layer as a mask, isotropic etching the silicon substrate by a predetermined depth, the surface of the silicon substrate and Depositing a polysilicon film on the surface of the sacrificial layer, forming a protective film on the surface of the polysilicon film, anisotropically etching the protective film and the polysilicon film, and forming a polysilicon film and a protective film on the sidewalls of the sacrificial layer and the sidewalls of the silicon substrate. Forming a spacer, forming a gate oxide film and a gate electrode on both sides of the polysilicon and the passivation spacer, and removing the sacrificial layer and the passivation layer to form a cylinder spacer tip made of the polysilicon layer. Steps.

본 발명에 의하면, 도핑된 폴리실리콘막을 이용하여 실린더 스페이서 형태의 팁을 형성하므로써, 방출 전류의 양을 증대시키고, 이에따라 동작 전압도 낮출 수 있다.According to the present invention, by forming a tip in the form of a cylinder spacer using a doped polysilicon film, the amount of discharge current can be increased, and thus the operating voltage can be lowered.

(실시예)(Example)

이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 자세히 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2e는 본 발명의 일실시예에 따른 전계 방출 표시 소자의 제조방법을 설명하기 위한 각 공정별 단면도이다.2A to 2E are cross-sectional views of respective processes for explaining a method of manufacturing a field emission display device according to an exemplary embodiment of the present invention.

먼저, 본 발명의 바람직한 실시예는 도 2a에 도시된 바와 같이, 불순물 도핑이 이루어지고, 웰 드라이브 인(Well drive-in)이 진행된 실리콘 기판(11)상부에 희생층(12)을 4500 내지 5500Å 정도 증착한다.First, in the preferred embodiment of the present invention, as shown in FIG. 2A, the sacrificial layer 12 is formed on the silicon substrate 11 on which the doping of impurities is performed and the well drive-in is performed. To the extent deposited.

이때, 희생층(12)은 실리콘 기판(11)과 식각율이 상이한 물질이면서, 선택적식각이 가능한 PSG(phosphorus silicate glass) 물질로 형성한다.In this case, the sacrificial layer 12 is formed of a PSG (phosphorus silicate glass) material which is a material having a different etching rate from that of the silicon substrate 11 and which can be selectively etched.

이어서, 희생층(12)을 원통 형태(disk shape)로 패터닝한다음, 원통 형태의 희생층(12)을 마스크로 하여 실리콘 기판(11)을 약 5500 내지 6500Å 깊이로 등방성 식각한다. 이때, 등방성 식각으로 희생층(12) 하단의 실리콘 기판(11)에는 언더 컷(under cut)이 발생된다. 상기 등방성 식각시 식각가스로는 SF6가스를 이용한다.Subsequently, the sacrificial layer 12 is patterned into a disk shape, and then the silicon substrate 11 is isotropically etched to a depth of about 5500 to 6500 하여 using the sacrificial layer 12 as a mask. At this time, an under cut is generated in the silicon substrate 11 below the sacrificial layer 12 by isotropic etching. In the isotropic etching, SF 6 gas is used as an etching gas.

그다음, 도 2b에서와 같이, 식각이 진행된 실리콘 기판(11) 및 희생층(12) 표면에 폴리실리콘막(13)과 실리콘 산화막(14)을 순차적으로 증착한다. 이때, 폴리실리콘막(13)은 LPCVD(low pressure chemical vapor deposition) 방식으로 약 900 내지 1100Å 정도 증착하고, 폴리실리콘막(13)은 불순물이 도핑된 막을 사용함이 바람직하다.Next, as shown in FIG. 2B, the polysilicon film 13 and the silicon oxide film 14 are sequentially deposited on the surfaces of the silicon substrate 11 and the sacrificial layer 12 which have been etched. At this time, the polysilicon film 13 is deposited by about 900 to 1100 kPa by low pressure chemical vapor deposition (LPCVD), and the polysilicon film 13 is preferably a film doped with impurities.

이어서, 도 2c에 도시된 바와 같이, 상기 실리콘 산화막(14) 및 도핑된 폴리실리콘막(13)을 RIE(reactive ion etching)법으로 비등방성 식각하여, 희생층(12)의 측벽 및 실리콘 기판(11)의 언더컷 부위에 실리콘 산화막(14) 및 폴리실리콘막(13)의 적층 구조로 된 스페이서(15)가 형성된다. 이때, 상기 실리콘 산화막(14)은 상기 스페이서(15)를 형성하기 위한 식각 공정시 폴리실리콘막(13)의 표면이 식각되는 것을 방지하기 위하여 형성된다.Subsequently, as shown in FIG. 2C, the silicon oxide layer 14 and the doped polysilicon layer 13 are anisotropically etched by reactive ion etching (RIE) to form sidewalls of the sacrificial layer 12 and the silicon substrate ( In the undercut portion of 11), a spacer 15 having a laminated structure of the silicon oxide film 14 and the polysilicon film 13 is formed. In this case, the silicon oxide layer 14 is formed to prevent the surface of the polysilicon layer 13 from being etched during the etching process for forming the spacer 15.

그다음, 도 2d에 도시된 바와 같이, 희생층(12) 구조물의 양옆에 게이트 산화막(16) 및 게이트 전극(17)을 전자선 증착 방식에 의하여 형성한다. 이때, 게이트 산화막(16)은 실리콘 산화막이 이용되고, 게이트 전극(17)은 몰리브덴 금속막이 이용된다. 이와같은 전자선 증착 방식으로 게이트 산화막(16) 및 게이트 전극(17)을 형성하게 되면, 상기 희생층(12) 상부에서도 게이트 산화 물질(16a) 및 게이트 전극(17a)이 쌓이게 된다.Next, as shown in FIG. 2D, gate oxide films 16 and gate electrodes 17 are formed on both sides of the sacrificial layer 12 structure by electron beam deposition. At this time, a silicon oxide film is used for the gate oxide film 16, and a molybdenum metal film is used for the gate electrode 17. When the gate oxide layer 16 and the gate electrode 17 are formed by the electron beam deposition method, the gate oxide material 16a and the gate electrode 17a are also stacked on the sacrificial layer 12.

이어서, 도 2e에 도시된 바와 같이, 희생층(12) 상부에 쌓여있는 게이트 산화 물질(16a) 및 게이트 전극(17a)을 공지의 방법으로 제거한다. 이과정에서 상기 희생층(12) 및 폴리실리콘(13) 표면을 덮고 있는 실리콘 산화막(14)이 동시에 제거된다. 이러한 방식을 리프트 오프(lift off) 방식이라 한다.Subsequently, as shown in FIG. 2E, the gate oxide material 16a and the gate electrode 17a stacked on the sacrificial layer 12 are removed by a known method. In this process, the silicon oxide film 14 covering the surface of the sacrificial layer 12 and the polysilicon 13 is simultaneously removed. This method is called a lift off method.

이에따라, 폴리실리콘막(15)만이 남게된다. 이때, 남아있는 폴리 실리콘막(15)은 실린더 스페이서형으로 본 발명에서의 팁(13a)이 된다. 상기 팁(13a)은 원통 형태를 둘러싸는 형태로 되어 있으면서, 끝이 뾰족한 스페이서 형태이므로, 종래의 원추형 보다 전류가 방출되는 면적이 더 커진다.Accordingly, only the polysilicon film 15 remains. At this time, the remaining polysilicon film 15 is a cylinder spacer type and becomes the tip 13a in the present invention. The tip 13a is in the form of a cylindrical shape and has a pointed spacer shape, so that an area through which current is emitted is larger than a conventional cone.

따라서, 전계 방출 전류의 양이 증대된다. 또한, 공지된 비등방성 식각에 의하여 실린더 스페이서 팁(15a)을 용이하게 형성할 수 있고, 팁(13a)을 형성할 때 표면에 실리콘 산화막(14)이 덮고 있으므로, 균일하게 팁(13a)을 식각할 수 있다.Thus, the amount of field emission current is increased. In addition, the cylinder spacer tip 15a can be easily formed by known anisotropic etching, and since the silicon oxide film 14 is covered on the surface when the tip 13a is formed, the tip 13a is uniformly etched. can do.

더욱이, 실리콘막보다 전자 전달 능력이 우수한 도핑된 폴리실리콘막으로 스페이서가 형성되므로, 종래의 팁보다 전도 특성이 우수하다.Furthermore, since the spacer is formed of a doped polysilicon film having an electron transfer capability superior to that of the silicon film, the conductive properties are superior to those of the conventional tip.

도 1은 종래의 전계 방출 표시 소자의 단면도.1 is a cross-sectional view of a conventional field emission display device.

도 2a 내지 도 2e는 본 발명에 따른 전계 방출 표시 소자의 제조방법을 설명하기 위한 각 공정별 단면도.2A to 2E are cross-sectional views of respective processes for explaining a method of manufacturing a field emission display device according to the present invention.

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

11 - 실리콘 기판 12 - 희생층11-silicon substrate 12-sacrificial layer

13 - 폴리실리콘막 14 - 실리콘 산화막13-polysilicon film 14-silicon oxide film

15 - 스페이서 16 - 게이트 절연막15-spacer 16-gate insulating film

17 - 게이트 전극17-gate electrode

이상에서 설명한 바와 같이, 본 발명에 의하면, 도핑된 폴리실리콘막을 이용하여 실린더 스페이서 형태의 팁을 형성하므로써, 방출 전류의 양을 증대시키고,이에따라 동작 전압도 낮출 수 있다.As described above, according to the present invention, by forming the tip of the cylinder spacer form using the doped polysilicon film, it is possible to increase the amount of emission current, thereby lowering the operating voltage.

본 발명은 상기 실시예에 국한되지 않는다. 본 발명에서는 팁으로 도핑된 폴리실리콘막을 이용하였지만, 순수 폴리실리콘막으로 팁을 형성한다음, 불순물을 주입하여도 동일한 효과를 거둘 수 있다.The present invention is not limited to the above embodiment. In the present invention, a polysilicon film doped with a tip is used, but after forming the tip with a pure polysilicon film, the same effect can be obtained even by injecting impurities.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.

Claims (13)

전자를 방출하여 형광체를 발광시키는 에미터 팁을 포함하는 전계 방출 표시소자에 있어서,A field emission display device comprising an emitter tip for emitting electrons to emit phosphors, 상기 에미터 팁은 원통 외측벽을 감싸도록 형성되는 실린더 스페이서 형태의, 폴리실리콘막으로 형성된 것을 특징으로 하는 전계 방출 표시 소자.And the emitter tip is formed of a polysilicon film in the form of a cylinder spacer formed to surround a cylindrical outer wall. 제 1 항에 있어서, 상기 폴리실리콘막은 불순물이 도핑된 폴리실리콘막인 것을 특징으로 하는 전계 방출 표시 소자.The field emission display device of claim 1, wherein the polysilicon film is a polysilicon film doped with impurities. 실리콘 기판상부에 원통 형태의 희생층을 형성하는 단계;Forming a cylindrical sacrificial layer on the silicon substrate; 상기 희생층을 마스크로 하여, 실리콘 기판을 소정 깊이만큼 등방성 식각하는 단계;Isotropically etching the silicon substrate by a predetermined depth using the sacrificial layer as a mask; 상기 실리콘 기판 표면 및 희생층 표면에 폴리실리콘막을 증착하는 단계;Depositing a polysilicon film on the silicon substrate surface and the sacrificial layer surface; 상기 폴리실리콘막 표면에 보호막을 형성하는 단계;Forming a protective film on a surface of the polysilicon film; 상기 보호막과 폴리실리콘막을 비등방성 식각하여, 상기 희생층 측벽 및 실리콘 기판 측벽에 폴리실리콘막, 보호막으로 된 스페이서를 형성하는 단계;Anisotropically etching the passivation layer and the polysilicon layer to form spacers of the polysilicon layer and the passivation layer on the sidewalls of the sacrificial layer and the sidewalls of the silicon substrate; 상기 폴리실리콘 및 보호막으로 된 스페이서 양측의 실리콘기판의 표면상에 게이트 산화막 및 게이트 전극을 형성하는 단계; 및Forming a gate oxide film and a gate electrode on surfaces of the silicon substrate on both sides of the polysilicon and the protective film; And 상기 희생층 및 보호막을 제거하여, 폴리실리콘막으로 된 실린더 스페이서형팁을 형성하는 단계를 포함하는 것을 특징으로 하는 전계 방출 표시 소자의 제조방법.And removing the sacrificial layer and the protective film to form a cylinder spacer type tip made of a polysilicon film. 제 3 항에 있어서, 상기 게이트 산화막 및 게이트 전극을 형성하는 단계시, 상기 희생층 상부에도 게이트 산화막 및 게이트 전극이 형성되어, 상기 희생층 상부의 게이트 산화막 및 게이트 전극을 제거할 때, 상기 희생층 및 보호막이 동시에 제거되는 것을 특징으로 하는 전계 방출 표시 소자의 제조방법.The method of claim 3, wherein, in the forming of the gate oxide layer and the gate electrode, a gate oxide layer and a gate electrode are formed on the sacrificial layer to remove the gate oxide layer and the gate electrode on the sacrificial layer. And the protective film is removed at the same time. 제 3 항 또는 제 4 항에 있어서, 상기 희생층은 PSG막인 것을 특징으로 하는 전계 방출 표시 소자의 제조방법.The method of manufacturing a field emission display device according to claim 3 or 4, wherein the sacrificial layer is a PSG film. 제 5 항에 있어서, 상기 보호막은 실리콘 산화막인 것을 특징으로 하는 전계 방출 표시 소자의 제조방법.The method of claim 5, wherein the protective film is a silicon oxide film. 제 5 항에 있어서, 상기 희생층의 두께는 4500 내지 5500Å 인 것을 특징으로 하는 전계 방출 표시 소자의 제조방법.The method of claim 5, wherein the sacrificial layer has a thickness of 4500 to 5500 kPa. 제 3 항에 있어서, 상기 희생층을 마스크로 하여 실리콘 기판을 식각하는 단계에서, 상기 식각시 이용되는 가스는 SF6가스인 것을 특징으로 하는 전계 방출 표시 소자의 제조방법.The method of claim 3, wherein in the etching of the silicon substrate using the sacrificial layer as a mask, the gas used for etching is SF 6 gas. 제 8 항에 있어서, 상기 희생층을 마스크로 하여 실리콘 기판을 식각하는 단계에서, 상기 실리콘 기판의 식각되는 깊이는 5500 내지 6500Å 정도인 것을 특징으로 하는 전계 방출 표시 소자의 제조방법.The method of claim 8, wherein in the etching of the silicon substrate using the sacrificial layer as a mask, the etching depth of the silicon substrate is about 5500 to 6500 Å. 제 3 항에 있어서, 상기 폴리실리콘막은 불순물이 도핑된 폴리실리콘막인 것을 특징으로 하는 전계 방출 표시 소자의 제조방법.4. The method of claim 3, wherein the polysilicon film is a polysilicon film doped with impurities. 제 10 항에 있어서, 상기 폴리실리콘막은 LPCVD 방식으로 형성되는 것을 특징으로 하는 전계 방출 표시 소자의 제조방법.The method of manufacturing a field emission display device according to claim 10, wherein the polysilicon film is formed by LPCVD. 제 11 항에 있어서, 상기 폴리실리콘막은 900 내지 1100Å 정도로 증착하는 것을 특징으로 하는 전계 방출 표시 소자의 제조방법.The method of claim 11, wherein the polysilicon film is deposited at about 900 to about 1100 GHz. 제 3 항 또는 제 4 항에 있어서, 상기 게이트 산화막과 게이트 전극은 전자빔 증착 방식으로 형성하는 것을 특징으로 하는 전계 방출 표시 소자의 제조방법.The method of claim 3, wherein the gate oxide layer and the gate electrode are formed by an electron beam deposition method.
KR1019980055246A 1998-12-16 1998-12-16 Field emission display device and manufacturing method KR100325075B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980055246A KR100325075B1 (en) 1998-12-16 1998-12-16 Field emission display device and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980055246A KR100325075B1 (en) 1998-12-16 1998-12-16 Field emission display device and manufacturing method

Publications (2)

Publication Number Publication Date
KR20000039792A KR20000039792A (en) 2000-07-05
KR100325075B1 true KR100325075B1 (en) 2002-06-26

Family

ID=19563019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980055246A KR100325075B1 (en) 1998-12-16 1998-12-16 Field emission display device and manufacturing method

Country Status (1)

Country Link
KR (1) KR100325075B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970030089A (en) * 1995-11-28 1997-06-26 엄길용 Manufacturing method of FED device having double gate oxide film
KR970051707A (en) * 1995-12-20 1997-07-29 양승택 Method of manufacturing field emission device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970030089A (en) * 1995-11-28 1997-06-26 엄길용 Manufacturing method of FED device having double gate oxide film
KR970051707A (en) * 1995-12-20 1997-07-29 양승택 Method of manufacturing field emission device

Also Published As

Publication number Publication date
KR20000039792A (en) 2000-07-05

Similar Documents

Publication Publication Date Title
JP3070469B2 (en) Field emission cold cathode and method of manufacturing the same
US5532177A (en) Method for forming electron emitters
EP0559156A1 (en) Method to form self-aligned gate structures and focus rings
US6632114B2 (en) Method for manufacturing field emission device
EP1371077B1 (en) Light-emitting strukture having a getter region
US7981305B2 (en) High-density field emission elements and a method for forming said emission elements
US7140942B2 (en) Gated electron emitter having supported gate
US20010006321A1 (en) Field emission device and method for fabricating the same
KR100325075B1 (en) Field emission display device and manufacturing method
KR100325076B1 (en) Manufacturing method of field emission display device
US6045425A (en) Process for manufacturing arrays of field emission tips
JP2000123713A (en) Electron emitting element, its manufacture and display device using it
KR100319379B1 (en) Method for manufacturing field emission display device having focusing lens
KR100246254B1 (en) Manufacturing method of field emission device having silicide as emitter and gate
KR100218684B1 (en) Manufacturing method of field emission device
KR100370414B1 (en) Method for etching hole in electric field effect electron emission device
KR19980048923A (en) Method of manufacturing field emission device having self-aligned focusing electrode
KR100235307B1 (en) Silicon fea with focusing gate and manufacturing method thereof
KR100279749B1 (en) Manufacturing method of field emission array superimposed gate and emitter
KR20010058197A (en) Method for manufacturing field emission display device
JPH06275189A (en) Self-aligned gate structure and formation method of focusing ring
KR100397616B1 (en) Method for manufacturing field effect electron emitting device
KR100257700B1 (en) Method for manufacturing a field emitter of fed
KR20020039699A (en) A field emission display and manufacturing method for it
KR20060060114A (en) Electron emission device and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130107

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 17

EXPY Expiration of term