KR100322577B1 - 상잘림 판별장치 - Google Patents

상잘림 판별장치 Download PDF

Info

Publication number
KR100322577B1
KR100322577B1 KR1019980033495A KR19980033495A KR100322577B1 KR 100322577 B1 KR100322577 B1 KR 100322577B1 KR 1019980033495 A KR1019980033495 A KR 1019980033495A KR 19980033495 A KR19980033495 A KR 19980033495A KR 100322577 B1 KR100322577 B1 KR 100322577B1
Authority
KR
South Korea
Prior art keywords
unit
screen
determination
image
signal
Prior art date
Application number
KR1019980033495A
Other languages
English (en)
Other versions
KR20000014212A (ko
Inventor
이정원
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980033495A priority Critical patent/KR100322577B1/ko
Publication of KR20000014212A publication Critical patent/KR20000014212A/ko
Application granted granted Critical
Publication of KR100322577B1 publication Critical patent/KR100322577B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/142—Edging; Contouring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)

Abstract

본 발명은 AUTO-PLUS 기능을 가지는 영상 표시 장치에 관한 것으로서 더욱 상세하게는 상잘림 판단 회로에 관한 것이다.
본 발명에 따른 상잘림 판단 회로는 일반 4:3화면보다 넓은 표시 구간을 가지는 플러스 원 화면에는 포함되고 일반 4:3화면에는 포함되지 않는 구간(상잘림 판단 구간)에서 상잘림이 발생했는 지를 판단하는 상잘림 판단 회로에 있어서, 영상 신호를 페데스탈 레벨과 비교하여 흑/백 판정 신호를 출력하는 흑백 판별 신호 발생부; 흑백 판정 신호 및 수평 동기 신호에 근거하여 상기 상잘림 판단 구간에 존재하는 검색열 및 일반 4:3화면 구간 존재하는 기준열에서의 흑백 상태를 검출하는 경계 정량화부; 및 상기 경계 정량화부의 검출 결과에 따라 플러스 원 화면에서의 상잘림 발생 여부를 판단하는 상잘림 판단부를 포함한다.
본 발명에 따른 상잘림 판단 회로는 수평 영상 신호에서 좌우 화면의 상잘림 여부를 판별하고, 이를 수직 주기로 누적함으로서 피일드 혹은 프레임 주기로 상잘림 판단 신호를 얻을 수 있어서 상잘림 보정의 실시간 처리를 가능하게 하는 효과를 갖는다.

Description

상잘림 판별 장치
본 발명은 AUTO-PLUS 기능을 가지는 영상 표시 장치에 관한 것으로서 더욱 상세하게는 상잘림 판단 회로에 관한 것이다.
AUTO-PLUS 기능이란 일반 4:3화면에서는 보이지 않는 부분을 표시하는 기능을 말하는 것으로서, 수평 주사선 상에서 일반 4:3화면을 위해 쓰여지는 것보다 넓은 구간의 영상 신호를 표시한다. 여기서, 넓은 구간의 영상 신호가 보여지는 화면을 플러스 원 (plus one) 화면이라 한다.
도 1은 일반 4:3화면과 플러스 원 화면과의 비교를 위해 도시된 것이다. 도 1에 도시된 바에 있어서, t1은 수평 동기 신호가 종료되는 시점이고, t2는 영상 신호가 시작되는 시점이고, t3는 플러스 원 화면이 시작되는 시점이고, t4는 일반 4:3화면이 시작되는 시점이고, t5는 일반 4:3화면이 종료되는 시점이고, t6는 플러스 원 화면이 종료되는 시점이고, t7은 영상 신호가 종료되는 시점이다.
일반 4:3화면은 t4에서 시작하여 t5에서 종료되는 47.5μsec를 차지하는 반면에 플러스 원 화면은 t3에서 시작하여 t6에서 종료되는 50μsec를 차지한다.
그런데, 텔레비젼 방송 신호에서 수평 동기 신호(H-Sync) 주변의 가시 영역에서 방송국에서의 신호 생성시 또는 수신측 변환기(Converter)등의 영향으로 불완전한 경우가 발생한다. 예를 들면, 통상의 영상 신호 발생 장치는 4:3화면을 위한 규격에 맞도록 제작되어져 있기 때문에 t3부터 t4까지의 구간 그리고 t5부터 t6까지의 구간에서는 화질의 열화가 발생하더라도 상관하지 않는다.
그러나, AUTO-PLUS 기능을 채택한 텔레비젼 수상기에서는 화면에서 시청될 수 있는 가시 영역이 기존의 4:3화면보다 확장되므로 이러한 불완전한 신호에 의해 정상적인 영상이 표시되지 않는 이른바 상잘림이 발생할 수 있다. 이러한 상잘림은 도 1에서와 같이 기존의 텔레비전 수상기로는 볼수 없었던 부분(좌 1.2μsec, 우 1.3μsec)에서 발생하므로 도 2b에 도시된 바와 같이 우측에서 검은 부분으로 보여지는 바와 같이 화면의 일부가 잘려져 보이는 부자연스러운 화면이 된다. 도 2a에 도시된 바와 같이 상잘림 구간에서 영상 신호의 레벨이 작기 때문에 화면의 우측에서 검은 부분으로 보여지게 된다.
이러한 상잘림 현상을 보정하기 위하여 기존의 AUTO-PLUS 텔레비전 수상기에서는 입력된 복합 영상신호를 일정 레벨(통상 페데스탈 레벨)을 기준으로 흑, 백을 판정한 후 이 중 도 3에 도시된 바와 같이 좌,우측 각각 8개의 수평 주사선들을 순차적으로 검색하여 상잘림을 판단하였다.
즉, 도 3에서 검색열이 모두 "흑"이고, 기준열의 모두 또는 일부가 "백"인 상태가 일정 시간(10초 - 20초) 동안 계속될 경우 상잘림 현상이 발생한 것으로 판단하게 된다. 여기서, 검색열은 플러스 원 화면에는 포함되지만 일반 4:3화면에는 포함되지 않는 영역에 존재하는 화소열로서 좌화면의 경우 도 1의 t3부터 t4사이에 존재하는 것이 되고, 기준열은 일반 4:3화면의 시작점으로서 좌화면의 경우 도 1의 t4지점에 존재하는 화소열이 된다.
이러한 종래의 상잘림 판단 방법에서는 마이컴의 동작 속도 및 메모리 용량의 제한으로 1수직 주기에서 1수평 주사선의 데이터 만을 처리한다. 이로 인하여 1화면을 검색하는 데 필요한 8개의 수평 주사선 데이터를 처리하기 위하여 최소한 8수직 주기 만큼의 시간이 소요된다.
따라서, 실시간 처리가 불가능하며 이미 지나간 화면에서 샘플링된 데이터로 현재 화면의 상잘림을 판단할 수도 있어 오동작의 가능성이 많다.
또한, 종래의 상잘림 판단 방법에서는 전체 수평 주사선의 일부(NTSC방식에서 8개의 수평 주사선을 사용하는 경우는 3%)에서만 상잘림 검색을 하므로 상잘림 판단에 대한 오류의 가능성이 있다. 구체적으로 도 4에 도시된 바와 같이 경계면이 불규칙한 화면에서는 상잘림을 인식할 수 없는 경우가 발생한다.
그리고, 종래의 상잘림 판단 장치에 있어서는 마이컴과 데이터의 인터페이스를 위하여 전용의 집적회로를 사용하므로 원가 상승의 요인이 있었다.
본 발명은 상기의 문제점들 중의 적어도 일부를 해결하기 위하여 안출된 것으로서 실시간으로 상잘림을 판단할 수 있는 상잘림 판단 회로를 제공하는 것을 그 목적으로 한다.
도 1은 NTSC 방식의 영상 신호에서 일반 화면과 플러스 원 화면과의 비교를 보이기 위한 것이다.
도 2a 및 도 2b는 각각 상잘림이 발생한 영상 신호 및 상잘림이 발생한 화면을 보이는 것이다.
도 3은 상잘림 검색을 위한 종래의 방법을 개념적으로 설명하기 위해 도시된 것이다.
도 4는 불규칙한 경계면의 예들을 보이는 것들이다.
도 5는 본 발명에 있어서의 상잘림 판단 방법을 개념적으로 설명하기 위하여 도시된 것이다.
도 6은 본 발명에 따른 상잘림 판단 회로의 구성을 보이는 블록도이다.
도 7은 도 6에 도시된 저역 통과 필터 및 버퍼의 상세한 구성을 보이는 회로도이다.
도 8은 도 6에 도시된 수평 동기 신호 추출부의 상세한 구성을 보이는 회로도이다.
도 9는 도 6에 도시된 흑백 판단 신호 발생부의 상세한 구성을 보이는 블록도이다.
도 10은 도 9에 도시된 페데스탈 펄스 발생부의 상세한 구성을 보이는 회로도이다.
도 11은 도 9에 도시된 클램핑부의 상세한 구성을 보이는 회로도이다.
도 12는 도 6에 도시된 좌경계 정량화부의 구성을 보이는 블록도이다.
도 13은 도 12에 도시된 좌경계 정량화부의 상세한 구성을 보이는 회로도이다.
도 14는 도 12에 도시된 장치의 동작을 보이기 위한 파형도이다.
도 15는 도 6에 도시된 우경계 정량화부의 상세한 구성을 보이는 회로도이다.
도 16은 도 15에 도시된 장치의 동작을 보이기 위한 파형도이다.
도 17은 도 6에 도시된 좌화면 상잘림 판단부의 상세한 구성을 보이는 블록도이다.
도 18은 도 6에 도시된 우화면 상잘림 판단부의 상세한 구성을 보이는 블록도이다.
상기의 목적을 달성하는 본 발명에 따른 상잘림 판단 회로는 일반 4:3화면보다 넓은 표시 구간을 가지는 플러스 원 화면에는 포함되고 일반 4:3화면에는 포함되지 않는 구간(상잘림 판단 구간)에서 상잘림이 발생했는 지를 판단하는 상잘림 판단 회로에 있어서, 영상 신호를 페데스탈 레벨과 비교하여 흑/백 판정 신호를 출력하는 흑백 판별 신호 발생부; 흑백 판정 신호 및 수평 동기 신호에 근거하여 화면의 좌우측 경계면의 위치를 검출하는 경계 정량화부; 및 상기 경계 정량화부의 검출 결과에 따라 플러스 원 화면에서의 상잘림 발생 여부를 판단하는 상잘림 판단부를 포함하는 것을 특징으로 한다. 이하 첨부된 도면을 참조하여 본 발명의 구성 및 동작을 상세히 설명한다.
종래의 상잘림 판단 방법에서와 같이 1수직 주기마다 1개의 수평 주사선에서 검색열과 참조열의 데이터를 샘플링하여 마이컴으로 전송하고, 마이컴에서는 수 개의 수직 주기동안에 모아진 수 개의 데이터(검색열과 참보열의 데이터)를 이용하여 상잘림을 판정하는 방식으로는 실시간 처리가 불가능하다.
따라서, 1수직 주기에서의 모든 검색열들을 검색하여 상잘림 판단을 행할 수 있도록 하는 것이 바람직하다. 마이컴에서는 이러한 상잘림 판단 회로에서 발생하는 상잘림 판단 신호를 이용하여 일정 조건에 합당할 경우 상의 확대를 결정한다. 이로써 상잘림 보정의 실시간 처리가 가능하다.
본 발명의 상잘림 판단 방법에 의하면 하나의 피일드 혹은 프레임을 구성하는 전체 수평 주사선들에서 화면의 좌측에서 흑->백으로 변하는 좌화면 경계점 또는 화면의 우측에서 백->흑으로 변하는 우화면 경계점의 위치에 따라 상잘림을 판정한다. 즉, 도 5에 있어서 시점 tL 에서 발생하는 좌화면 경계점 Pl 혹은 시점 tR 에서 발생하는 우화면 경계점 Pr이 4:3화면의 바깥쪽이고 PLUS 1화면의 안쪽에 위치하면 상잘림 현상이 발생한 것으로 판정한다. 다시 말하면, 좌화면 경계점 Pl이 도 1의 t3부터 t4구간에 존재하거나 혹은 우화면 경계점 Pr이 도 1의 t5부터 t6구간에 존재하면 상잘림 현상이 발생한 것으로 판정한다
상잘림 판단에 대한 규칙은 다음과 같이 정리할 수 있다.
"1 주기의 수직 주사 기간중 화면상에서 좌,우 화면의 최외측 경계점(좌화면:흑->백, 우화면:백->흑)이 일반 4:3화면의 바깥쪽이고 플러스 원 화면의 안쪽(도 1의 t3-t4, t5-t6로서 이하 상잘림 판단 구간이라 함)에 위치하면 상잘림 현상이 발생한 것으로 판정한다."
도 6은 본 발명에 따른 상잘림 판단 회로의 구성을 보이는 블록도이다. 도 6에 도시된 장치는 저역 통과 필터 및 버퍼(60), 수평 동기 신호 추출부(62), 흑백 판단 신호 발생부(64), 좌경계 정량화부(66), 우경계 정량화부(68), 좌화면 상잘림 판단부(70), 우화면 상잘림 판단부(72), 오아 게이트(74), 그리고 D 플립플롭(76)을 포함한다.
도 6에 도시된 장치는 저역 통과 필터 및 버퍼(60)를 통하여 노이즈 성분이 제거된 복합 영상 신호로부터 수평 동기 신호 H-Sync와 흑백 판단 신호인 H-PULSE를 추출한 후 이 두 신호를 이용하여 좌,우 화면의 상잘림 여부를 판단하게 된다.
상잘림 판단 신호는 수직 동기 신호(V-Sync)가 클록으로 작용하는 D-플립플롭(76)에 의하여 갱신되므로 1피일드마다 상잘림 판단이 가능하다. 출력은 D-플립 플롭(76)에 의하여 상잘림 화면(예를 들면 , High 상태)과 정상 화면(예를 들면, Low 상태)의 2가지 상태로 출력되며 마이컴(미도시)에서는 이 상잘림 판단 신호를 입력받아 일정 조건을 검사한 후 화면의 수평 방향의 확대를 결정한다.
도 7은 저역 통과 필터 및 버퍼(60)의 상세한 구성을 보이는 회로도이다. 저역 통과 필터 및 버퍼(60)는 휘도 성분을 가지는 복합 영상 신호 CVBS(Y)에 포함된 노이즈에 의한 오동작 방지와 부하 효과 감소를 위하여 설치된다. 도 7에 도시된 장치는 RA04, LA01, RA05, CA02, CA03등으로 구성되는 저역 변환 필터의 입출력에 입력 버퍼 및 출력 버퍼를 연결한 구성을 가진다. 입력 버퍼는 RA01, RA02, QA01, RA03으로 구성되며, 출력 버퍼는 QA02, RA06으로 구성된다. 또한, CA01은 커플링 캐패시터이다.
수평 동기 신호 추출부(62)는 저역 통과 필터 및 버퍼(60)에서 제공되는 복합 영상 신호로부터 수평 동기 신호를 추출한다. 수평 동기 신호 추출부(62)는 예를 들어 비교기를 이용하여 구성할 수 있다. 통상, 영상 처리 장치의 내부에는 위상 동기 루프 등을 사용한 수평 동기 신호가 사용되지만 본 발명에 있어서는 영상 신호와 수평 동기 신호와의 타이밍 관계가 중요하게 되기 때문에 될 수 있으면 복합 영상 신호로부터 추출된 수평 동기 신호를 사용하는 것이 바람직하다.
도 8은 도 6에 도시된 수평 동기 신호 추출부(62)의 상세한 구성을 보이는 회로도이다. 복합 영상 신호는 커플링 캐패시터 CA04를 통하여 제공된다. 기준 전압 Vref는 통상 페데스탈 혹은 셋업 레벨이 된다. 이 기준 전압 Vref가 다이오드 DA01을 통하여 캐패시터 CA04에 인가되고 있기 때문에 기준 전압 보다 높은 레벨을 가지는 구간의 신호 즉 수평 동기 신호만이 저항 RA07 및 RA08을 거쳐 비교기에 제공된다. 비교기는 다이오드 DA02 및 저항 RA09를 통하여 제공되는 기준 전압 Vref와 캐패시터를 통하여 제공되는 동기 신호를 비교하여 파형정형된 수평 동기 신호 H Sync를 출력한다. 여기서, 비교기의 시간 지연을 방지하기 위하여 기준 전압 Vref로서 DC level을 인가한다.
흑백 판단 신호 발생부(64)는 복합 영상 신호를 소정의 기준 레벨(통상 페데스탈 레벨)과 비교하여 흑/백을 나타내는 흑백 판단 펄스 H-PLUSE를 출력한다. 이 흑백 판단 펄스 H-PLUSE는 영상 신호가 페데스탈 보다 적은 레벨을 가지는 구간에서는 로우 레벨이 되고, 반대로 페데스탈보다 큰 레벨을 가지는 구간에서는 하이 레벨이 되는 펄스 신호이다.
흑백 판단 신호 발생부(64)는 세부적으로 도 9에 도시된 바와 같이 페데스탈 펄스 발생부(64a), 클램핑부(64b), 그리고 흑백 판별부(64c)로 구성된다.
복합 영상 신호에서 흑과 백의 판단을 위해서는 페데스탈 기간동안 일정한 폭을 가지는 페데스탈 펄스가 필요하여 이는 수평 동기 신호를 이용하여 만들 수 있다. 수평 동기 신호를 인버터를 이용하여 반전한 후 저주파 성분을 제거하면 페데스탈 펄스가 만들어 진다.
도 10은 도 9에 도시된 페데스탈 펄스 발생부(64a)의 상세한 구성을 보이는 회로도이다. 여기서, QA03, QA04로 구성되는 인버터의 입력저항 Ri와 캐패시터 CA06로 구성되는 고역 통과 필터로 페데스탈 펄스 Vp를 생성한다.
복합 영상신호에서 흑과 백의 판단은 페데스탈 레벨을 기준으로 한다. 따라서, 복합 영상 신호의 페데스탈 레벨은 일정한 DC 레벨을 유지해야 하며 이를 위하여 클램핑부(64b)가 설치된다.
엔헨스먼트 엔채널 MOSFET QA05를 이용하여 구성한 클램프 회로(64b)가 도 11에 보여진다. 도 11에 도시된 장치에 있어서 복합 영상 신호는 커플링 캐패시터 CA05를 통하여 인가된다. 엔헨스먼트 엔채널 MOSFET QA05는 페데스탈 펄스 Vp에 의해 개폐되고, 엔헨스먼트 엔채널 MOSFET QA05가 도통되는 동안 복합 영상 신호는 페데스탈 레벨로 고정되게 된다.
흑백 판단부(64c)는 페데스탈 레벨로 클램핑된 복합 영상 신호를 페데스탈 레벨과 비교하여 흑백 펄스 신호 H-PULSE를 발생한다. 이러한 흑백 판단부(64c)는 클램핑된 복합 영상 신호와 페데스탈 레벨을 비교하는 비교기로 구성될 수 있다.
좌경계 정량화부(66)는 좌화면에서의 경계면 위치를 검출한다. 좌경계 정량화부(68)는 수평 동기 신호 발생부(60)에서 제공되는 수평 동기 신호와 흑백 판단 신호 발생부(64c)에서 발생된 흑백 판단 신호 H-PULSE를 입력하여 좌화면 최외곽 경계면의 위치를 검출한다.
도 12은 도 6에 도시된 좌경계 정량화부(66)의 상세한 구성을 보이는 회로도이다. 도 12에 도시된 장치는 기준 톱니파 발생기(66a), 샘플링부(66b), 제1비교부(66c), 제2비교부(66d)를 구비한다.
기준 톱니파 발생기(66a)는 수평 동기 신호에 동기되어 일정하게 하강하는 발진 신호 즉, 톱니파를 발생한다. 이 발진 신호는 수평 동기 신호가 종료되는 시점에서부터 일정한 비율로 하강하는 신호가 된다. 여기서, 도 1에서 PLUS화면과 일반 화면과의 좌화면 경계인 t3와 t4에 해당하는 발진 신호의 레벨을 각각 Vref1, Vref2라고 가정한다.
샘플링부(66b)는 기준 톱니파 발생기(66a)에서 발생된 발진 신호를 흑백 판단 신호 H-PLUSE를 클록으로하여 샘플링한다. 즉, 흑백 판단 신호 H-PLUSE의 기립 시점에서 발진 신호의 레벨을 샘플링한다.
제1비교부(66c)는 샘플링부(66b)에서 샘플링된 값과 제1기준전압 Vrefl1을 비교하고 그 결과를 제1비교 신호 Val1로서 출력한다. 한편, 제2비교부(66d)는 샘플링부(66b)에서 샘플링된 값과 제2기준전압 Vrefl2을 비교하고 그 결과를 제2비교 신호 Val2로서 출력한다.
도 13은 도 12에 도시된 좌경계 정량화부의 상세한 구성을 보이는 회로도이다. 도 13에 도시된 장치에 있어서, MOSFET QA06, 캐패시터 CA07, 그리고 저항 RA16은 도 10의 기준 톱니파 발생기(66a)에 상응한다. 그리고 MOSFET QA07, 저항 RA17은 도 10의 샘플링부(66b)에 상응한다. 저항 RA20, RA21, 집적회로 ICA02, 저항 RA22는 제1비교부(66c)에 상응하며, 저항 RA18, RA19, 집적회로 ICA04, 저항 RA23는 제2비교부(66d)에 상응한다.
도 13에 도시된 장치의 동작을 상세히 설명한다. 수평 동기 신호에 의하여 MOSFET QA06가 턴온되면 캐패시터 CA07이 Vcc 전압으로 급속히 충전되며, 턴온 기간 동안 Vcc 전압 상태를 유지한다. MOSFET QA06가 턴오프되면 CA07의 충전 전압이 RA16을 통하여 RA16*CA07의 시정수로 방전을 시작한다. 흑백 판단 신호 H-PULSE로 MOSFET QA07을 턴온하여 CA07의 방전 전압을 비교기에 의하여 기준 전압과 비교하여 상잘림 판단을 위한 논리 회로의 입력 신호를 생성한다. 여기서, 비교기의 기준 전압 Vref_l1, Vref_l2는 도 1의 t3, t4 시점에서 캐패시터 CA07의 방전 전압에 해당하는 값으로 설정한다.
도 14는 도 13에 도시된 장치의 동작을 보이는 파형도이다. 도 14에 도시된 것은 1수평 주기만 도시한 것이며 실제 상잘림 판단은 뒷단의 상잘림 판단부, 오아 게이트, 그리고 D 플립플롭에 의하여 1수직 주기 단위로 이루어 진다.
도 14에 있어서 최상단에 도시된 것은 복합 영상 신호를 보이는 것이고, 두 번째에 도시된 것은 수평 동기 신호를 보이는 것이고, 세 번째 도시된 것은 흑백 판단 신호 H-PULSE를 보이는 것이다. 여기서, Vped는 페데스탈 레벨을 나타낸다.
네 번째 도시된 것은 캐패시터 CA07의 방전 전압 vl1을 나타낸 것이고, 다섯 번째 도시된 것은 흑백 판단 신호 H-PULSE에 의해 샘플링된 전압 vl2을 나타낸다.
여섯 번째 도시된 것은 제1비교기(ICA03)의 비교 출력 val1을 보이는 것이고, 일곱 번째 도시된 것은 제2비교기(ICA04)의 비교 출력 val2을 보이는 것이다.
도 15에 도시된 우경계 정량화부(68)의 구성은 좌경계 정량화부(66)의 구성과 유사하나 입력 신호가 바뀐다. 즉, H-PULSE를 기준 신호로 H-Sync를 샘플링 신호로 사용한다.
도 16는 도 14에 도시된 우화면 정량화부(68)의 동작을 보이는 파형도이다. 도 15에 있어서 최상단에 도시된 것은 복합 영상 신호를 보이는 것이고, 두 번째에 도시된 것은 수평 동기 신호를 보이는 것이고, 세 번째 도시된 것은 흑백 판단 신호 H- PULSE를 보이는 것이다.
네 번째 도시된 것은 캐패시터 CA08의 방전 전압 vr1을 나타낸 것이고, 다섯 번째 도시된 것은 흑백 판단 신호 H-PULSE에 의해 래치된 전압 vr2을 나타낸다. 여기서, Vref_r1 및 Vref_r2는 각각 도 1에서 t6와 t5에 상응하는 위치에서의 캐패시터 CA08의 방전 전압을 나타낸다.
여섯 번째 도시된 것은 제3비교기 ICA07의 비교 출력 var1을 보이는 것이고, 일곱 번째 도시된 것은 제4비교기 ICA08의 비교 출력 var2을 보이는 것이다.
좌화면 및 우화면에서의 상잘림 발생 여부의 판단은 상잘림 판단부(70, 72)에서 수행된다. 좌화면 상잘림 판단부(70)는 좌경계 정량화부(66)에서 발생된 제1비교 신호 Va1와 제2비교부에서 발생된 제2비교 신호 Va2에 근거하여 좌화면의 상잘림 판단 구간에서 상잘림이 발생하였는 지의 여부를 판단한다.
도 17은 도 6에 도시된 좌화면 상잘림 판단부(70)의 상세한 구성을 보이는 블록도이다.
화면의 상잘림은 1주기의 수직 주사 기간중 복합 영상 신호에서 화면상에서 좌우 화면의 최외측 경계면이 상잘림 판단 구간에 위치하는 경우이다. 도 5에서와 같이 실제 신호에서 1수평 주기의 좌우 경계점을 각각 tL, tR이라 하고, 1주기의 수직 기간중 최외측 경계점을 각각 tLmin, tRmax라고 하면 상잘림을 다음과 같은 논리식으로 표현할 수 있다.
를 구하기 위해서는 1수직 주기의 tL, tR신호를 저장해야 하므로 실제 구현에 있어서 캐패시터, 플립플롭 등의 기억 소자를 사용해야 한다.
좌화면 상잘림 입력 조건식이 다음과 같이 정의될 때
SR플립플롭에 의한 좌화면 상잘림 판단 논리는 다음과 같다.
한편, 우화면 상잘림 입력 조건식이 다음과 같이 정의될 때
SR플립플롭에 의한 우화면 상잘림 판단 논리는 다음과 같다.
도 17에 도시된 장치는 C1조건 판단부(120), C2조건 판단부(122), 앤드게이트(124, 126, 134), 그리고 SR플립플롭(130,132)을 포함한다.
C1조건 판단부(120)는 도 13의 위쪽 비교기에 해당하는 것으로서 이의 출력은 제1비교 신호 Val1에 해당한다. 그리고, C2조건 판단부(122)의 출력은 도 13의 제2비교 신호 Val2에 해당한다.
제1SR플립플롭(130)는 인 조건에서 세트되고, 제2SR플립플롭(132)는 C1조건에서 세트 된다. 앤드게이트(134)는 인 조건과 인 조건이 만족될 때 즉, 좌화면에서 상잘림이 발생하였을 때 세트된다. 즉, 1수직 주기에 걸쳐 set, reset 과정이 반복되어 최후에는 최외곽 경계점으로 상잘림을 판단하게 된다.
도 18에 도시된 우화면 상잘림 판단부의 구성 및 동작은 도 17에 도시된 장치와 유사하고, 다만 C3조건 판단부, C4조건 판단부의 동작만이 다르다.
C3조건 판단부(170)는 도 15의 위쪽 비교기에 해당하는 것으로서 이의 출력은 제3비교 신호 Var1에 해당한다. 그리고, C4조건 판단부(172)의 출력은 도 13의 제4비교 신호 Var2에 해당한다.
도 6에 도시된 오아 게이트(74)는 좌화면 상잘림 판단부(70)과 우화면 상잘림 판단부(72)의 판단 결과 어느 한쪽에서 상잘림이 발생되면 세트된다. 오아 게이트(74)의 세트 상태를 플립플롭(76)을 통하여 상잘림 판단 신호로서 마이콤(미도시)에 제공된다.
또한, 플립플롭(76)는 수직 주기마다 리세트되므로 상잘림 신호는 주직 주기로 얻어진다. 마이콤(미도시)은 예를 들면, 10초 - 20초 동안 상잘림 신호가 세트된 상태가 지속되면 상잘림이 발생된 것으로 판단하고, 화면을 확대하게 된다.
상술한 바와 같이 본 발명에 따른 상잘림 판단 회로는 수평 영상 신호에서 좌우 화면의 상잘림 여부를 판별하고, 이를 수직 주기 단위로 누적함으로서 피일드 혹은 프레임 주기로 상잘림 판단 신호를 얻을 수 있어서 상잘림 보정의 실시간 처리를 가능하게 하는 효과를 갖는다.
또한, 본 발명에 따른 상잘림 판단 회로는 간단한 하드웨어로서 구현될 수 있기 때문에 AUTO-PLUS 기능을 가지는 텔레비전 수상기의 제조 원가를 절감하는 잇점이 잇다.

Claims (12)

  1. 일반 4:3화면보다 넓은 표시 구간을 가지는 플러스 원 화면에는 포함되고 일반 4:3화면에는 포함되지 않는 구간(상잘림 판단 구간)에서 상잘림이 발생했는 지를 판단하는 상잘림 판단 회로에 있어서,
    영상 신호를 페데스탈 레벨과 비교하여 흑/백 판정 신호를 출력하는 흑백 판별 신호 발생부;
    흑백 판정 신호 및 수평 동기 신호에 근거하여 화면의 좌우측 경계면의 위치를 검출하는 경계 정량화부;
    상기 경계 정량화부의 검출 결과에 따라 플러스 원 화면에서의 상잘림 발생 여부를 판단하는 상잘림 판단부를 포함하는 상잘림 판단 회로.
  2. 제1항에 있어서, 상기 경계 정량화부는 흑백 판정 신호 및 수평 동기 신호에 근거하여 상기 좌화면에서의 상잘림 판단 구간 및 일반 4:3화면 구간에서의 흑백 상태를 검출하는 좌경계 정량화부와 우화면에서의 상잘림 판단 구간 및 일반 4:3화면 구간에서의 흑백 상태를 검출하는 우경계 정량화부를 구비하고,
    상기 상잘림 판단부는 상기 좌경계 정량화부의 검출 결과에 따라 좌화면에서의 상잘림 여부를 판단하는 좌화면 상잘림 판단부, 상기 우경계 정량화부의 검출 결과에 따라 우화면에서의 상잘림 여부를 판단하는 우화면 상잘림 판단부, 그리고 상기 좌화면 상잘림 판단부의 판단 결과 및 상기 좌화면 상잘림 판단부의 판단 결과를 오아 연산하는 오아 게이트를 포함하는 것을 특징으로 하는 상잘림 판단 회로.
  3. 제2항에 있어서, 상기 상잘림 판단부는 1수직 단위의 상잘림 판단을 위하여 상기 오아 게이트의 출력에 의해 세트/리세트되는 플립 플롭을 더 구비하는 것을 특징으로 하는 상잘림 판단 회로.
  4. 제3항에 있어서, 상기 플립플롭은 수직 동기 신호에 의해 주기적으로 리세트되는 것을 특징으로 하는 상잘림 판단 회로.
  5. 제2항에 있어서, 상기 좌경계 정량화부 및 상기 우경계 정량화부는 각각
    수평 동기 신호에 동기되어 소정의 발진 신호를 발생하는 기준 톱니파 발생기;
    상기 기준 톱니파 발생기에서 발생된 발진 신호를 상기 흑백 판별 신호 발생부에서 발생된 흑백 판별 신호에 의해 샘플링하는 샘플링부;
    상기 샘플링부를 통하여 샘플링된 값을 플러스원 화면의 시작점에 상응하는 제1기준 신호와 비교하고 그 결과를 제1비교 신호로서 출력하는 제1비교부;
    상기 샘플링부를 통하여 샘플링된 값을 일반 4:3화면의 시작점에 상응하는 제2기준 신호와 비교하고 그 결과를 제2비교 신호로서 출력하는 제2비교부를 포함하는 것을 특징으로 하는 상잘림 판단 회로.
  6. 제2항에 있어서,
    상기 좌화면 상잘림 판단부는 상기 좌경계 정량화부의 비교결과에 의해 좌화면에서 흑->백으로 변하는 경계점이 상기 일반 4:3화면 내에서 발생하는 지를 판단하는 제1판단부, 상기 좌경계 정량화부의 비교 결과에 의해 좌화면에서 흑->백으로 변하는 경계점이 상기 상잘림 판단 구간 내에서 발생하는 지를 판단하는 제2판단부, 상기 제1판단부 및 상기 제2판단부의 판단 결과에 의해 좌화면에서 상잘림이 발생하였는 지의 여부를 연산하는 제1논리 연산부를 구비하며,
    상기 우화면 상잘림 판단부는 상기 우경계 정량화부의 비교결과에 의해 우화면에서 백->흑으로 변하는 경계점이 상기 일반 4:3화면 내에서 발생하는 지를 판단하는 제3판단부, 상기 우경계 정량화부의 비교 결과에 의해 우화면에서 백->흑으로 변하는 경계점이 상기 상잘림 판단 구간 내에서 발생하는 지를 판단하는 제4판단부, 상기 제3판단부 및 상기 제4판단부의 판단 결과에 의해 좌화면에서 우잘림이 발생하였는 지의 여부를 연산하는 제2논리 연산부를 구비하는 것을 특징으로 하는 상잘림 판단 회로.
  7. 제6항에 있어서, 상기 제1논리 연산부는
    상기 제1판단부의 출력이 리세트 상태이고, 상기 제2판단부의 출력이 세트 상태일 때 세트되는 제1앤드 게이트; 상기 제1앤드 게이트의 출력에 의해 세트/리세트되는 제1SR플립플롭; 상기 제1판단부의 출력이 세트 상태일 때 세트되는 제2앤드 게이트; 상기 제2앤드 게이트의 출력에 의해 세트/리세트되는 제2SR플립플롭; 및 상기 제1SR플립플롭의 비반전 출력 및 상기 제2SR플립플롭의 반전 출력을 앤드 연산하는 제3앤드 게이트를 포함하는 상잘림 판단 회로.
  8. 제7항에 있어서, 상기 제1앤드 게이트 및 상기 제2앤드 게이트는 반전된 수직 동기 신호를 더 입력하는 것을 특징으로 하는 상잘림 판단 회로.
  9. 제7항에 있어서, 상기 제1SR플립플롭 및 상기 제2SR플립플롭은 수직 동기 신호에 의해 리세트 되는 것을 특징으로 하는 상잘림 판단 회로.
  10. 제6항에 있어서, 상기 제2논리 연산부는
    상기 제3판단부의 출력이 리세트 상태이고, 상기 제3판단부의 출력이 세트 상태일 때 세트되는 제4앤드 게이트; 상기 제4앤드 게이트의 출력에 의해 세트/리세트되는 제3SR플립플롭; 상기 제4판단부의 출력이 세트 상태일 때 세트되는 제5앤드 게이트; 상기 제5앤드 게이트의 출력에 의해 세트/리세트되는 제4SR플립플롭; 및 상기 제3SR플립플롭의 비반전 출력 및 상기 제4SR플립플롭의 반전 출력을 앤드 연산하는 제6앤드 게이트를 포함하는 상잘림 판단 회로.
  11. 제10항에 있어서, 상기 제4앤드 게이트 및 상기 제4앤드 게이트는 반전된 수직 동기 신호를 더 입력하는 것을 특징으로 하는 상잘림 판단 회로.
  12. 제10항에 있어서, 상기 제3SR플립플롭 및 상기 제4SR플립플롭은 수직 동기 신호에 의해 리세트 되는 것을 특징으로 하는 상잘림 판단 회로.
KR1019980033495A 1998-08-18 1998-08-18 상잘림 판별장치 KR100322577B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980033495A KR100322577B1 (ko) 1998-08-18 1998-08-18 상잘림 판별장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980033495A KR100322577B1 (ko) 1998-08-18 1998-08-18 상잘림 판별장치

Publications (2)

Publication Number Publication Date
KR20000014212A KR20000014212A (ko) 2000-03-06
KR100322577B1 true KR100322577B1 (ko) 2002-06-20

Family

ID=19547561

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980033495A KR100322577B1 (ko) 1998-08-18 1998-08-18 상잘림 판별장치

Country Status (1)

Country Link
KR (1) KR100322577B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101884171A (zh) 2007-10-18 2010-11-10 英资莱尔德无线通信技术（北京）有限公司 用于打开和关闭便携式终端的滑动机构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442406A (en) * 1990-06-01 1995-08-15 Thomson Consumer Electronics, Inc. Wide screen television

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442406A (en) * 1990-06-01 1995-08-15 Thomson Consumer Electronics, Inc. Wide screen television

Also Published As

Publication number Publication date
KR20000014212A (ko) 2000-03-06

Similar Documents

Publication Publication Date Title
KR100322577B1 (ko) 상잘림 판별장치
US7268824B2 (en) Method and apparatus for canceling jitter
KR880001122Y1 (ko) 화면밝기 자동조절장치
JPH05219405A (ja) 映像信号処理回路
CN1245021C (zh) 控制屏幕显示
US6441871B1 (en) Method for correcting amplitude of synchronizing signal of composite video signal and device therefor
US5258841A (en) Horizontal synchronizing signal separation circuit
JP3469307B2 (ja) レターボックス画面検出装置
US5999222A (en) Digital vertical sync separator
JP3144257B2 (ja) 画面サイズ調整装置
JP2002330408A (ja) 映像信号処理装置
JP3241539B2 (ja) 映像信号処理回路
KR910009000Y1 (ko) Tv신호로 부터 안정된 동기신호의 분리검출회로
JP3469308B2 (ja) レターボックス画面検出装置
JP2000350095A (ja) 映像処理装置
KR100311367B1 (ko) 티브이시스템의라인선택및필드검출장치
JPH07264507A (ja) ワイドアスペクトテレビジョン表示装置
KR100224860B1 (ko) 영상신호의 수직보간방법 및 장치와 그를 이용한 정지 영상형성방법 및 장치
JPH0918803A (ja) テレビジョン受像機
JPH09214846A (ja) 映像信号処理装置
KR0164161B1 (ko) 필드 분리 장치
JPH05199462A (ja) 映像信号処理回路
KR20040035127A (ko) 디지털 비디오의 썸네일 영상 생성 장치
KR100190653B1 (ko) 프레임그래버의 수평블랭크신호 발생장치
US7221404B2 (en) Video signal processing method and device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090112

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee