KR100317312B1 - method for forming wiring in semiconductor device - Google Patents
method for forming wiring in semiconductor device Download PDFInfo
- Publication number
- KR100317312B1 KR100317312B1 KR1019980036141A KR19980036141A KR100317312B1 KR 100317312 B1 KR100317312 B1 KR 100317312B1 KR 1019980036141 A KR1019980036141 A KR 1019980036141A KR 19980036141 A KR19980036141 A KR 19980036141A KR 100317312 B1 KR100317312 B1 KR 100317312B1
- Authority
- KR
- South Korea
- Prior art keywords
- aluminum
- copper
- film
- forming
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
Abstract
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 배선의 일렉트로마이그레이션(Electromigration) 저항성을 향상시키는데 적당한 반도체 소자의 배선 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a wiring of a semiconductor device suitable for improving the electromigration resistance of the wiring.
일반적으로 반도체 제조공정시 가장 많이 사용하는 금속재료는 알루미늄과 알루미늄 합금이다. 그 이유는 전기전도성이 좋고, 절연막과의 접착력이 뛰어날 뿐만 아니라 성형하기 쉽기 때문이다.In general, the most used metal materials in the semiconductor manufacturing process are aluminum and aluminum alloys. The reason for this is that the electrical conductivity is good, the adhesion to the insulating film is excellent, and the molding is easy.
한편, 상기와 같은 알루미늄과 알루미늄 합금의 증착에 널리 사용되는 물리 증착법은 알루미늄과 구리의 합금 타겟으로 물리증착시에 구리가 함께 박막에 함유되므로 합금 타겟의 조성을 조절함으로써 구리의 농도 조절이 용이하다.On the other hand, the physical vapor deposition method widely used for the deposition of aluminum and aluminum alloys as described above is easy to control the concentration of copper by adjusting the composition of the alloy target because copper is contained in the thin film at the time of physical deposition as an alloy target of aluminum and copper.
그러나 초고집적 소자의 경우 고종횡비의 콘택 및 비아(Contact/Via)층 등의 수직배선을 형성하여야 하는데, 이는 계단도포성이 좋지 않은 물리증착법으로는 고종횡비의 콘택 및 비아층을 충진하기가 어렵다.However, in the case of ultra-high density devices, vertical wiring such as high aspect ratio contact and via (contact / via) layers should be formed, which is difficult to fill in high aspect ratio contact and via layers by physical vapor deposition with poor stair coatability. .
따라서 상기와 같은 물리증착법의 단점을 보완하기 위해 화학증착법을 사용하는데, 이러한 화학증착법은 표면화학반응에 의해 기판 표면에서 증착원이 분해되어 원하는 물질을 형성하기 때문에 계단 도포성이 우수하여 고집적 소자의 콘택 및 비아층 등에서의 충진에 적용되고 있다.Therefore, the chemical vapor deposition method is used to compensate for the disadvantages of the physical vapor deposition method, such a chemical vapor deposition method decomposes the deposition source on the surface of the substrate by a surface chemical reaction to form a desired material, so the step coverage is excellent, It is applied to filling in contact and via layers.
그러나 이와 같은 화학증착법의 경우에도 단일물질의 증착은 용이하나 이종물질의 동시 첨가가 어려워 알루미늄의 경우 일렉트로마이그레이션 저항성의 향상을 위해서 후공정에서의 구리의 첨가가 필수적이다.However, even in the case of the chemical vapor deposition method, it is easy to deposit a single material, but it is difficult to add different materials at the same time, so in the case of aluminum, the addition of copper in the post process is essential to improve the electromigration resistance.
여기서 일렉트로마이그레이션은 배선금속용 알루미늄에 전류를 흐르게 하면 실리콘과의 접속지역이나 계단 지역 등의 고전류밀도지역에서 알루미늄 원자의 확산이 일어나는 현상으로서, 이와 같이 고전류밀도지역에서 알루미늄 원자의 확산으로 인하여 보이드(Void)의 발생에 의해 금속선이 얇아지고 결국 단락된다.Here, electromigration is a phenomenon in which aluminum atoms are diffused in high current density areas such as a connection area with silicon or a step area when an electric current flows through the aluminum for wiring metal, and thus voids are caused by diffusion of aluminum atoms in the high current density area. Void) causes the metal wire to become thin and eventually short-circuit.
따라서 종래 기술에서는 알루미늄과 구리의 동시 화학증착법이 연구되고 있다.Therefore, in the prior art, simultaneous chemical vapor deposition of aluminum and copper has been studied.
그러나 종래의 알루미늄과 구리의 동시 화학증착법에 의한 반도체 소자의 배선 형성 방법에 있어서 다음과 같은 문제점이 있었다.However, there is a problem in the wiring forming method of the semiconductor device by the conventional chemical vapor deposition of aluminum and copper as follows.
첫째, 알루미늄과 구리의 증착 소스가 달라 서로 반응하지 않고 증착온도가 비슷한 증착원의 선택이 어려우며 구리의 첨가량 조절이 어렵다.First, it is difficult to select a deposition source that does not react with each other because different deposition sources of aluminum and copper are similar to each other and it is difficult to control the amount of copper added.
둘째, 구리가 첨가되지 않은 화학증착 알루미늄에 구리를 첨가하기 위해 순수한 구리를 확산원으로 사용하는 경우 알루미늄과 구리간에 금속간 화합물이 형성되어 전체 박막의 비저항을 증가시켜 구리의 효과적인 확산을 방해한다.Second, when pure copper is used as a diffusion source to add copper to chemically-doped aluminum without copper, an intermetallic compound is formed between aluminum and copper to increase the resistivity of the entire thin film, thereby preventing the effective diffusion of copper.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 화학증착법에 의하여 증착된 순수한 알루미늄막에 열처리를 통한 확산에 의해 구리첨가를 효율적으로 제어함으로써 배선의 일렉트로마이크레이션 저항성을 향상시키도록 한 반도체 소자의 배선 형성 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, the semiconductor device to improve the electromigration resistance of the wiring by efficiently controlling the copper addition by diffusion through heat treatment to the pure aluminum film deposited by the chemical vapor deposition method The purpose of the present invention is to provide a wiring forming method.
도 1a 내지 도 1c는 본 발명의 제 1 실시예에 의한 반도체 소자의 배선 형성 방법을 나타낸 공정단면도1A to 1C are cross-sectional views illustrating a method of forming wirings in a semiconductor device in accordance with a first embodiment of the present invention.
도 2는 Al-Cu의 상평형도2 is a phase diagram of Al-Cu.
도 3은 본 발명의 제 2 실시예에 의한 반도체 소자의 배선 형성 방법을 나타낸 단면도3 is a cross-sectional view illustrating a wire forming method of a semiconductor device in accordance with a second embodiment of the present invention.
도 4는 본 발명의 제 3 실시예에 의한 반도체 소자의 배선 형성방법을 나타낸 단면도4 is a cross-sectional view showing a wiring formation method of a semiconductor device according to a third exemplary embodiment of the present invention.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
21 : 반도체 기판 22 : 베리어층21: semiconductor substrate 22: barrier layer
23,26 : 순수 알루미늄박 24 : 알루미늄-구리 합금막23, 26: pure aluminum foil 24: aluminum-copper alloy film
25 : 박막25: thin film
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 배선 형성 방법은 반도체 기판상에 베리어층을 형성하는 단계와, 상기 베리어층상에 순수 제 1 금속막을 증착하는 단계와, 상기 순수 제 1 금속막상에 제 1 및 제 2 금속의 합금막을 형성하는 단계와, 그리고 상기 제 1 및 제 2 금속의 합금막의 제 2 금속을 상기 제 1 금속막에 확산시키는 단계를 포함하여 형성함을 특징으로 한다.In accordance with another aspect of the present invention, there is provided a method of forming a wiring layer of a semiconductor device, the method comprising: forming a barrier layer on a semiconductor substrate; depositing a pure first metal film on the barrier layer; Forming an alloy film of the first and second metals on the film, and diffusing a second metal of the alloy film of the first and second metals onto the first metal film.
먼저, 일반적으로 알루미늄과 구리를 사용한 박막에서는 구리의 풍부한 조성에 의해 알루미늄과 구리의 계면에 금속간 화합물을 형성되며, 이러한 알루미늄과 구리간의 금속간 화합물은 비저항이 높기 때문에 구리의 확산속도가 매우 느려 효과적인 구리의 확산을 기대할 수 없다.First, in a thin film using aluminum and copper, an intermetallic compound is formed at an interface between aluminum and copper due to the rich composition of copper. Since the intermetallic compound between aluminum and copper has a high resistivity, the diffusion rate of copper is very slow. Effective diffusion of copper cannot be expected.
또한, 알루미늄과 구리간의 금속간 화합물은 녹는점이 높기 때문에 먼저 형성된 금속간 화합물에 의해 매우 높은 온도로 열처리를 해야만 구리의 첨가 효과를 기대할 수 있다.In addition, since the intermetallic compound between aluminum and copper has a high melting point, the effect of adding copper can be expected only by heat treatment at a very high temperature with the intermetallic compound formed first.
따라서 본 발명의 반도체 소자의 배선 형성 방법은 배선의 일렉트로마이그레이션 저항성에 영향을 주는 알루미늄-구리(Al3Cu)의 형성이 가능하고, 알루미늄과 구리간에 금속간 화합물이 생기지 않는 조성의 알루미늄-구리 합금원을 사용하여 효과적으로 구리를 첨가하여 배선을 형성할 수 있도록 한 것이다.Therefore, in the method of forming a wiring of the semiconductor device of the present invention, aluminum-copper (Al 3 Cu) which can affect the electromigration resistance of the wiring can be formed, and an aluminum-copper alloy of a composition in which no intermetallic compound is formed between aluminum and copper By using circles, copper can be effectively added to form wiring.
즉, 알루미늄-구리가 일정한 조정(Al-33wt%Cu)을 갖는 알루미늄-구리 합금원을 형성하는 데, 상기 알루미늄-구리 합금원의 녹는점은 548.2℃로써, 알루미늄과 구리간의 금속간 화합물에 비하여 녹는점이 낮아 낮은 열처리 온도에서도 효과적인 구리의 확산을 기대할 수 있으며, 알루미늄과 알루미늄-구리 합금막 계면에서 금속간 화합물이 생성되지 않아 필요한 구리량만 첨가하여 일렉트로마이그레이션 저항성의 향상을 가져올 수 있다.That is, the aluminum-copper forms an aluminum-copper alloy source having a constant adjustment (Al-33wt% Cu), the melting point of the aluminum-copper alloy source is 548.2 ℃, compared to the intermetallic compound between aluminum and copper The low melting point can be expected to be effective copper diffusion even at low heat treatment temperature, the intermetallic compound is not generated at the interface between aluminum and aluminum-copper alloy film can be added to only the required amount of copper can lead to improved electromigration resistance.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 배선 형성 방법을 상세히 설명하면 다음과 같다.Hereinafter, a wiring forming method of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.
도 1a 내지 도 1c는 본 발명의 제 1 실시예에 의한 반도체 소자의 배선 형성 방법을 나타낸 공정단면도이다.1A to 1C are cross-sectional views illustrating a method of forming wirings in a semiconductor device in accordance with a first embodiment of the present invention.
도 1a에 도시한 바와같이 반도체 기판(21)상에 베리어층(22)을 형성하고, 상기 베리어층(22)상에 열분해 화학증착이나 플라즈마 화학증착으로 5000Å 두께를 갖는 순수 알루미늄막(23)을 증착한다.As shown in FIG. 1A, a barrier layer 22 is formed on the semiconductor substrate 21, and a pure aluminum film 23 having a thickness of 5000 μs is formed on the barrier layer 22 by pyrolytic chemical vapor deposition or plasma chemical vapor deposition. Deposit.
여기서 상기 베리어층(22)은 티타늄(Ti)이나 질화 티타늄(TiN) 등을 사용할 수 있다.Here, the barrier layer 22 may use titanium (Ti), titanium nitride (TiN), or the like.
도 1b에 도시한 바와같이 상기 알루미늄막(23)상에 스퍼터링 방법을 이용하여 알루미늄-구리 합금막(24)을 형성한다.As shown in FIG. 1B, the aluminum-copper alloy film 24 is formed on the aluminum film 23 by the sputtering method.
여기서 상기 알루미늄-구리 합금막(24)에서 알루미늄과 구리의 조성은 100%의 무게비를 기준으로 알루미늄 5~52%, 구리는 48~95%로 조성한다.In the aluminum-copper alloy film 24, the composition of aluminum and copper is 5 to 52% aluminum and 48 to 95% copper based on a weight ratio of 100%.
도 1c에 도시한 바와같이 상기 알루미늄-구리 합금막(24)이 증착된 반도체 기판(21)에 열처리를 통해서 상기 알루미늄-구리 합금막(24)에 함유된 구리를 상기 알루미늄막(23)내로 확산시켜 박막(25)을 형성한다.As shown in FIG. 1C, copper contained in the aluminum-copper alloy film 24 is diffused into the aluminum film 23 through heat treatment on the semiconductor substrate 21 on which the aluminum-copper alloy film 24 is deposited. To form a thin film 25.
도 2는 Al-Cu 상평형도(Al-Cu Phase Diagram)를 나타낸 도면이다.2 is a diagram illustrating an Al-Cu phase diagram.
도 2에서 x축은 Al에 포함되어 있는 Cu의 무게비(Weight Percent)를 나타내고, y축은 온도를 나타낸다. 그리고 L(Liquid)는 액상, L+S(Liquid+Solid) 액상과 고상의 혼재상태, S1(Solid)은 고상, 그리고 S2는 고용상태(Solid Solution)이다.In FIG. 2, the x axis represents a weight percentage of Cu included in Al, and the y axis represents a temperature. And L (Liquid) is a liquid phase, L + S (Liquid + Solid) liquid and solid phase mixed state, S1 (Solid) is a solid state, S2 is a solid solution (Solid Solution).
본 발명은 열처리를 통하여 상기 알루미늄-구리 합금막(24)의 구리를 상기 알루미늄막(23)내로 확산시키기 위한 열처리 온도는 약 400~500℃이다. 도 2의 Al-Cu 상평형도와 같은 조성범위(알루미늄에 5~52wt%Cu을 포함)에서 액상이 나타나는 온도가 548.2℃로 유지되기 때문에 548.2℃ 이하에서 열처리하여 한다.In the present invention, the heat treatment temperature for diffusing the copper of the aluminum-copper alloy film 24 into the aluminum film 23 is about 400 to 500 ° C. Since the temperature at which the liquid phase appears in the composition range (including 5 to 52wt% Cu in aluminum) as shown in Al-Cu phase equilibrium of FIG.
그리고 구리의 확산 기능 온도가 약 400℃ 이상이기 때문에 열처리가 가능한 온도는 약 400~548.2℃이다.And since the diffusion function temperature of copper is about 400 degreeC or more, the temperature which can be heat-processed is about 400-548.2 degreeC.
그러나 548.2℃ 근처에서는 알루미늄막이 용융상태로 변하기 때문에 배선의 형태가 변할 가능성이 높아 열처리 온도로는 적당하지 않으며, 실제 바람직한 열처리 온도는 400~500℃이다. 그리고 열처리 시간은 30min~2hr이며, 바람직하게는 1hr근처이다.However, in the vicinity of 548.2 ° C., since the aluminum film is turned into a molten state, the shape of the wiring is likely to change, which is not suitable as a heat treatment temperature. And heat processing time is 30min-2hr, Preferably it is around 1hr.
한편, 알루미늄에 5~52wt%의 구리를 포함하게 되면 구리는 Al2Cu 상태로 존재하게 되며, Al2Cu는 약 400℃ 이상의 온도에서 분해되고 이 온도에서부터 확산이 가능하다.On the other hand, if it contains copper of 5 ~ 52wt% of copper to aluminum is present in the Al 2 Cu state, Al 2 Cu is decomposed at temperatures above about 400 ℃ can be spread from the temperature.
이러한 확산은 순수한 알루미늄막(23)과 알루미늄-구리 합금막(24)간의 구리의 농도가 평행상태가 유지될 때까지 구리가 순수한 알루미뉴막(23)으로 확산된다.This diffusion diffuses copper into the pure aluminium film 23 until the concentration of copper between the pure aluminum film 23 and the aluminum-copper alloy film 24 is maintained in parallel.
그리고 상기 순수한 알루미늄막(23)의 두께로 약 5000Å로 증착하였을 때, 알루미늄에 함유된 구리를 0.5wt%로 유지하기 위한 알루미늄-구리 합금막의 조성 및 두께는 아래의 표 1과 같다.When the thickness of the pure aluminum film 23 is about 5000 mW, the composition and thickness of the aluminum-copper alloy film for maintaining the copper contained in the aluminum at 0.5 wt% are shown in Table 1 below.
상기의 조성은 알루미늄의 총 조성(화학증착+확산원)에서 구리의 함량이 0.5wt%Cu가 되도록 조절한 결과이며, 이때 Al-Cu 합금막의 두께가 낮아지면(특히, 100Å이하) 공정조절이 어려운 단점이 있다(스퍼터 시간이 너무 짧으므로).The composition is the result of adjusting the copper content in the total composition of aluminum (chemical vapor deposition + diffusion source) to 0.5wt% Cu, when the thickness of the Al-Cu alloy film is lowered (especially 100Å or less) process control is This is a difficult drawback (since the sputter time is too short).
한편, 총조성을 0.5wt%Cu 이외의 조성을 사용할 경우는 그에 맞게 각 조성범 위에서 증착 두께를 조절하면 된다.On the other hand, when using a composition other than the total composition of 0.5wt% Cu, the deposition thickness may be adjusted on each composition range accordingly.
도 3은 본 발명의 제 2 실시예에 의한 반도체 소자의 배선 형성방법을 나타낸 단면도이다.3 is a cross-sectional view illustrating a wiring formation method of a semiconductor device in accordance with a second embodiment of the present invention.
즉, 도 1b에서 순수한 알루미늄막(23) 및 알루미늄-구리 합금막(24)을 형성함에 있어서, 도 3에서와 같이, 반도체 기판(21)상의 베리어층(22)상에 알루미늄-구리 합금막(24)을 먼저 형성하고, 상기 알루미늄-구리 합금막(24)상에 순수 알루미늄막(23)을 형성한 후 열처리하는 방법이 있다.That is, in forming the pure aluminum film 23 and the aluminum-copper alloy film 24 in FIG. 1B, as shown in FIG. 3, the aluminum-copper alloy film () is formed on the barrier layer 22 on the semiconductor substrate 21. 24 is formed first, and then a pure aluminum film 23 is formed on the aluminum-copper alloy film 24, followed by heat treatment.
도 4는 본 발명의 제 3 실시예에 의한 반도체 소자의 배선 형성방법을 나타낸 단면도이다.4 is a cross-sectional view illustrating a wiring formation method of a semiconductor device in accordance with a third embodiment of the present invention.
즉, 도 1b에서 순수 알루미늄막(23) 및 알루미늄-구리 합금막(24)을 형성함에 있어서, 도 4에서와 같이 반도체 기판(21)상의 베리어층(22)상에 순수 알루미늄막(23)을 2500Å을 형성하고, 상기 순수 알루미늄막(23)상에 알루미늄-구리 합금막 (24)을 형성하고, 상기 알루미늄-구리 합금막(24)상에 순수 알루미늄막(26)을 형성한 후 열처리하는 방법이 있다.That is, in forming the pure aluminum film 23 and the aluminum-copper alloy film 24 in FIG. 1B, the pure aluminum film 23 is formed on the barrier layer 22 on the semiconductor substrate 21 as shown in FIG. 4. A method of forming 2500 kPa, forming an aluminum-copper alloy film 24 on the pure aluminum film 23, and forming a pure aluminum film 26 on the aluminum-copper alloy film 24, followed by heat treatment. There is this.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 배선 형성방법에 있어서 다음과 같은 효과가 있다.As described above, the wiring forming method of the semiconductor device according to the present invention has the following effects.
첫째, 알루미늄과 구리의 동시 화학증착에 의해 구리를 첨가하여 배선을 형성하는 종래 기술 보다 구리의 첨가를 조절할 수 있기 때문에 공정을 용이하게 할 수 있다.First, since the addition of copper can be controlled by the simultaneous chemical vapor deposition of aluminum and copper, the addition of copper can be controlled to facilitate the process.
둘째, 순수한 구리를 이용하는 것 보다 알루미늄-구리의 합금을 이용함으로써 배선의 일렉트로마이그레이션 저항성을 향상시킬 수 있다.Second, the electromigration resistance of the wiring can be improved by using an aluminum-copper alloy rather than using pure copper.
Claims (3)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/176,156 US6228764B1 (en) | 1997-11-12 | 1998-10-21 | Method of forming wiring in semiconductor device |
| JP10305003A JP2992524B2 (en) | 1997-11-12 | 1998-10-27 | Semiconductor element wiring forming method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19970059501 | 1997-11-12 | ||
| KR97-59501 | 1997-11-12 | ||
| KR1019970059501 | 1997-11-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990044810A KR19990044810A (en) | 1999-06-25 |
| KR100317312B1 true KR100317312B1 (en) | 2002-04-24 |
Family
ID=37531779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980036141A KR100317312B1 (en) | 1997-11-12 | 1998-09-02 | method for forming wiring in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100317312B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102462381B1 (en) * | 2017-12-19 | 2022-11-01 | 삼성전자주식회사 | Method for fabricating semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07273109A (en) * | 1994-03-30 | 1995-10-20 | Toshiba Corp | Semiconductor device |
-
1998
- 1998-09-02 KR KR1019980036141A patent/KR100317312B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07273109A (en) * | 1994-03-30 | 1995-10-20 | Toshiba Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990044810A (en) | 1999-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6242808B1 (en) | Semiconductor device with copper wiring and semiconductor device manufacturing method | |
| US6181012B1 (en) | Copper interconnection structure incorporating a metal seed layer | |
| US4985750A (en) | Semiconductor device using copper metallization | |
| US5266521A (en) | Method for forming a planarized composite metal layer in a semiconductor device | |
| EP0877421A2 (en) | Sputter deposition and annealing of copper alloy metallization M | |
| US5580823A (en) | Process for fabricating a collimated metal layer and contact structure in a semiconductor device | |
| US6570255B2 (en) | Method for forming interconnects on semiconductor substrates and structures formed | |
| US5776831A (en) | Method of forming a high electromigration resistant metallization system | |
| KR940016626A (en) | Semiconductor device and manufacturing method | |
| US6054382A (en) | Method of improving texture of metal films in semiconductor integrated circuits | |
| US5994775A (en) | Metal-filled via/contact opening with thin barrier layers in integrated circuit structure for fast response, and process for making same | |
| KR100317312B1 (en) | method for forming wiring in semiconductor device | |
| Learn | Aluminum alloy film deposition and characterization | |
| JP2992524B2 (en) | Semiconductor element wiring forming method | |
| CN1032285C (en) | Method for manufacturing semiconductor device | |
| JPS61274345A (en) | Manufacture of semiconductor device | |
| JPS61183433A (en) | Thin film of aluminum alloy and its production | |
| KR100336655B1 (en) | Method for forming metal wiring in semiconductor device | |
| JP2559829B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JPH09186157A (en) | Method of forming double layer cu diffusion blocking film | |
| KR100250455B1 (en) | Method of manufacturing metal line of semiconductor device using copper thin film | |
| KR100236984B1 (en) | Method for forming metal layer with high electromigration resistance | |
| KR0132512B1 (en) | Method of forming the metal wiring on the semiconductor device | |
| KR100223332B1 (en) | Forming method for metalization of semiconductor device | |
| KR940002766B1 (en) | Flatness metallization method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111024 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |