KR100315430B1 - 각 부채널별 등화를 반복 수행하는 등화 장치 - Google Patents

각 부채널별 등화를 반복 수행하는 등화 장치 Download PDF

Info

Publication number
KR100315430B1
KR100315430B1 KR1019990061933A KR19990061933A KR100315430B1 KR 100315430 B1 KR100315430 B1 KR 100315430B1 KR 1019990061933 A KR1019990061933 A KR 1019990061933A KR 19990061933 A KR19990061933 A KR 19990061933A KR 100315430 B1 KR100315430 B1 KR 100315430B1
Authority
KR
South Korea
Prior art keywords
subchannel
value
frequency domain
storage means
symbol
Prior art date
Application number
KR1019990061933A
Other languages
English (en)
Other versions
KR20010083264A (ko
Inventor
이훈
유태환
Original Assignee
오길록
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오길록, 한국전자통신연구원 filed Critical 오길록
Priority to KR1019990061933A priority Critical patent/KR100315430B1/ko
Publication of KR20010083264A publication Critical patent/KR20010083264A/ko
Application granted granted Critical
Publication of KR100315430B1 publication Critical patent/KR100315430B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

본 발명은 멀티캐리어 변복조 시스템에서의 주파수영역 등화장치에 관한 것으로, 멀티캐리어 변복조 시스템에서의 모든 부채널에 대한 주파수영역 등화를 반복하여 수행하기 위한 등화장치를 제공하기 위하여, 각 부채널별 심볼 값과 상기 각 부채널별로 보정해 주어야 할 위상정보인 고정된 값을 읽어와 곱하며 곱해진 값을 주파수영역 등화기의 초기값으로 사용하여 상기 부채널별로 등화를 수행하기위한 복소 적응 등화 수단; 상기 고정된 값을 상기 각 부채널별로 읽고 저장하기위한 제 1 저장 수단; 상기 제 1 저장 수단으로부터 상기 각 부채널별 데이터를 읽고, 상기 각 부채널별 탭값을 상기 제 1 저장 수단에 쓰기위한 수를 발생하기 위한 어드레스 카운팅 수단; 푸리에 변환된 각 부채널별 심볼 값을 저장하는 제 2 저장 수단; 및 상기 어드레스 카운팅 수단의 카운트 값에 따라 상기 제 2 저장 수단으로부터 해당하는 부채널 심볼을 선택하여 상기 복소 적응 등화 수단으로 전달하기 위한 스위칭 수단을 포함하며, 멀티캐리어 변복조 시스템 등에 이용됨.

Description

각 부채널별 등화를 반복 수행하는 등화 장치{Recursive Equalization Apparatus Of Frequency-domain Equalizer}
본 발명은 멀티캐리어 변복조 시스템에서의 등화장치에 관한 것이다.
이산 다중 톤(DMT:Discrete Multi-Tone)(이하, 간단히 'DMT'라함) 또는 직교 주파수 분할 다중 방식(OFDM:Orthogonal Frequency Division Multiplexing)(이하, 간단히 'OFDM'이라함) 등 멀티캐리어 변복조 방식을 사용하는 모뎀에서는 수신부에서 각 부채널에 동일한 결정회로(Decision Device)를 사용하기 위해 푸리에 변환된 심볼이 주파수영역 등화기를 거치게 하는 것이 필수적이다.
이때 사용되는 주파수영역 등화기는 LMS(Least Mean Square) 알고리즘을 사용하는 적응 1-탭 등화기이며, 각 부채널에 하나씩 필요하다.
따라서, 부채널의 수가 증가할수록 하드웨어 복잡도는 증가하며, 더욱이 주파수영역 전단에 고정 위상 보정 회로인 로터(ROTOR)가 사용되는 경우 하드웨어 복잡도는 더욱 증가한다는 문제점이 있다.
예를 들어 4096 부채널을 사용하는 시스템의 경우 로터와 주파수영역 등화기에는 실수값의 정확도를 요구하는 복소수 곱셈기가 각각 4096개씩 필요하며, 주파수영역 등화기 초기화 동안에는 LMS 알고리즘을 사용함으로 인해 복소수 곱셈기와 복소수 덧셈기가 각각 4096x2개씩 추가로 필요하므로, 하드웨어 구현이 불가능한 정도이다. 따라서, 이들 하드웨어를 효과적으로 줄일 수 있는 방안이 필요하다.
이하, 도 1 및 도 2 를 참조하여 본 발명과 관련된 종래의 기술에 대하여 설명한다.
도 1 은 일반적인 이산 다중 톤(DMT) 변복조 방식 전송시스템의 일실시예 구성도이며, 도 2 는 일반적인 변복조 방식 전송시스템에서의 위상동기회로를 나타낸 일예시도로서, 위상 보정 회로 및 이를 로터로 구현한 것을 나타낸 일예시도이다.
즉, 도 1 은 각각 DMT 변복조 방식을 사용하는 전송시스템의 송신단과 수신단의 기능블록을 도시한 것으로서, 도면에서 알 수 있듯이 DMT 변복조 방식을 사용하는 전송시스템에서 핵심이 되는 기술에는 시간영역 등화기(TEQ:Time-domain Equali-zer)(이하, 간단히 'TEQ'라함), 주파수영역 등화기(FEQ:Frequency-domain Equalizer), 역 푸리에 변환(IFFT)과 푸리에 변환(FFT)를 이용한 변조 및 복조 기능 등이 있다.
먼저 푸리에 변환을 이용한 변복조를 살펴보자.
DMT 심볼 X=[X0,X1,L XN-1]T은 길이가 N개인 QAM 신호로 구성되며, n번째 QAM 신호 Xn은 길이가 N이고 주파수가 n=2n/N 인 디지털 반송파 Pn=[1,ejwn, ej2wn, ..., ej(N-1)wn]T로 변조된다. 따라서 m번째 DMT 심볼을 Xm=[Xm,0, Xm,1,..., Xm,N-1]T이라 표시하고 N개의 QAM 신호를 각각의 디지털 반송파로 변조하여 시간 k에서의 값 xm,k를 구하면 xm,k= Xm0,·P0,k+ Xm,1·P1,k+ ... + Xm,N-1·PN-1,k이 된다(단, Pn,k는 반송파 Pn의 시간 k에서의 값인 이다). 즉, xm,k는 Xm을 역 푸리에 변환해서 얻어지는 k번째 신호임을 알 수 있다. 따라서, DMT모뎀에서는 N포인트 역 푸리에 변환을 이용하여 N개의 QAM 신호를 동시에 변조할 수 있다.
마찬가지로 수신단에서는 N포인트 푸리에 변환을 이용하여 원 신호를 복조한다. 이때 DMT 변복조 방식을 이용하는 전송시스템은 변조된 신호를 기저대역을 통해 전송하므로 IFFT한 결과가 실수 값이 되어야 한다. 이를 위해서 송신단 N 포인트 IFFT의 입력은 Xm,n= X* m,N-n인 Hermitian 대칭 특성이 요구되며 따라서 N 포인트 IFFT를 통해 실질적으로 N/2 개의 QAM 신호만 변조후 전송 가능하다.
송신단에서 변조된 DMT심볼 xm= [xm,0, xm,1, ..., xm,n-1]T가+1의 임펄스응답을 갖는 디지털 등가 채널을 통과하면 뒤 이어 전송되는 DMT 변조 신호 xm+1에 심볼간 간섭(ISI: Inter-Symbol Interference)을 준다.
이러한 심볼간 간섭은의 길이를 갖는 cyclic prefix(CP), 즉 [xm,N-1, xm,N-2, ..., xm, N-1]T를 DMT 변조 신호 xm앞에 추가하고 수신단에서 처음개의 신를 버리는 보호 시간(Guard Time)을 이용한 방법으로 제거한다.
이때, 수신단에서는 고정 선형 필터를 이용하여 선형 필터와 전송선로를 포함한 전체 채널의 임펄스응답 길이가 cyclic prefix의 길이보다 하나 더 많은+1이하가 되도록 만들어 주며, 이때 사용되는 선형 필터를 시간영역 등화기(TEQ : Time-Domain Equalizer)라 한다.
수신단에서 시간영역 등화기를 통과한 N+개의 신호에서 cyclic prefix를 제거하고 푸리에 변환을 이용하여 수신된 심볼을 복조하면 전송선로에서의 잡음이없는 경우 n번째 부채널에서는 복조 신호 Ym,n= Xm,n·Hn를 얻는다. 여기에서 Hn은 채널의 주파수=2n 에서의 응답으로 n번째 부채널의 주파수 특성이다. 이러한 부채널의 주파수 특성은 하나의 복소수 탭을 가지고, LMS(Least Mean Square) 알고리즘을 사용하여 적응적으로 탭을 갱신하는 주파수영역 등화기(FEQ : Frequency-Domain Equalizer)를 이용하여 보상하고, 따라서 주파수영역 등화기를 거쳐 채널의 영향을 보상한 후의 복조 신호는 Ym,n= Xm,n과같이 원래 송신단에서 보낸 데이터와 같게 된다. 이때 n번째 부채널의 주파수영역 등화기는 1/Hn= 1/(c′+jd′)=c+jd의 모양을 갖게 되며, 푸리에 변환을 거친 Ym,n= Xm,n·Hn에 곱해진다.
수신단에서는 또한 송신단과 동기된 클록 정보를 얻기 위해 PLL(Phase-Locked Loop)을 사용하여 수신된 신호로부터 위상정보를 추출하며, 위상이 보정된 클록은 DMT 시스템 및 아날로그 프론트 엔드의 A/D 변환기에 사용된다.
이때 PLL의 역할은 수신된 신호가 가지고 있는 위상정보와 수신단에서 자체 발생한 클록의 위상정보의 차를 '0'으로 하는 것이다. 이 경우 일반적으로 PLL에는 도 2 의 상단 그림과 같이 위상검출기(PD: Phase Dectector), 루프 필터(Loop Filter), 전압제어 발진기(VCO: Voltage Controlled Oscillator)등이 필요하며, 아날로그 회로인 전압제어 발진기를 사용하지 않기 위해 역시 도 2 의 하단 그림에서와 같이 PLL과 로터(ROTOR)를 이용할 수 있다.
일반 PLL을 사용하는 경우 모두 푸리에 변환 전단에서 위상보정을 수행하지만 로터를 사용하는 경우 먼저 PLL에서 위상정보 k의 푸리에 변환된 값인 expj(2 /n) + jf를 각 부채널별로 로터에게 제공하면 로터는 이 위상의 역을 곱하여 각 부채널의 전체 위상을'0'으로 보정하고, 만일 위상차가 하나의 샘플 값에 해당하는 값과 같을 경우 PLL에서는 클록 하나를 빼고, 위상차가 하나의 샘플값만큼 적을 경우에는 PLL에서 클록 하나를 더하는 방식으로 위상 보정을 수행한다.
이렇게 함으로써 PLL은 단순히 위상검출기 및 클럭을 추가하거나 빼는 회로만으로 구성되며, 로터는 단순히 복소수 e + jf를 곱하는 회로만 있으면 되므로 모두 디지털 회로로 구성이 가능하다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 멀티캐리어 변복조 시스템에서의 모든 부채널에 대한 주파수영역 등화를 반복하여 수행하기 위한 등화장치를 제공하는데 그 목적이 있다.
도 1 은 일반적인 이산 다중 톤(DMT) 변복조 방식 전송시스템의 일실시예 구성도.
도 2 는 일반적인 변복조 방식 전송시스템에서의 위상동기회로를 나타낸 일예시도.
도 3 은 본 발명에 따른 각 부채널별 등화를 반복 수행하는 등화장치의 일실시예 구성도.
* 도면의 주요 부분에 대한 부호의 설명 *
301 : 복소 적응 등화기 302 : 듀얼 포트 메모리
303 : 어드레스 카운터 304 : 버퍼
305 : 스위치
상기 목적을 달성하기 위한 본 발명은, 멀티캐리어 변복조 시스템에서의 각 부채널별 등화를 반복 수행하는 등화장치에 있어서, 각 부채널별 심볼 값과 상기 각 부채널별로 보정해 주어야 할 위상정보인 고정된 값을 읽어와 곱하며 곱해진 값을 주파수영역 등화기의 초기값으로 사용하여 상기 부채널별로 등화를 수행하기위한 복소 적응 등화 수단; 상기 고정된 값을 상기 각 부채널별로 읽고 저장하기위한 제 1 저장 수단; 상기 제 1 저장 수단으로부터 상기 각 부채널별 데이터를 읽고, 상기 각 부채널별 탭값을 상기 제 1 저장 수단에 쓰기위한 수를 발생하기 위한 어드레스 카운팅 수단; 푸리에 변환된 각 부채널별 심볼 값을 저장하는 제 2 저장 수단; 및 상기 어드레스 카운팅 수단의 카운트 값에 따라 상기 제 2 저장 수단으로부터 해당하는 부채널 심볼을 선택하여 상기 복소 적응 등화 수단으로 전달하기 위한 스위칭 수단을 포함한다.
일반적으로, 로터 및 주파수영역 등화기는 각각 입력 데이터에 복소수를 곱하는 회로이며, 또한 로터는 샘플링 율이 고정된 아날로그/디지털 변환기를 사용함으로써 발생하는 고정 위상을 보정하므로 각 부채널별로 고정된 값이며, 따라서 이들 로터와 주파수영역 등화기를 하나의 복소수 곱의 형태로 통합할 수 있다.
또, 로터 및 주파수영역 등화기가 각 부채널별로 하나씩 사용되므로 발생하는 하드웨어 증가의 문제를 해결하기 위해 하나 또는 다수의 고속 동작하는 주파수영역 등화기를 반복 사용하여 적은 하드웨어를 가지고 전체 부채널에 대한 주파수영역 등화를 수행하는 방안이 필요하다.
즉, 본 발명은 DMT(Discrete Multi-Tone) 또는 OFDM(Orthogonal Frequency Division Multiplexing) 등의 멀티캐리어 변복조 방식을 사용하는 모뎀의 수신부에서 각 부채널 심볼 마다 전송선로에 의해 발생하는 위상차를 보정하기 위해 사용되는 주파수영역 등화기와, 클록 정보 추출을 디지털 회로만으로 간단하게 구현하기 위해 사용되는 로터(rotor)를 하나의 기능블록으로 구현하고, 또한 이들 회로가 샘플 주기보다 N배 느린 심볼 주기로 동작하는 점에 착안하여 고속, 반복 사용하게 함으로써 하드웨어를 효과적으로 줄일 수 있는 장치에 관한 것이다.
멀티캐리어 변복조 방식을 사용하는 모뎀에서 하나의 부채널에 사용되는 로터와 주파수영역 등화기는 각각 임의의 복소수를 곱하는 과정이므로, 이들을 하나의 복소수 곱셈으로 줄일 수 있다.
이하, 도 3 을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 3 은 본 발명에 따른 각 부채널별 등화를 반복 수행하는 등화장치의 일실시예 구성도이다.
즉, 도면에서 볼 수 있듯이 각 부채널별로 고정된 값을 곱하는 로터와 각 부채널별로 1-탭 적응 등화를 수행하는 주파수영역 등화기는 하나의 복소 적응 등화기(301)로 구현될 수 있다.
초기화 과정에서 먼저 로터에 사용될 값 e + jf을 먼저 결정하고, 이후에 주파수영역 등화기는 LMS 알고리즘을 사용하여 적응적으로 최적의 탭 값을 찾는 점에 착안하여 먼저 구해진 로터의 값을 주파수영역 등화기의 초기 탭 값으로 한 후 적응 등화를 수행하면 결국 하나의 로터와 하나의 주파수영역 등화기를 직렬 연결한 것과 동일한 효과를 얻을 수 있다.
이 것을 수식으로 살펴보면 다음과 같다.
먼저 푸리에 변환을 거쳐 나온 임의의 부채널의 심볼 값이 a + jb인 복소수 값이라 하고, 로터의 값이, LMS 알고리즘에 의해 구해진 최적의주파수영역 등화기의 값이 c + jd라면 이때는 다시 e + jf로 표시할 수 있으므로, 로터와 주파수영역 등화기를 곱한 값(c + jd)(e + jf)은 역시 복소수 (ce-df)+j(de+cf)가 되며 이때 주파수영역 등화기의 초기값을 '1'로 하면 (c-d)+j(d+c)가 되고, 이것은 로터의 탭 값만으로 구해지며, 이 값을 주파수영역 등화기의 초기 탭 값으로 사용하여 적응 등화를 수행하면 된다.
그러므로, 본 발명에서는 로터의 값을 주파수영역 등화기의 초기값으로 사용함으로써 로터와 주파수영역 등화기를 동시에 사용할 경우에 비해 하드웨어를 반으로 줄일 수 있다.
또한, DMT 변복조 방식을 사용하는 시스템의 경우 각 부채널의 심볼 주기는 푸리에 변환 블록 입력인 샘플 주기에 비해 N배(부채널의 수x2)만큼 길기 때문에 N배 저속으로 동작하는 로터 및 주파수영역 등화기만 있으면 되나, 각 부채널 별로 동일한 구조의 로터와 주파수영역 등화기가 부채널 수 만큼 필요하므로 하드웨어가 많이 필요하다.
따라서, 본 발명에서는 고속 동작하는 하나의 복소수 곱셈기만을 채용하여 각 부채널에 대해 로터 및 주파수영역 등화를 순차적으로 수행하게 함으로써 하드웨어를 효과적으로(최대 1/N배) 줄일 수 있도록 하였다.
이때, 각 부채널별로 로터 및 주파수영역 등화에 사용될 값이 각각 다르므로, 이들 값을 동시에 읽고 쓰기가 가능한 듀얼포트 메모리(302)에 저장하여 두고, 로터 및 주파수영역 등화기(301)가 특정 부채널에 사용될 경우 그 부채널에 해당하는 초기값을 먼저 메모리에서 읽어낸 후 이 값을 사용하도록 하였다.
또한, 주파수영역 등화기가 초기에 적응 등화 알고리즘을 사용하여 탭값을 계속 갱신하는 점을 감안하여 초기화 과정에서 변화하는 탭 값 역시 메모리에 저장한 후 다음 번 탭 갱신에 사용하도록 하였다.
이때, 메모리로부터 각 부채널별 데이터를 읽고, 각 부채널별 로터 및 주파수영역 등화기의 탭값을 메모리에 저장하기 위해 1~N/2까지의 수를 발생하는 어드레스 카운터(303)가 필요하며, 또한 푸리에 변환된 심볼 값을 저장할 N/2개의 크기를 가지는 버퍼(304)가 필요하다. 버퍼(304)에 저장된 심볼 값은 스위치(305)를 통해 차례로 복수 적응 등화기(301)로 입력된다. 이때 버퍼(304)의 크기가 N/2인 이유는 N/2+1~N까지의 부채널 데이터는 1~N/2 부채널 데이터의 Hermitian 이며, 더 이상 필요하지 않은 데이터이기 때문이다. 순차적으로 주파수영역 등화기를 거친 부채널 심볼은 바로 병렬/직렬 변환기를 거치므로, 별도의 버퍼가 필요없다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.
상기와 같은 본 발명은 동일한 구조를 가지는 로터와 주파수영역 등화기를 하나의 기능블럭으로 통합함으로써 하드웨어를 반으로 줄일 수 있고, 또한 비교적 느리게 동작하지만 각 부채널 별로 하나씩 사용됨으로써 많은 하드웨어를 소모하는로터 및 주파수영역 등화기를 고속 동작시키고, 반복 사용함으로써 하드웨어 소모량을 최대 1/N로 줄일 수 있도록 하였다.
따라서, 본 발명은 DMT 변복조 알고리즘을 사용하고, 고속 데이터 전송이 요구되는 시스템에서 각 부채널별로 하나의 로터 및 주파수영역 등화기를 사용하는 경우 부채널이 증가함에 따라 요구되는 하드웨어가 너무 많아 구현이 불가능 한 문제를 해결할 수 있는 우수한 효과가 있다.

Claims (2)

  1. 각 부채널별 등화를 반복 수행하는 등화장치에 있어서,
    각 부채널별 심볼 값과 상기 각 부채널별로 보정해 주어야 할 위상정보인 고정된 값을 읽어와 곱하며 곱해진 값을 주파수영역 등화기의 초기값으로 사용하여 상기 부채널별로 등화를 수행하기위한 복소 적응 등화 수단;
    상기 고정된 값을 상기 각 부채널별로 읽고 저장하기위한 제 1 저장 수단;
    상기 제1저장 수단으로부터 상기 각 부채널별 데이터를 읽고, 상기 각 부채널별 탭값을 상기 제1저장 수단에 쓰기위한 수를 발생하기 위한 어드레스 카운팅 수단;
    푸리에 변환된 각 부채널별 심볼 값을 저장하는 제 2 저장 수단; 및
    상기 어드레스 카운팅 수단의 카운트 값에 따라 상기 제 2 저장 수단으로부터 해당하는 부채널 심볼을 선택하여 상기 복소 적응 등화 수단으로 전달하기 위한 스위칭 수단
    을 포함하는 등화장치.
  2. 제 1 항에 있어서,
    상기 어드레스 카운팅 수단은, 상기 복소 적응 등화 수단으로 입력되는 상기 각 부채널 심볼 값과 그 부채널에 해당하는 탭값을 동기화 하는 것을 특징으로 하는 등화장치.
KR1019990061933A 1999-12-24 1999-12-24 각 부채널별 등화를 반복 수행하는 등화 장치 KR100315430B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990061933A KR100315430B1 (ko) 1999-12-24 1999-12-24 각 부채널별 등화를 반복 수행하는 등화 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990061933A KR100315430B1 (ko) 1999-12-24 1999-12-24 각 부채널별 등화를 반복 수행하는 등화 장치

Publications (2)

Publication Number Publication Date
KR20010083264A KR20010083264A (ko) 2001-09-01
KR100315430B1 true KR100315430B1 (ko) 2001-11-26

Family

ID=19629493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990061933A KR100315430B1 (ko) 1999-12-24 1999-12-24 각 부채널별 등화를 반복 수행하는 등화 장치

Country Status (1)

Country Link
KR (1) KR100315430B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626370B1 (ko) 2004-12-29 2006-09-20 삼성전자주식회사 주파수 등화 성능이 향상된 다중 부반송파 통신 시스템 및그 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5303264A (en) * 1990-04-27 1994-04-12 Nec Corporation Adaptive equalizer using recursive least-squares algorithm and method therefor
KR960003199A (ko) * 1994-06-30 1996-01-26 김광호 다중반송파 수신기의 주파수영역 등화기
JPH10209931A (ja) * 1996-12-28 1998-08-07 Daewoo Electron Co Ltd 直交周波数分割多重化（ｏｆｄｍ）方式を用いるデジタル通信システムにおける適応チャンネル等化器
EP0967763A1 (en) * 1998-06-26 1999-12-29 Alcatel Multicarrier receiver with per-carrier RLS frequency domain equalisation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5303264A (en) * 1990-04-27 1994-04-12 Nec Corporation Adaptive equalizer using recursive least-squares algorithm and method therefor
KR960003199A (ko) * 1994-06-30 1996-01-26 김광호 다중반송파 수신기의 주파수영역 등화기
JPH10209931A (ja) * 1996-12-28 1998-08-07 Daewoo Electron Co Ltd 直交周波数分割多重化（ｏｆｄｍ）方式を用いるデジタル通信システムにおける適応チャンネル等化器
EP0967763A1 (en) * 1998-06-26 1999-12-29 Alcatel Multicarrier receiver with per-carrier RLS frequency domain equalisation

Also Published As

Publication number Publication date
KR20010083264A (ko) 2001-09-01

Similar Documents

Publication Publication Date Title
AU696798B2 (en) Frame synchronization in multicarrier transmission systems
KR100226698B1 (ko) 직교 주파수 분할 다중화 수신 시스템의 채널 등화 장치
Kim et al. A new joint algorithm of symbol timing recovery and sampling clock adjustment for OFDM systems
KR100263372B1 (ko) 직교분할대역 시스템의 간략 주파수 획득 방법 및 그 장치
US6925112B1 (en) Discrete multitone modem initialization system and method
US7031250B2 (en) Method and apparatus for channel estimation
KR100226708B1 (ko) 직교분할대역 채널 등화기의 계수 메모리를 위한 어드레스 발생 장치
EP1081907A1 (en) Windowing and frequency-domain equalisation in multicarrier receivers
EP1964346A2 (en) Method and a system for estimating a symbol time error in a broadband transmission system
EP1420557B1 (en) Combined equalization for a DMT receiver
KR100350411B1 (ko) Ｏｆｄｍ 시스템에서 ｃｙｃｌｉｃ ｓｕｆｆｉｘ를사용한 보호구간의 구현 방법 및 장치
SE521276C2 (sv) Transmissionssystem av flerbärvågstyp
US20010036225A1 (en) Coefficient update method and receive method of time domain equalizer of DMT system, DMT system and DMT modem
KR100315430B1 (ko) 각 부채널별 등화를 반복 수행하는 등화 장치
KR100348903B1 (ko) 초고속 디지털 가입자망의 등화 시스템 및 그 방법
Paez-Borrallo et al. A new time-frequency synchronization scheme for OFDM-TDMA systems
KR20060112736A (ko) 직교주파수분할다중시스템을 위한 동기화 장치 및 방법
Pollet et al. A new digital timing correction scheme for DMT systems combining temporal and frequential signal properties
JP5343791B2 (ja) 送信装置
US7342975B2 (en) Circuit arrangement and method for compensating for disturbances in a signal generated by means of discrete multitone modulation
EP1303093B1 (en) Impuse response shortening in DMT modems
JP2000092022A (ja) マルチキャリアディジタル変調伝送装置
Wei et al. Memory reduction ICFO estimation architecture for DVB-T
Jacobsen Discrete multi-tone modulation for high-speed upstream communications on HFC networks
Abdelkader et al. Frequency-Domain Interpolation Based on Comb-Type Arrangement in OFDM System

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071024

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee