KR100348903B1 - 초고속 디지털 가입자망의 등화 시스템 및 그 방법 - Google Patents

초고속 디지털 가입자망의 등화 시스템 및 그 방법 Download PDF

Info

Publication number
KR100348903B1
KR100348903B1 KR1019990062432A KR19990062432A KR100348903B1 KR 100348903 B1 KR100348903 B1 KR 100348903B1 KR 1019990062432 A KR1019990062432 A KR 1019990062432A KR 19990062432 A KR19990062432 A KR 19990062432A KR 100348903 B1 KR100348903 B1 KR 100348903B1
Authority
KR
South Korea
Prior art keywords
signal band
frequency signal
time domain
low frequency
digital
Prior art date
Application number
KR1019990062432A
Other languages
English (en)
Other versions
KR20010064278A (ko
Inventor
이훈
유태환
김정학
이정진
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1019990062432A priority Critical patent/KR100348903B1/ko
Priority to US09/498,318 priority patent/US6687291B1/en
Publication of KR20010064278A publication Critical patent/KR20010064278A/ko
Application granted granted Critical
Publication of KR100348903B1 publication Critical patent/KR100348903B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Telephonic Communication Services (AREA)

Abstract

본 발명은 DMT(Discrete Multi-Tone) 변복조방식을 사용하는 초고속디지털가입자망(VDSL) 전송시스템에 사용하는 시간영역 등화기(TEQ : Time domain Equalizer)에 관한 것으로서, 하드웨어 양을 효과적으로 줄이고, 비대칭디지털가입자망(ADSL) 전송시스템과 호환성을 보장하는 시간영역 등화기를 제공한다.
이러한 본 발명에 따른 초고속디지털가입자망 전송시스템의 신호대역별 시간영역 등화기 설계방법은, 송신단에서는 전체 신호대역을 적어도 2의 신호대역으로 나누고, 상기 나누어진 각각의 신호대역을 변조한 후 전송하고, 수신단에서는 상기 전송된 각각의 신호대역을 채널 임펄스응답 길이를 줄이는 알고리즘에 적용하여 각각의 신호대역별 시간영역 등화기를 구한 후 이들을 직렬 연결한다. 여기서, 상기 전체 신호대역을 저주파 신호대역과 고주파 신호대역으로 나누고, 상기 저주파 신호대역은 고주파 신호대역에 비해 적게 할당하며, 바람직하게는 저주파 신호대역이 비대칭디지털가입자망에서 사용하는 신호대역을 포함하도록 한다.

Description

초고속 디지털 가입자망의 등화 시스템 및 그 방법 {Time-domain Equalizer system and method using Cascade Filters for VDSL }
본 발명은 이산멀티톤(DMT : Discrete Multi-Tone) 변복조방식을 사용하는 초고속디지털가입자망 전송시스템에 관한 것으로서, 보다 상세하게 설명하면 비대칭디지털가입자망(ADSL) 전송시스템과 호환성을 유지할 수 있도록 하는 직렬 이중필터를 이용한 초고속디지털가입자망 전송시스템의 시간영역 등화기에 관한 것이다.
도 1은 일반적인 DMT 변복조방식을 사용하는 전송시스템의 송신단과 수신단을 도시한 기능블록도이다. DMT 변복조방식을 사용하는 전송시스템에서 핵심이 되는 기술은 RS 코딩, 트렐리스 코드변조(TCM : Trellis Coded Modulation), 비트할당(Bit Loading), 시간영역 등화기(TEQ : Time-domain Equalizer), 주파수영역 등화기(FEQ : Frequency-domain Equalizer), 및 역 푸리에변환(IFFT : Inverse Fast Fourier Transform)과 푸리에변환(FFT)을 이용한 변복조 등이 있다.
먼저, 푸리에변환을 이용한 변복조장치(모뎀)의 동작 원리를 살펴보면, 주파수영역에서의 DMT 심볼은 길이가 N 개인 복소 QAM 신호로 구성되는데, 이는 각각의 QAM 신호는 하나의 부채널을 구성하기 때문에 모두 N 개의 부채널로 구성된다. n번째 QAM 신호 Xn(n 번째 부채널 신호)은 길이가 N 이고, 주파수가인 디지털 반송파로 변조된다. 따라서, m번째 DMT 심볼을이라고 표시하고, N 개의 QAM 신호를 각각 디지털 반송파로 변조하여 시간 k 에서의 값 xm,k를 구하면가 된다. 이때, pn,k는 반송파 pn의 시간 k 에서의 값인이다.
즉, xm,k는 Xm을 역 푸리에변환해서 얻어지는 k 번째 신호임을 알 수 있다. 따라서, DMT 모뎀에서는 N 포인트 역 푸리에변환을 이용하여 N 개의 QAM 신호(N 개의 부채널 신호)를 동시에 변조할 수 있다. 마찬가지로 수신단에서는 N 포인트 푸리에변환을 이용하여 원 신호를 복조한다. 이때, DMT 변복조방식을 이용하는 전송시스템은 변조된 신호를 기저대역을 통해 전송하므로 송신단에서 역 푸리에변환한 결과는 실수값이 되어야 한다. 이를 위해서 송신단 N 포인트 IFFT의 입력은인 Hermitian 대칭특성이 요구되며, 따라서 N 포인트 IFFT를 통해 실질적으로 N/2 개의 QAM 신호만 변조후 전송 가능하다.
송신단에서 변조된 DMT 심볼가 v+1 의 임펄스응답 길이를 갖는 디지털 등가채널을 통과하면, 뒤 이어 전송되는 DMT 변조신호 Xm+1에 심볼간 간섭(ISI : Inter-Symbol Interference)을 준다. 이러한 심볼간 간섭은 다음과 같이 제거한다. 즉, 송신단에서는 v 의 길이를 갖는 사이클릭 프리픽스(CP : Cyclic Prefix), 즉,을 DMT 변조신호 xm앞에 추가하여 N+v 의 길이를 갖는 심볼을 만들어 전송하고, 수신단에서는 처음 v 개의 신호를 버리는 보호시간(Guard Time)을 이용한다. 이때, 수신단에서는 고정 선형필터를 채용하여 선형필터와 전송선로를 포함한 전체 채널의 임펄스응답 길이가 사이클릭 프리픽스(CP)의 길이보다 하나 많은 v+1 이하가 되도록 만들어야 하는데, 이때 사용되는 선형필터를 시간영역 등화기(TEQ : Time-domain Equalizer)라고 한다.
수신단에서는 이 시간영역 등화기를 통과한 N+v 개의 신호에서 사이클릭 프리픽스(CP)를 제거하고 푸리에변환을 이용하여 전송된 심볼을 복조하는데, 전송선로에서의 잡음이 없으면 m 번째 DMT 심볼의 n 번째 부채널에서는 송신 신호와 전송선로의 곱의 형태인 복조신호를 얻는다. 여기서, Hn 은 채널의 주파수에서의 응답으로 n 번째 부채널의 주파수 특성이다. 이러한 부채널의 주파수 특성은 주파수영역 등화기(FEQ : Frequency-domain Equalizer)를 이용하여 보상하는데, 이 주파수영역 등화기는 하나의 복소수 탭을 가지고, LMS(Least Mean Square) 알고리즘을 사용하여 적응적으로(adaptively) 탭을 갱신하며, 전체적으로 전송선로가 가지는 전달함수의 역을 구성한다. 이렇게 함으로써 전체 부채널에 대해 수신부에서 동일한 결정회로의 사용이 가능해 지며, 성능의 증가는 없다.
도 2는 도 1에 도시된 시간영역 등화기의 구조를 도시한 기능 블록도이다. 앞서 설명하였듯이 DMT 변복조방식을 채용하는 전송시스템에서는 시간영역 등화기를 이용하여 전체 채널의 임펄스응답 길이를 v+1 로 제한하며, 시간영역 등화기인 선형필터 w(D) 를 구하기 위해 초기화 단계에서 도 2와 같은 구조를 사용하고, 이를 이용하여 선형필터의 최적값이 구해지면, 실제 데이터 전송시에는 w(D)만을 사용한다.
도 2를 참조하면, DMT 변복조방식에서는 초기화 단계에서 송신단 출력신호인 x(D) 는 p(t) 송신필터(21)와 p*(-t) 수신단 정합필터(23), w(D) 시간영역등화기(25)를 거쳐 출력되고, 동시에 송신단 출력신호 x(D)는 b(D) 목적필터(27)를 거쳐 출력된다. 감산기(26)는 목적필터(27)의 출력신호에서 시간영역 등화기(25)의 출력신호를 감산하여 그 차이인 에러신호 "e(D)=x(D)b(D)-y(D)w(D)"를 출력한다. 이때, 목적필터 b(D)는 적응 선형필터로서 v+1의 탭 수를 가진다.
위에서 구해진 시간영역 등화기의 에러신호 e(D)는 최소화되어야 하는데, 이 에러를 최소화하는 알고리즘으로는 크게 MMSE-DFE(Minimum Mean Square Error- Decision Feedback Equalizer)방법, LS(Least Square)방법, Eigen Value 방법 등과, 이들을 보다 구현하기 용이한 구조로 변경한 방법들이 있다. 전술한 알고리즘을 이용하여 에러를 최소화하면 p(t) 송신필터(21)와, p*(-t) 수신단 정합필터(23), 및 w(D) 시간영역 등화기(25)로 이루어진 전체 전달함수는 v+1 개의 임펄스응답을 가지며, 따라서 DMT 변조된 심볼 Xm은 뒤따르는 심볼 Xm+1에 심볼간 간섭을 주지 않는다. 이와 같이 주어진 알고리즘을 이용하여 최적의 시간영역 등화기를 구한 후, 구해진 시간영역 등화기의 탭을 고정시키면, 시간영역 등화기의 초가화가 완료된다.
이때, b(D) 목적필터(27)의 임펄스응답이 v+1 로 제한되지만, w(D) 시간영역 등화기(25)는 임펄스응답은 v+1 로 제한되지 않는다. 특히 DMT 변복조에 사용되는 부채널의 수가 증가하고, 전체 신호대역이 증가함에 따라서 디지털/아날로그 변환기 및 아날로그/디지털 변환기의 샘플링주파수가 증가하면, 물리적으로 정해진 시간동안의 길이를 가지는 채널의 디지털 등가 임펄스응답 길이가 증가하게 된다.이 경우 부채널의 크기가 증가함에 따라 시간영역 등화기의 탭수도 증가시켜야 전체 채널의 임펄스응답을 효과적으로 v+1로 제한할 수 있다
비대칭디지털가입자망(ADSL : Asymmetric Digital Subscriber Line) 전송시스템의 경우, 시간영역 등화기는 약 25 탭의 유한임펄스응답필터(FIR 필터)를 채용하면 된다. 그렇지만, 초고속디지털 가입자망(VDSL) 전송시스템과 같이 최대 4096개의 부채널을 사용하고, 최대 샘플링 율이 35.328MHz인 전송시스템에서는 부채널이 증가함에 따라 하드웨어 복잡도가 증가하고, 또한 전체적인 동작속도가 빨라짐으로써 상술한 일반적인 방법으로 시간영역 등화기를 구현하는 것이 불가능하기 때문에 시간영역 등화기의 탭 수를 효과적으로 줄이는 방안이 필요하다.
전술한 바와 같이 VDSL 전송시스템에서 시간영역 등화기 구현시 하드웨어가 복잡해지는 문제 이외에, VDSL 전송시스템의 경우 ADSL 전송시스템과의 호환성 문제를 가진다. 즉, VDSL 전송시스템의 경우 송신단 또는 수신단이 ADSL 전송시스템으로 구성되어 있는 경우에도 이를 받아 들일 수 있어야 하며, 이를 위해 초고속디지털가입자망(VDSL) 전송시스템의 경우, 별도의 하드웨어를 추가하지 않고도 비대칭디지털가입자망(ADSL) 전송시스템과의 호환성을 유지하려면, ADSL 전송시스템에서 사용하는 시간영역 등화기 구조를 유지해야 한다. 그러나 ADSL급 시간영역 등화기의 구조를 그대로 VDSL 전송시스템에 적용하는 경우, VDSL급 데이터 전송에는 사용하지 못하고 단순히 ADSL급 데이터 전송에만 사용하거나, 아니면 선형필터의 동작 속도를 증가시켜 VDSL급 데이터 전송에 사용할 수 있다고 하더라도 전술한 바와 같이 부채널의 수가 증가할수록 시간영역 등화기의 탭 수도 따라서 증가해야 하지만 실제 탭 수는 ADSL급으로 한정되어 있으므로 전체 전송선로의 임펄스응답을 v+1개로 효과적으로 제한할 수 없을 뿐 아니라, 초기화 과정에서는 역시 부채널 및 샘플링 율이 증가함에 따라 연산량이 증가하므로 구현이 어렵다.
따라서, 본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 전체 신호대역을 저주파 신호대역과 고주파 신호대역으로 나눈 후 각각의 신호대역에 대한 시간영역 등화기의 최적값을 구하고, 두 시간영역 등화기를 직렬 연결함으로써, 전체 신호대역에 대한 시간영역 등화기 기능을 수행하도록 하는 초고속디지털가입자망 전송시스템의 직렬 이중필터를 이용한 시간영역 등화기를 제공하기 위한 것이다.
또한 본 발명은, 상기한 저주파 신호대역을 ADSL 전송시스템이 사용하는 대역과 동일하게 설정하고, 일부의 역 푸리에변환 및 푸리에변환 블록을 사용하여 변복조함으로써, ADSL 호환성을 쉽게 유지할 수 있을 뿐만 아니라 하드웨어를 절약하여 전력 소모를 줄일 수 있는 초고속디지털가입자망 전송시스템의 직렬 이중필터를 이용한 시간영역 등화기를 제공하기 위한 것이기도 하다.
또한 본 발명은, 전체 신호대역을 다수의 신호대역으로 나눈 후 초기화과정을 수행하여, 각각의 시간영역 등화기의 최적값을 구하는 데 필요한 하드웨어를 줄일 수 있고, 초기화 과정에서 구해진 신호대역별 시간영역 등화기를 직렬 연결함으로써 원하는 대역의 주파수 응답을 정확히 구할 수 있는 초고속디지털가입자망 전송시스템의 직렬 다중필터를 이용한 시간영역 등화기를 제공하기 위한 것이기도 하다.
도 1은 일반적인 DMT 변복조방식을 사용하는 전송시스템의 기능블록도.
도 2는 도 1에 도시된 전송시스템에 사용되는 시간영역 등화기의 기능블록도.
도 3은 본 발명의 한 실시예에 따른 시간영역 등화기의 초기값을 구하는 과정을 도시한 흐름도,
도 4는 본 발명의 한 실시예에 따른 직렬 이중필터를 이용한 시간영역 등화기를 도시한 구성블록도,
도 5는 도 4에 도시된 저주파 신호대역 시간영역 등화기의 내부 구성블록도,
도 6은 도 4에 도시된 고주파 신호대역 시간영역 등화기의 내부 구성블록도이다.
상기한 목적을 달성하기 위하여 본 발명에 따른 초고속디지털가입자망 전송시스템의 신호대역별 시간영역 등화기 설계방법은, 송신단에서는 전체 신호대역을 적어도 2의 신호대역으로 나누고, 상기 나누어진 각각의 신호대역을 변조한 후 전송하고, 수신단에서는 상기 전송된 각각의 신호대역을 채널 임펄스응답 길이를 줄이는 알고리즘에 적용하여 각각의 신호대역별 시간영역 등화기를 구하는 것을 특징으로 한다.
양호하게는, 상기 전체 신호대역을 저주파 신호대역과 고주파 신호대역으로 나누고, 상기 저주파 신호대역은 고주파 신호대역에 비해 적게 할당하는 것을 특징으로 한다.
보다 양호하게는, 상기 송신단에서는 저주파 신호대역을 과 샘플링하여 전송하고, 수신단에서는 상기 과 샘플링된 신호를 다운 샘플링한 후 상기 신호대역의 시간영역 등화기를 구하는 것을 특징으로 한다.
보다 더 양호하게는, 상기 송신단에서는 상기 저주파 신호대역을 k 배 (k=N/m) (여기서, N/2는 전체 부채널의 수, m/2는 사용 부채널의 수) 과 샘플링하고, 수신단에서는 수신된 신호를 k 배 다운 샘플링하는 것을 특징으로 한다.
보다 양호하게는, 상기 저주파 신호대역 시간영역 등화기의 부채널 수는 256이고, 상기 저주파 신호대역 시간영역 등화기가 비대칭디지털가입자망 전송시스템과 정합하는 것을 특징으로 한다.
또한, 본 발명에 따른 초고속디지털가입자망 전송시스템의 신호대역별 시간영역 등화기 설계장치는, 초고속디지털가입자망 전송시스템의 전체 신호대역을 적어도 2의 신호대역으로 나누고, 각각의 신호대역별로 시간영역 등화기를 구하는 설계장치에 있어서, 상기 각각의 신호대역을 변조하는 푸리에변환블록과, 상기 변조된 신호대역을 아날로그 변환하여 채널을 통해 전송하는 디지털/아날로그 변환기, 상기 채널을 통해 전송된 아날로그 신호를 디지털 변환하는 아날로그/디지털 변환기, 및 상기 디지털신호를 채널 임펄스응답 길이를 줄이는 알고리즘에 적용하여 상기 신호대역별 시간영역 등화기를 구하는 수단을 포함하는 것을 특징으로 한다.
양호하게는, 상기 전체 신호대역을 저주파 신호대역과 고주파 신호대역으로 나누고, 상기 저주파 신호대역은 고주파 신호대역에 비해 적게 할당하는 것을 특징으로 한다.
보다 양호하게는, 상기 저주파 신호대역에 대해 상기 변조된 신호대역을 과 샘플링한 후 상기 디지털/아날로그 변환기로 제공하는 과 샘플링수단과, 상기 아날로그/디지털 변환기에서 디지털신호로 변환된 과 샘플링신호를 원 신호로 다운 샘플링하는 다운 샘플링수단을 포함하는 것을 특징으로 한다.
보다 더 양호하게는, 상기 과 샘플링수단은 신호대역을 k 배 (k=N/m) (여기서, N/2는 전체 부채널의 수, m/2는 저주파 신호대역의 부채널의 수) 과 샘플링하고, 상기 다운 샘플링수단은 수신된 신호를 k 배 다운 샘플링하는 것을 특징으로한다.
양호하게는, 상기 푸리에변환블록을 다수개의 부분 푸리에변환블록으로 나누고, 저주파 신호대역은 상기 다수개의 부분 푸리에변환블록들 중 일부의 부분 푸리에변환블록을 이용하여 변조하는 것을 특징으로 한다.
또한, 본 발명에 따른 초고속디지털가입자망 전송시스템의 시간영역 등화기 설계방법은, 초고속디지털가입자망 전송시스템의 전체 신호대역을 적어도 2의 신호대역으로 나누는 제 1 단계와, 상기 각각의 신호대역별 시간영역 등화기를 구하는 제 2 단계, 및 상기 각각의 신호대역별 시간영역 등화기를 시간 도메인에서 직렬 연결하는 제 3 단계를 포함하는 것을 특징으로 한다.
양호하게는, 상기 제 1 단계는, 상기 전체 신호대역을 고주파 신호대역과 저주파 신호대역으로 나누되, 상기 저주파 신호대역은 고주파 신호대역에 비해 적게 할당하는 것을 특징으로 한다.
보다 양호하게는, 상기 제 2 단계는, 상기 각각의 신호대역을 채널 임펄스응답 길이를 줄이는 알고리즘에 적용하여 각각의 신호대역별 시간영역 등화기를 구하는 것을 특징으로 한다.
보다 더 양호하게는, 상기 저주파 신호대역 시간영역 등화기의 부채널 수는 256 이고, 상기 저주파 신호대역 시간영역 등화기가 비대칭디지털가입자망 전송시스템과 정합하는 것을 특징으로 한다.
또한, 본 발명에 따른 초고속디지털가입자망 전송시스템의 시간영역 등화기는, 전체 신호대역을 나눈 각각의 신호대역에 대해 신호대역별 시간영역 등화기가직렬 연결되어 구성된 것을 특징으로 한다.
양호하게는, 고주파 신호대역에 대한 시간영역 등화기와 저주파 신호대역에 대한 시간영역 등화기가 직렬 연결되어 구성된 것을 특징으로 한다.
보다 양호하게는, 상기 고주파 신호대역 시간영역 등화기와 저주파 신호대역 시간영역 등화기는, 각각의 신호대역을 채널 임펄스응답 길이를 줄이는 알고리즘에 적용하여 구하는 것을 특징으로 한다.
보다 양호하게는, 상기 저주파 신호대역 시간영역 등화기는, 각 탭과 탭 사이에 쉬프트 레지스터를 접속하여 데이터 손실을 줄이는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하면서 본 발명의 한 실시예에 따른 "초고속디지털가입자망 전송시스템의 직렬 이중필터를 이용한 시간영역 등화기"를 보다 상세하게 설명하면 다음과 같다.
DMT 변복조방식을 사용하는 초고속디지털가입자망(VDSL) 전송시스템은 부채널의 수가 많기 때문에 비대칭디지털가입자망(ADSL) 전송시스템에 비해 초기화에 상당히 많은 시간이 소요된다. 그렇지만, 두 전송시스템에서 한 심볼의 지속시간은 250us로 고정되어 있으므로, VDSL 전송시스템과 같이 부채널의 수가 많아지면 샘플링 클럭속도로 동작하는 시간영역 등화기는 고속 동작하여야 한다. 이 샘플링 클럭속도는 "(부채널의 수 + 사이클릭 프리픽스의 수) X 심볼속도"이다. 이때, 사이클릭 프리픽스의 수는 부채널의 수에 비례하여 늘어난다. 예를 들어 ADSL 전송시스템(256 부채널, 40 사이클릭 프리픽스(cyclic prefix))에 비해 16배의 부채널을 가지는 VDSL 전송시스템은 4096 부채널, 640 사이클릭 프리픽스를 가진다.
채널이 가지는 물리적 시간구간은 정해져 있지만 디지털 등가 채널의 샘플 수는 샘플링 율에 따라 변화한다. 즉, ADSL 전송시스템에 사용되는 채널과 VDSL 전송시스템에 사용되는 채널이 물리적으로 동일하다 하더라도, VDSL 전송시스템의 샘플링 율이 높기 때문에 결국 VDSL 전송시스템에 사용되는 디지털 등가 채널은 더 많은 임펄스응답을 가지게 된다. 이와 같이 정량적으로 계산할 경우 VDSL 전송시스템의 TEQ 복잡도는 ADSL 전송시스템에 비해 늘어난 부채널의 수 만큼 늘어나게 된다. 그러나, 일반적으로 채널 임펄스응답의 파워가 메인로브에 밀집되어 있고 샘플 수가 늘어날수록 메인로브의 파워 비중이 커지므로 샘플링 율에 정비례하여 채널의 임펄스 응답 길이가 증가하는 것은 아니다. 이러한 효과는 VDSL 전송시스템으로 하여금 ADSL 전송시스템에 비해 상대적으로 적은 비중을 가지는 시간영역 등화기를 사용할 수 있도록 한다. 다시 자세히 말하면 VDSL 전송시스템의 경우 ADSL 전송시스템에 비해 부채널의 증가분과 동일하게 사이클릭 프리픽스가 증가하지만, 사이클릭 프리픽스가 감당해야 하는 채널의 임펄스응답 길이는 부채널의 증가분에 비해 적게 증가하며, 따라서 VDSL 전송시스템의 사이클릭 프리픽스는 ADSL 전송시스템의 사이클릭 프리픽스에 비해 더 많은 일을 하게 되며, 결국 시간영역 등화기의 역할이 상대적으로 줄게 되어, 보다 적은 하드웨어를 가지고 동일한 효과를 얻을 수 있게 되는 것이다. 극단적으로 4096 부채널을 사용하는 VDSL 전송시스템의 경우 시간영역 등화기를 사용하지 않더라도 어느정도의 성능은 얻을 수 있다. 그러나 규격에서 요구하는 성능을 만족시키고, 또한 ADSL 전송시스템과의 호환성을 유지하기 위해서는 최소한 ADSL 전송시스템에 사용되는 정도의 시간영역 등화기를 사용하는 것은 불가피하다. 따라서 본 발명에서는 ADSL 호환성이 요구되는 저주파 신호대역에는 ADSL 전송시스템에 사용된 시간영역 등화기를 사용하고, 이외의 VDSL 신호대역에는 적은 탭수의 시간영역 등화기를 채용함으로써 ADSL 전송시스템과의 호환성은 물론 성능감소 문제를 동시에 해결하였다.
저주파 신호대역은 고주파 신호대역에 비해 채널에 의한 신호 감쇄는 매우 적지만, 이러한 적은 감쇄에도 불구하고 데이터 전송능력에 큰 영향을 준다. 본 발명에서는 도 3에 도시된 바와 같이 저주파 신호대역과 고주파 신호대역의 두 가지 시간영역 등화기를 구하고, 이 두 가지 시간대역 등화기를 도 4에 도시된 바와 같이 시간 도메인에서 직렬 연결함으로써 주파수 영역에서는 서로 곱해지는 효과를 얻도록 한다. 이때, 저주파 신호대역 시간영역 등화기는 요구되는 선형필터의 탭수를 모두 사용하여 정확하게 구하고, 고주파 신호대역 시간영역 등화기(TEQ)는 하드웨어 복잡도를 줄이기 위해 요구되는 탭수에 비해 적게 하여 조금 부정확하게 구한다. 이렇게 고주파 신호대역 시간영역 등화기(TEQ)가 조금 부정확하게 구해진다고 하더라도 위에서 전술한 바와 같이 VDSL 전송시스템과 같이 사이클릭 프리픽스(CP)가 많이 사용되고 채널의 파워가 비교적 적은 시간영역에 집중되는 경우에는, 이 사이클릭 프리픽스(CP)가 채널에 의한 심볼간 신호 간섭을 대부분 보상하기 때문에, 성능에 큰 저하요인이 되지 않는다.
도 3을 참조하면서, 저주파 신호대역 시간영역 등화기와 고주파 신호대역 시간영역 등화기를 구하는 방법을 살펴보기로 한다. 먼저 전체 신호대역을 저주파 신호대역과 고주파 신호대역으로 나누고, 먼저 저주파 신호대역 시간영역 등화기를 구하고 이후 고주파 신호대역 시간영역 등화기를 구한다. 이러한 동작을 수행하기 위해, 먼저 송신부에서는 전체 신호대역 중 저주파 신호대역에 해당하는 데이터만을 변조한다(31). 이때, N/2 개의 부채널을 사용하는 VDSL 전송시스템의 경우에는 이중 일부인 m/2 개의 부채널만 사용하며, 이 저주파 신호대역 시간영역 등화기가 ADSL 전송시스템과 호환성을 유지하기 위해서는 256 개의 부채널을 사용한다. 이 변조결과로 출력된 m 개의 샘플로 구성된 시간 도메인 신호를 k 배 (k=N/m) 과 샘플링(over sampling)한(32) 후 디지털/아날로그 변환한다(33). 이렇게 k 배 과 샘플링하는 이유는 다음과 같다. 첫째, 샘플된 디지털신호를 아날로그신호로 변환하는 경우 샘플링 주파수의 정수 배에 해당하는 주파수 위치에서 원 신호와 동일한 신호가 복사되는데, 복사된 신호들은 고주파 신호대역 내에 존재하게 되며, 따라서 과 샘플링하지 않으면 후에 수행하게 될 고주파 신호대역 시간영역 등화기를 구하는 것이 곤란하다. 둘째, 과 샘플링하지 않으면 원 신호와 복사된 신호간의 간격이 좁기 때문에 원 신호를 추출하기 위해서는 고정밀도 아날로그 저역통과 필터를 사용해야 하는 문제가 발생한다.
디지털/아날로그 변환된 신호는 도 3에 도시된 바와 같이 채널(34)을 통과하여 수신부의 아날로그/디지털 변환기(35)에서 디지털신호로 변환된다. 디지털신호로 변환된 후 다시 k 배 다운 샘플링(down sampling)되고(36), 저주파 신호대역 시간영역 등화기(37)에 입력된다. 이후, 채널 임펄스응답 길이를 줄이는 알고리즘을 사용하여 저주파 신호대역 시간영역 등화기를 구한다. 이 경우, 하드웨어 복잡도는 송신부에서 데이터 전송에 사용한 부채널 수에 비례하며, 256 부채널을 사용하는 경우, ADSL전송시스템에 사용된 시간영역 등화기와 같은 하드웨어 복잡도를 지닌다.
상기와 같은 저주파 신호대역 시간영역 등화기를 구하는 과정에서, 송신단의 역 푸리에변환과 수신단의 푸리에변환은 m 포인트 (m=N/k) 에 대한 변환만을 수행하면 된다. 따라서, 도 3에 도시된 바와 같이 N 포인트 푸리에변환블록을 m 포인트 푸리에변환블록의 반복구조로 구성하여, 저주파 신호대역 시간영역 등화기를 구할 때에는 이중 하나의 m 포인트 푸리에변환블록만을 사용하고 나머지는 사용하지 않음으로써 하드웨어 및 계산량을 절감할 수 있다.
상기와 같이 저주파 신호대역 시간영역 등화기를 구한 후, 송신부는 고주파 신호대역에 해당하는 데이터를 변조하고(38), 이 변조결과인 N 개의 시간 도메인신호를 디지털/아날로그 변환기(33)를 통해 아날로그신호로 변환하여 채널(34)에 전송한다. 수신부에서는 채널(34)을 통과해 수신된 신호는 아날로그/디지털 변환기(35)에서 디지털신호로 변환되고, 고주파 신호대역 시간영역 등화기(39)에 입력된다. 이후, 채널 임펄스응답 길이를 줄이는 알고리즘을 사용하여 고주파 신호대역 시간영역 등화기를 구한다.
본 발명에 따른 초고속디지털가입자망 전송시스템의 시간영역 등화기는, 도 4에 도시된 바와 같이 위의 과정을 거쳐 구해진 저주파 신호대역 시간영역 등화기(41)와 고주파 신호대역 시간영역 등화기(42)를 직렬로 연결하여 얻을 수 있다. 이로써, 시간 도메인에서는 두 시간영역 등화기(41, 42)가 컨볼루션되고, 주파수 도메인에서는 두 시간영역 등화기의 전달함수가 곱해지는 효과가 발생한다. 이때, 저주파 신호대역 시간영역 등화기와 고주파 신호대역 시간영역 등화기의 샘플링 율은 k 배 차이가 있다. 이를 보상하기 위해서 저주파 신호대역 시간영역 등화기는 도 5에 도시된 바와 같이, 각 탭과 탭 사이에 k-1 개의 쉬프트레지스터들(51)을 포함하고, 각각의 쉬프트 레지스터들은 고주파 신호대역 시간영역 등화기의 동작속도와 동일하게 동작하게 한다. 이 k-1 의 쉬프트레지스터들(51)에 의해 이 저주파 신호대역 시간영역 등화기를 통과하는 고속 데이터의 손실이 발생하지 않는다. 이 경우, 저주파 신호대역 시간영역 등화기의 각 샘플 사이에 '0'을 추가하는 효과가 발생하며, 이는 k 배 과 샘플링하는 효과를 준다. 따라서, 저주파 신호대역 시간영역 등화기의 대역폭은 k 배 줄어든다. 그러나, 입력되는 데이터의 속도가 저주파 신호대역 시간영역 등화기를 구하기 위한 초기화과정에 비해 k 배 증가하므로 k 배 줄어든 신호대역은 다시 k 배 늘어나게 되고, 따라서 원래의 모습을 회복한다.
본 발명에 따른 VDSL 전송시스템에서의 시간영역 등화기의 저주파 신호대역을 ADSL 전송시스템이 사용하는 신호대역과 동일하게 하여 사용한다. 즉, m 을 512로 사용함으로써, ADSL 전송시스템과 호환이 필요한 경우에도 별도의 하드웨어를 부가하지 않고, 단순히 고주파 신호대역 시간영역 등화기를 사용하지 않음으로써 ADSL 전송시스템과 호환 가능해지도록 한다.
또한, 상기한 실시예에서는 전체 신호대역을 두 개의 신호대역으로 나누었으나, 이에 한정하지 않고 다수의 신호대역으로 분할한 후 각각의 신호대역 시간영역 등화기를 구하고, 구해진 시간영역 등화기(선형 필터)를 동작 속도를 적절히 고려하여 직렬 연결하면 전체적으로 특정대역을 정확하게 표현할 수 있는 시간영역 등화기를 구현할 수 있으며, 하드웨어 구성도 간단해진다.
위에서 양호한 실시예에 근거하여 이 발명을 설명하였지만, 이러한 실시예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의 숙련자에게는 이 발명의 기술사상을 벗어남이 없이 위 실시예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다. 그러므로, 이 발명의 보호범위는 첨부된 청구범위에 의해서만 한정될 것이며, 위와 같은 변화예나 변경예 또는 조절예를 모두 포함하는 것으로 해석되어야 할 것이다.
이상과 같이 본 발명에 의하면, 다음과 같이 탁월한 효과를 얻을 수 있다. 첫째, 일반적인 시간영역 등화기에 비해 VDSL급 시간영역 등화기와 같이 많은 부채널을 사용하는 경우 하드웨어 양을 획기적으로 줄일 수 있으며, 둘째, 이로 인해 발생하는 성능의 감소를 최소화하기 위해 저주파 신호대역에 정밀한 시간영역 등화기를 채용함으로써 비교적 중요한 정보를 가지는 저주파 신호대역은 완벽하게 보상이 가능하다. 셋째, 별도의 하드웨어 추가 또는 복잡한 조작이 없이도 ADSL 전송시스템의 시간영역 등화기로 활용 가능하고, 넷째, 대역을 저주파 대역과 고주파 대역으로 한정해서 나누지 않고, 다수의 대역으로 나누어 사용할 경우 임의의 원하는 대역에 대한 정확한 주파수 응답을 가지는 시간영역 등화기를 구현할 수 있다. 다섯째, VDSL 전송시스템에서 시간영역 등화기를 사용하지 않고, 사이클릭 프리픽스만으로도 원하는 성능을 얻을 수 있는 경우 고주파 신호대역 시간영역 등화기를 사용하지 않고, 오직 저주파 신호대역 시간영역 등화기만을 사용할 수 있으므로 ADSL 전송시스템과의 호환성을 위해 필수적인 하드웨어를 VDSL 전송시템에서 활용할 수 있고, 따라서 하드웨어 증가 없이 성능 향상의 효과를 얻을 수 있다.

Claims (23)

  1. 초고속 디지털 가입자망(VDSL : Very high-rate Digital Subscriber Line)의 등화(Equalizing) 시스템에 있어서,
    상기 VDSL 망 시스템의 송신단은, 전체 신호 대역 중 저주파 신호 대역에 해당하는 데이터를 변조하는 제 1 역푸리에 변환 블록; 상기 변조된 데이터를 오버 샘플링하는 오버 샘플링 수단; 및 상기 오버 샘플링된 데이터를 디지털/아날로그 변환을 수행하는 제 1 D/A 컨버터를 포함하고,
    상기 VDSL 망 시스템의 수신단은, 상기 VDSL 망 시스템의 송신단으로부터 저주파 신호 대역에 해당하는 디지털/아날로그 변환된 데이터를 입력받아 아날로그/디지털 변환을 수행하는 제 1 A/D 컨버터; 상기 아날로그/디지털 변환된 데이터를 다운 샘플링하는 다운 샘플링 수단; 및 상기 아날로그/디지털 변환된 데이터를 입력받아 채널 임펄스 응답 길이를 줄이는 알고리즘을 사용하여 등화 과정을 수행하는 저주파 신호 대역 시간 영역 등화기를 포함하고,
    상기 VDSL 망 시스템의 송신단은 전체 신호 대역 중 고주파 신호 대역에 해당하는 데이터를 변조하는 제 2 역푸리에 변환 블록; 및 상기 변조된 데이터를 디지털/아날로그 변환을 수행하는 제 2 D/A 컨버터를 더 포함하고,
    상기 VDSL 망 시스템의 수신단은 상기 VDSL 망 시스템의 송신단으로부터 고주파 신호 대역에 해당하는 디지털/아날로그 변환된 데이터를 입력받아 아날로그/디지털 변환을 수행하는 제 2 A/D 컨버터를 더 포함하고,
    상기 저주파 신호 대역 시간 영역 등화기와 고주파 신호 대역 시간 영역 등화기는 서로 직렬로 연결되어 컨볼루션(Comvolution)됨으로써, 주파수 도메인에서 상기 두 시간 영역 등화기의 전달 함수가 곱해지는 효과를 발생시키는 것을 특징으로 하는 초고속 디지털 가입자망의 등화 시스템.
  2. 제 1 항에 있어서,
    상기 저주파 신호 대역은 고주파 신호 대역에 비하여 적게 할당되는 것을 특징으로 하는 초고속 디지털 가입자망의 등화 시스템.
  3. 제 1 항에 있어서,
    상기 송신단에서는 상기 저주파 신호 대역을 k 배(k = N/m, 여기서, N/2는 전체 부채널의 수이고, m/2는 사용 부채널의 수임.) 오버 샘플링하고, 상기 수신단에서는 수신된 신호를 k 배 다운 샘플링하는 것을 특징으로 하는 초고속 디지털 가입자 망의 등화 시스템.
  4. 제 3 항에 있어서,
    상기 송신단에서의 역 푸리에 변환과 상기 수신단에서의 푸리에 변환은 m 포인트에 대한 변환을 수행하는 것을 특징으로 하는 초고속 디지털 가입자망의 등화 시스템.
  5. 제 4 항에 있어서,
    상기 송신단 및 수신단은,
    m 포인트 푸리에 변환 블록의 반복 구조를 구비한 N 포인트 푸리에 변환 블록을 더 포함하고,
    상기 저주파 신호 대역 시간 영역 등화기는 하나의 m 포인트 푸리에 변환 블록을 더 포함하고, 나머지는 사용하지 아니하는 것을 특징으로 하는 초고속 디지털 가입자망의 등화 시스템.
  6. 제 1 항에 있어서,
    상기 저주파 신호 대역 시간 영역 등화기는 각각의 탭과 탭 사이에 (k-1) 개의 시프트 레지스터를 포함하고,
    상기 각각의 시프트 레지스터들은 상기 고주파 신호 대역 시간 영역 등화기의 동작 속도와 동일하게 동작하는 것을 특징으로 하는 초고속 디지털 가입자망의 등화 시스템.
  7. 제 1 항에 있어서,
    상기 저주파 신호 대역은 ADSL 전송 시스템이 사용하는 신호 대역과 동일하게 함으로써, ADSL 전송 시스템과 호환 가능하도록 하는 것을 특징으로 하는 초고속 디지털 가입자망의 등화 시스템.
  8. 제 1 항에 있어서,
    상기 저주파 신호 대역 시간 영역 등화기의 부채널 수를 256개로 함으로써, ADSL 전송 시스템과 호환 가능하도록 하는 것을 특징으로 하는 초고속 디지털 가입자망의 등화 시스템.
  9. 제 1 항에 있어서,
    상기 저주파 신호 대역 시간 영역 등화기는 요구되는 선형 필터의 탭 수를 모두 사용하는 것을 특징으로 하는 초고속 디지털 가입자망의 등화 시스템.
  10. 제 1 항에 있어서,
    상기 고주파 신호 대역 시간 영역 등화기는 요구되는 선형 필터의 탭 수보다 적게 설계하는 것을 특징으로 하는 초고속 디지털 가입자망의 등화 시스템.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 의한 초고속 디지털 가입자 망의 등화 시스템에 있어서,
    사이클릭 프리픽스만으로 원하는 성능을 얻을 수 있으면, 상기 고주파 신호 대역 시간 영역 등화기를 제외하고, 상기 저주파 신호 대역 시간 영역 등화기만을 사용하는 것을 특징으로 하는 초고속 디지털 가입자망의 등화 시스템.
  12. 초고속 디지털 가입자망의 등화 방법에 있어서,
    (a) 고주파 신호 대역에서의 등화 전처리 과정; (b) 저주파 신호 대역에서의 등화 전처리 과정; (c) 등과 과정을 포함하고,
    상기 (a) 고주파 신호 대역에서의 등화 전처리 과정은,
    상기 VDSL 망 시스템의 송신단은 전체 신호 대역 중 저주파 신호 대역에 해당하는 데이터를 역푸리에 변환하여 변조하는 단계; 상기 변조된 데이터를 오버 샘플링하는 단계; 상기 오버 샘플링된 데이터를 디지털/아날로그 변환하는 단계; 상기 VDSL 망 시스템의 수신단은 상기 VDSL 망 시스템의 송신단으로부터 디지털/아날로그 변환된 데이터를 입력받아 아날로그/디지털 변환하는 단계; 상기 아날로그/디지털 변환된 데이터를 다운 샘플링하는 단계를 포함하고,
    상기 (b) 저주파 신호 대역에서의 등화 전처리 과정은,
    상기 VDSL 망 시스템의 송신단은 전체 신호 대역 중 고주파 신호 대역에 해당하는 데이터를 역푸리에 변환하여 변조하는 단계; 상기 변조된 데이터를 디지털/아날로그 변환하는 단계; 상기 변조된 데이터를 디지털/아날로그 변환하는 단계; 및 상기 VDSL 망 시스템의 수신단은 상기 VDSL 망 시스템의 송신단으로부터 고주파 신호 대역에 해당하는 디지털/아날로그 변환된 데이터를 입력받아 아날로그/디지털 변환하는 단계를 포함하고,
    상기 (c) 등화 과정은,
    상기 저주파 신호 대역 시간 영역 등화 과정에서의 출력값과 고주파 신호 대역 시간 영역에서의 출력값을 컨볼루션함으로써, 주파수 도메인에서 상기 두 시간 영역 등화 과정의 전달 함수가 곱해지는 효과를 발생시키는 것을 특징으로 하는 초고속 디지털 가입자망의 등화 방법.
  13. 제 12 항에 있어서,
    상기 저주파 신호 대역은 고주파 신호 대역에 비하여 적게 할당되는 것을 특징으로 하는 초고속 디지털 가입자망의 등화 방법.
  14. 제 12 항에 있어서,
    상기 송신단에서는 상기 저주파 신호 대역을 k 배(k = N/m, 여기서, N/2는 전체 부채널의 수이고, m/2는 사용 부채널의 수임.) 오버 샘플링하고, 상기 수신단에서는 수신된 신호를 k 배 다운 샘플링하는 것을 특징으로 하는 초고속 디지털 가입자 망의 등화 방법.
  15. 제 14 항에 있어서,
    상기 송신단에서의 역 푸리에 변환과 상기 수신단에서의 푸리에 변환은 m 포인트에 대한 변환을 수행하는 것을 특징으로 하는 초고속 디지털 가입자망의 등화 방법.
  16. 제 15 항에 있어서,
    N 포인트 푸리에 변환은 m 포인트 푸리에 변환의 반복 과정을 포함하고, 상기 저주파 신호 대역 시간 영역 등화 과정은 하나의 m 포인트 푸리에 변환 과정만을 사용하며, 나머지는 사용하지 아니하는 것을 특징으로 하는 초고속 디지털 가입자망의 등화 방법.
  17. 제 12 항에 있어서,
    상기 저주파 신호 대역 시간 영역 등화 과정은 각각의 탭과 탭 사이에 (k-1) 개의 시프트 레지스터 단계를 포함하고,
    상기 각각의 시프트 레지스터들은 상기 고주파 신호 대역 시간 영역 등화 과정의 동작 속도와 동일하게 동작하는 것을 특징으로 하는 초고속 디지털 가입자망의 등화 방법.
  18. 제 12 항에 있어서,
    상기 저주파 신호 대역은 ADSL 전송 시스템이 사용하는 신호 대역과 동일하게 함으로써, ADSL 전송 시스템과 호환 가능하도록 하는 것을 특징으로 하는 초고속 디지털 가입자망의 등화 방법.
  19. 제 12 항에 있어서,
    상기 저주파 신호 대역 시간 영역 등화 과정에 적용되는 부채널 수를 256개로 함으로써, ADSL 전송 시스템과 호환 가능하도록 하는 것을 특징으로 하는 초고속 디지털 가입자망의 등화 방법.
  20. 제 12 항에 있어서,
    상기 저주파 신호 대역 시간 영역 등화 과정은 요구되는 선형 필터의 탭 수를 모두 사용하는 것을 특징으로 하는 초고속 디지털 가입자망의 등화 방법.
  21. 제 12 항에 있어서,
    상기 고주파 신호 대역 시간 영역 등화 과정은 요구되는 선형 필터의 탭 수보다 적은 탭 수를 사용하는 것을 특징으로 하는 초고속 디지털 가입자망의 등화 방법.
  22. 제 12 항 내지 제 21 항 중 어느 한 항에 의한 초고속 디지털 가입자망의 등화 방법에 있어서,
    사이클릭 프리픽스만으로 원하는 성능을 얻을 수 있으면, 상기 고주파 신호 대역 시간 영역 등화 과정을 제외하고, 상기 저주파 신호 대역 시간 영역 등화 과정만을 사용하는 것을 특징으로 하는 초고속 디지털 가입자망의 등화 방법.
  23. 컴퓨터에,
    (a) 고주파 신호 대역에서의 등화 전처리 과정; (b) 저주파 신호 대역에서의 등화 전처리 과정; (c) 등과 과정을 포함하고,
    상기 (a) 고주파 신호 대역에서의 등화 전처리 과정은,
    상기 VDSL 망 시스템의 송신단은 전체 신호 대역 중 저주파 신호 대역에 해당하는 데이터를 역푸리에 변환하여 변조하는 단계; 상기 변조된 데이터를 오버 샘플링하는 단계; 상기 오버 샘플링된 데이터를 디지털/아날로그 변환하는 단계; 상기 VDSL 망 시스템의 수신단은 상기 VDSL 망 시스템의 송신단으로부터 디지털/아날로그 변환된 데이터를 입력받아 아날로그/디지털 변환하는 단계; 상기 아날로그/디지털 변환된 데이터를 다운 샘플링하는 단계를 포함하고,
    상기 (b) 저주파 신호 대역에서의 등화 전처리 과정은,
    상기 VDSL 망 시스템의 송신단은 전체 신호 대역 중 고주파 신호 대역에 해당하는 데이터를 역푸리에 변환하여 변조하는 단계; 상기 변조된 데이터를 디지털/아날로그 변환하는 단계; 상기 변조된 데이터를 디지털/아날로그 변환하는 단계; 및 상기 VDSL 망 시스템의 수신단은 상기 VDSL 망 시스템의 송신단으로부터 고주파 신호 대역에 해당하는 디지털/아날로그 변환된 데이터를 입력받아 아날로그/디지털 변환하는 단계를 포함하고,
    상기 (c) 등화 과정은,
    상기 저주파 신호 대역 시간 영역 등화 과정에서의 출력값과 고주파 신호 대역 시간 영역에서의 출력값을 컨볼루션함으로써, 주파수 도메인에서 상기 두 시간 영역 등화 과정의 전달 함수가 곱해지는 효과를 발생시키는 것을 특징으로 하는 초고속 디지털 가입자망의 등화 프로그램을 실행시킬 수 있는 컴퓨터로 읽을 수 있는 기록 매체.
KR1019990062432A 1999-12-27 1999-12-27 초고속 디지털 가입자망의 등화 시스템 및 그 방법 KR100348903B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990062432A KR100348903B1 (ko) 1999-12-27 1999-12-27 초고속 디지털 가입자망의 등화 시스템 및 그 방법
US09/498,318 US6687291B1 (en) 1999-12-27 2000-02-04 Time-domain equalizer of cascaded filters for VDSL

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990062432A KR100348903B1 (ko) 1999-12-27 1999-12-27 초고속 디지털 가입자망의 등화 시스템 및 그 방법

Publications (2)

Publication Number Publication Date
KR20010064278A KR20010064278A (ko) 2001-07-09
KR100348903B1 true KR100348903B1 (ko) 2002-08-14

Family

ID=19629977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990062432A KR100348903B1 (ko) 1999-12-27 1999-12-27 초고속 디지털 가입자망의 등화 시스템 및 그 방법

Country Status (2)

Country Link
US (1) US6687291B1 (ko)
KR (1) KR100348903B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7274736B2 (en) * 2001-10-24 2007-09-25 Texas Instruments Incorporated Multiple path equalization for multicarrier systems
US7130345B2 (en) * 2001-12-27 2006-10-31 Texas Instruments Incorporated Configurable equalization apparatus for multicarrier communications
KR100888344B1 (ko) * 2001-12-31 2009-03-10 에스케이 텔레콤주식회사 이동 통신 시스템에서 모국과 가상 기지국 연계 방법
US7633849B1 (en) 2002-08-13 2009-12-15 National Semiconductor Corporation Coded OFDM system using error control coding and cyclic prefix for channel estimation
US7817743B2 (en) * 2004-12-22 2010-10-19 Rambus Inc. Multi-tone system with oversampled precoders
US8509321B2 (en) * 2004-12-23 2013-08-13 Rambus Inc. Simultaneous bi-directional link
US7639738B2 (en) * 2006-06-21 2009-12-29 Acorn Technologies, Inc. Efficient channel shortening in communication systems
EP2868050A4 (en) * 2012-06-29 2016-03-23 Ericsson Telefon Ab L M BASEBAND PROCESSING OF TDD SIGNALS

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285474A (en) 1992-06-12 1994-02-08 The Board Of Trustees Of The Leland Stanford, Junior University Method for equalizing a multicarrier signal in a multicarrier communication system
US6353629B1 (en) * 1997-05-12 2002-03-05 Texas Instruments Incorporated Poly-path time domain equalization
US6219378B1 (en) * 1997-09-17 2001-04-17 Texas Instruments Incorporated Digital subscriber line modem initialization
US6185251B1 (en) * 1998-03-27 2001-02-06 Telefonaktiebolaget Lm Ericsson Equalizer for use in multi-carrier modulation systems
US6526105B1 (en) * 1998-05-29 2003-02-25 Tellabs, Operations, Inc. Time domain equalization for discrete multi-tone systems

Also Published As

Publication number Publication date
US6687291B1 (en) 2004-02-03
KR20010064278A (ko) 2001-07-09

Similar Documents

Publication Publication Date Title
US5285474A (en) Method for equalizing a multicarrier signal in a multicarrier communication system
US6526105B1 (en) Time domain equalization for discrete multi-tone systems
EP1068704B1 (en) Filter for impulse response shortening, with additional spectral constraints, for multicarrier transmission
US7623578B2 (en) Time domain equalization using frequency domain operations
US6353629B1 (en) Poly-path time domain equalization
US6400781B1 (en) Multiband detector
US8170125B2 (en) Subdimensional single-carrier modulation
EP2316209A1 (en) Precoder for a communication system and methods used in said communication system
US20090003421A1 (en) Time-domain equalization for discrete multi-tone systems
US6233276B1 (en) XDSL modem having time domain filter for ISI mitigation
EP1157514A1 (en) Kalman equalisation in mulitcarrier receivers
EP1081907A1 (en) Windowing and frequency-domain equalisation in multicarrier receivers
US7443917B2 (en) Method and system for transmission of information data over a communication line
KR100348903B1 (ko) 초고속 디지털 가입자망의 등화 시스템 및 그 방법
EP1420557B1 (en) Combined equalization for a DMT receiver
KR100440833B1 (ko) 이산 멀티톤 변조를 이용하여 발생시킨 신호를 위한디지탈 수신기
US6647076B1 (en) Method of compensating for interference in a signal generated by discrete multitone modulation, and circuit configuration for carrying out the method.
EP1303093B1 (en) Impuse response shortening in DMT modems
US9014250B2 (en) Filter for impulse response shortening with additional spectral constraints for multicarrier transmission
EP1434401A1 (en) Time domain equalization using frequency domain operations
US20030152156A1 (en) Multicarrier receiver
US9503291B1 (en) Method and apparatus for discrete multitone transmission
Qiu et al. Frequency-domain compensation method for CIC filter based on OFDM modulation
Sari et al. Transform-Domain Signal Processing in Digital Communications
Wenxiao et al. Removing distortion in DMT modulation caused by insufficient cyclic prefix length

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070730

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee