JP2000092022A

JP2000092022A - マルチキャリアディジタル変調伝送装置

Info

Publication number: JP2000092022A
Application number: JP10260056A
Authority: JP
Inventors: Tatsuhiro Nakada; 樹広仲田; Atsushi Miyashita; 敦宮下
Original assignee: Hitachi Denshi KK
Current assignee: Hitachi Denshi KK
Priority date: 1998-09-14
Filing date: 1998-09-14
Publication date: 2000-03-31

Abstract

(57)【要約】【課題】不要輻射の抑圧と周波数帯域の利用率向上と
がフィルタの性能に依存することなく得られ、符号誤り
の発生を充分に抑えることができるようにしたマルチキ
ャリアディジタル変調伝送装置を提供すること。【解決手段】送信部ＴＩにデータ分配回路部１と多値
数制御部２、それに信号点配置部３を設け、これによ
り、帯域端キャリアのように伝送条件が悪いキャリア
は、帯域内での帯域端以外のキャリアに比して、多値数
を下げた信号として伝送されるようにし、受信部ＲＩの
信号点識別部１１と多値数制御部１２、それにデータ整
列回路部１３により、もとのデータに戻すようにしたも
の。ＯＦＤＭ信号の多値数が帯域の両端部で少なくされ
ので、両端部では信号点間が大きく離れた状態になり、
この結果、信号レベルが低下しても符号誤りが多くなる
虞れが無くなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、直交周波数分割多
重変調方式に代表されるマルチキャリア変調方式のディ
ジタル伝送装置に関する。

【０００２】

【従来の技術】無線通信路による信号の伝送、特に移動
体無線通信路による高速の信号伝送では、受信信号は様
々な伝送経路による信号の和となり、このため、伝送経
路の経時変化と伝送周波数特性の経時変化による影響が
避けられない。ここで、前者による影響はマルチパス
(複数経路伝播)による時間選択性フェージングと呼ば
れ、後者は周波数選択性フェージングと呼ばれている。

【０００３】従って、このような伝送環境下において、
単一のキャリアによる伝送方式、いわゆるシングルキャ
リア変調方式を用いた場合には、受信機側で、伝送経路
の瞬時インパルスレスポンスを推定し、これにより一種
の逆フィルタを構成し、受信信号を等化する必要があ
る。なお、これは、良く知られているように、適応等化
方式と呼ばれている。

【０００４】ところが、この方式は、一般にハードウエ
ア規模が大きくなってしまうという問題があり、且つ、
この結果、数メガビットを越える高速伝送に適用した場
合には高速演算が必要で、実時間処理が困難になるとい
う問題があった。そこで、このような場合には、従来か
らマルチキャリア変調方式が用いられている。

【０００５】このマルチキャリア変調方式は、複数のキ
ャリアを用い、同時に並列して情報を伝送する方式であ
り、従って、各キャリアは低速伝送となり、伝送帯域が
狭いため周波数選択性(フラット)フェージングは発生せ
ず、周波数非選択性フェージングによる歪みしか受けな
い。そして、この結果、送信側で予め等化が施されてい
るものと見なすことができるため、受信側では適応等化
処理を要せず、ハードウエア規模は小さくて済む。

【０００６】しかもここで、それに用いるマルチキャリ
ア変調器として、ＤＦＴ(DiscreteFourier Transform：
離散フーリェ変換)方式を適用してやれば、隣接するキ
ャリア間隔を、直交する最小の間隔にすることができ、
マルチキャリア化による占有帯域の増加を極く少ない量
に抑えることができる。この方式は、特にＯＦＤＭ(Ort
hogonal Frequency Division Multiplex：直交周波数分
割多重)変調方式と呼ばれるもので、この場合、変調信
号は、直交関係を保った多数のディジタル変調波が加算
されたものとなる。

【０００７】このＯＦＤＭ変調方式での各キャリアの変
調方式には、通常、ＱＰＳＫ(４象限位相偏移変調方式)
などの多値変調方式が用いられ、これにより、図１４と
図１５に示すような合成波からなるＯＦＤＭ信号が得ら
れる。ここで、図１５は、図１４に示したＯＦＤＭ信号
の周波数スペクトルを表したものであり、図１４のＴｓ
はシンボル期間で、ｋはキャリア数(搬送波数)である。

【０００８】図１６は従来技術によるＯＦＤＭ変復調装
置の一例で、図示のように、ＯＦＤＭ変調にはＩＦＦＴ
(Inverse Fast Fourier Transform：逆高速フーリエ変
換)回路８１を用い、その復調には、ＦＦＴ(Fast Fouri
er Transform：高速フーリエ変換)回路９５を用いてい
る。

【０００９】そして、まず、送信側Ｔでは、各キャリア
の同相成分Ｉを実数部データＲ_f とし、直交成分Ｑを虚
数部データＩ_f として、ＩＦＦＴ８１により逆フーリエ
変換を行い、時間軸領域での実数部信号Ｒと虚数部信号
Ｉを得る。次に、ガードインターバル付加器８２によ
り、これらの信号にガードインターバル分の信号を付加
して信号Ｒ_g 、Ｉ_g とする。

【００１０】続いて、ＤＡ変換器８３によりアナログ信
号に変換してから、その実数部信号Ｒ_g に対しては発振
器８５からの周波数ｆ_C のキャリア信号を用い、虚数部
信号Ｉ_g に対しては更に移相回路８６を介して９０°移
相したキャリヤ信号を用い、それぞれ直交変調器８４で
直交変調を施し、これら信号を合成器８７で合成し、Ｏ
ＦＤＭ信号を得る。

【００１１】一方、受信側Ｒでは、送信側とは反対に、
直交復調器９１で受信したＯＦＤＭ信号を、発振器９３
からの周波数ｆ_C のキャリア信号で復調した出力を実数
部信号成分Ｒとし、移相回路９２により９０°移相した
キャリア信号で復調した出力を虚数部信号成分Ｉとし
て、それぞれ取り出す。そして、これら復調信号をＡＤ
変換器９４でディジタル信号に変換し、ＦＦＴ９５によ
りフーリエ変換してＯＦＤＭ復調し、同相成分Ｉと直交
成分Ｑを得るのである。このとき、タイミング再生器９
６により、高速フーリエ変換を行う際のタイミングを取
るようになっている。

【００１２】ところで、通常の伝送システムでは、でき
るだけ大きな伝送容量を確保するため、使用が許可され
ている周波数帯域幅(例えば９ＭＨｚ幅)一杯の伝送帯域
を用いるのが通例である。一方、帯域外に隣接した周波
数領域は、他の通信サービスに利用されており、従っ
て、帯域外に漏洩スペクトルがあると、他の通信を妨害
してしまう。

【００１３】このため、所要帯域外の漏洩スペクトルの
レベルは、例えば−４０ｄＢ以下などの所定のレベル以
下しか許されていない。そこで、従来技術では、フィル
タを用いて帯域外の漏洩スペクトルレベルを抑えるよう
にしていた。

【００１４】

【発明が解決しようとする課題】上記従来技術は、ＯＦ
ＤＭ変調方式でディジタル伝送を行う際でのフィルタの
使用に伴う問題点について配慮がされておらず、コスト
アップと装置の大型化を抑えるのが困難になったり、符
号誤りが多くなってしまったりするという問題があっ
た。

【００１５】すなわち、従来技術のように、フィルタを
用いて所要周波数帯域の近傍に現われる帯域内キャリア
比−２０ｄＢ前後の輻射を除去しようとすると、このた
めには、帯域外の近傍で出力レベルを２０ｄＢ以上も減
衰させる急峻な特性の帯域通過フィルタ(ＢＰＦ)が必要
になる。

【００１６】しかしながら、このような少ない周波数差
で２０ｄＢもの急峻な減衰を得るためには、段数の多い
高性能のフィルタ、つまり大型で高価なフィルタが必要
になり、このため、装置の小型化と低コスト化が難しく
なってしまうのである。

【００１７】一方、コストなどについて実用的な条件で
使用可能なフィルタを用いた場合には、急峻な特性は望
めないので、スペクトル特性が急峻なＯＦＤＭの場合、
帯域内キャリアまで減衰させてしまい、以下に説明する
ように、変調信号に歪みが生じ、符号誤りの発生が多く
なってしまう。

【００１８】まず、ＯＦＤＭ変調方式のディジタル伝送
では、ディジタル変調信号は、送信側のアナログ回路で
処理されてから電波として送信され、受信側で受信され
た電波は、更に受信側のアナログ回路で処理された上、
信号点識別部で信号の識別が行われるが、このとき、送
信側と受信側のアナログ回路で、或いは伝送路を介する
ことにより、変調信号に歪みが生じ、信号点識別部で符
号誤りが発生する。

【００１９】ところで、このマルチキャリア変調方式で
の変調信号の歪みは、周波数帯域の特定の部分、特に所
要周波数帯域の端部に集中して現れるが、その原因は、
上記した帯域端部での減衰や、隣接帯域からの妨害波に
よる。すなわち、上記した、比較的安価で実用的なフィ
ルタでは、急峻な特性が望めないため、図１７に示すよ
うに、所要帯域幅の両端部での利得の減少や、隣接帯域
からの妨害波の混入が生じてしまう。

【００２０】そして、この結果、一方では帯域端でのキ
ャリア信号のレベル低下により変調信号の信号点間距離
が減少し、これにより帯域端キャリアの符号誤り率が高
くなり、他方、妨害波の混入によりＳＮ比が低下し、こ
れにより帯域端キャリアの符号誤り率が高くなってしま
うのである。

【００２１】本発明の目的は、不要輻射の抑圧と周波数
帯域の利用率向上とがフィルタの性能に依存することな
く得られ、符号誤りの発生を充分に抑えることができる
ようにしたマルチキャリアディジタル変調伝送装置を提
供することにある。

【００２２】

【課題を解決するための手段】上記目的は、複数のキャ
リアを用いたディジタル変調伝送装置において、伝送帯
域の両端部分と、この両端部分以外の部分で信号の多値
数を変え、両端部分での多値数を小さくして伝送するよ
うにして達成される。

【００２３】また、上記目的は、複数のキャリアを用い
たディジタル変調伝送装置において、送信側に、データ
分配回路部と多値数制御部、それに信号点配置部を設
け、受信側には、信号点識別部と多値数制御部、それに
データ整列回路部を設け、伝送帯域の両端部分と、この
両端部分以外の部分で信号の多値数を変え、両端部分で
の多値数を小さくして伝送するようにして達成される。

【００２４】これにより、伝送条件の劣化したキャリア
については、その多値数が下げられるので、信号点間距
離が大きくされ、この結果、急峻な特性が望めないフィ
ルタを用いても、全体としての符号誤り率の低下が抑え
られることになる。

【００２５】

【発明の実施の形態】以下、本発明によるマルチキャリ
アディジタル変調方式の伝送装置について、図示の実施
形態により詳細に説明する。図１は、本発明の一実施形
態で、図示のように、送信部ＴＩと受信部ＲＩを備え、
これらの間を伝送路７で結合した形に構成されている。
なお、この伝送路７は、実際には電磁波による空間伝播
経路となる。

【００２６】まず送信部ＴＩは、データ分配回路部１と
多値数制御部２、信号点配置部３、ＩＦＦＴ変換部４、
直交変調部５、それに送信部アナログ回路６で構成され
ており、次に受信部ＲＩは、受信部アナログ回路８と復
調部９、ＦＦＴ変換部１０、信号点識別部１１、多値数
制御部１２、それにデータ整列回路部１３で構成されて
いる。

【００２７】ここで、図１の送信部ＴＩでのＩＦＦＴ変
換部４は、図１６で説明した従来技術におけるＩＦＦＴ
８１に相当し、同じく直交変調部５は、同じく図１６に
おけるガードインターバル付加器８２とＤＡ変換器８
３、直交変調器８４、発振器８５、移相器８６、それに
合成器８７からなる部分に相当しており、従って、この
実施形態による送信部ＴＩは、図１６の従来技術による
送信側Ｔに、データ分配回路部１と多値数制御部２、信
号点配置部３、それに送信部アナログ回路６が付加され
たものに相当している。

【００２８】同様に、図１の受信部ＲＩでの復調部９
は、図１６の従来技術における直交復調器９１と移相回
路９２、発振器９３、それにＡＤ変換器９４からなる部
分に相当し、同じくＦＦＴ変換部１０は、同じく図１６
のＦＦＴ９５とタイミング再生器９６に相当しており、
従って、この実施形態による受信部ＲＩは、図１６の従
来技術による受信側Ｒに、受信部アナログ回路８と信号
点識別部１１、多値数制御部１２、それにデータ整列回
路部１３が付加されたものに相当している。

【００２９】従って、以下、図１６の従来技術とは異な
っている点に重点をおいて、説明することにする。ここ
で、概括的にいうと、この実施形態では、次の点を特徴
としている。まず、送信部ＴＩには、一定のレートで８
ビットからなるデータが外部から入力されるものとし、
このとき、多値数制御部２は、キャリアの番号に応じ
て、その多値数を変更するように、信号点配置部３を制
御するようになっている。

【００３０】これにより、帯域端キャリアのように伝送
条件が悪いキャリアは、帯域内での帯域端以外のキャリ
アに比して、多値数を下げた信号として伝送されるよう
にしてある。すなわち、いま、ここでは、キャリアの多
値数を、図７に示すように、１６値にし、これにより信
号を伝送するものとすると、帯域端のキャリアについて
は、その多値数を変換し、図８に示すように、４値に下
げて伝送するのである。

【００３１】しかして、このように、キャリアの多値数
を、キャリアの番号に応じて切換えるようにした結果、
各キャリアに割り当てるデータのビット数も変える必要
が生じる。そこで、この実施形態では、送信部ＴＩには
データ分配回路部１を、そして受信部ＲＩにはデータ整
列回路部１３を、夫々設け、データ分配回路部１では、
入力されたデータを、切換えられた多値数に合わせて各
キャリアに分配し、データ整列回路部１３で、元のデー
タ形式に再構成して出力するようにしてある。

【００３２】また、このため、送信部ＴＩのデータ分配
回路部１は、外部から入力されたデータのデータレート
クロックを多値数を変換した後、伝送路７を介して伝送
すべきデータのデータレートクロックに変換する機能を
持たせ、受信部ＲＩのデータ整列回路部１３は、反対
に、伝送路７を介して伝送されてきたデータのデータレ
ートクロックを、外部に出力するデータのデータレート
クロックに変換する機能を持たせてある。

【００３３】以下、この図１の実施形態について、さら
に詳細に説明する。まず、送信部ＴＩのデータ分配回路
部１と多値数制御部２、それに信号点配置部３について
説明する。データ分配回路部１は、図２に示すように、
ＦＩＦＯ(ファーストイン・ファーストアウト)メモリ１
−１と、伝送クロック発生器１−２、それにビット数変
換器１−３で構成されている。

【００３４】ＦＩＦＯメモリ１−１は、そのＷＥＮ(ラ
イトイネーブル)端子を接地してＬレベルにし、これに
よりデータの書き込みモードに設定され、ＷＣＬＫ(書
込クロック)端子に供給されているクロックＣＬＫによ
り、外部から入力される８ビットのデータＤを順次、連
続的に書き込んで行き、この書き込んだデータＤを多値
数制御部２から供給されるタイミングパルスＴＰにより
タイミングを取って読み出し、データＲＤとして出力す
る働きをする。

【００３５】従って、ＦＩＦＯメモリ１−１に、順次、
連続的に書き込まれた入力データＤは、ＲＥＮ(リード
イネーブル)端子に、多値数制御部２から供給されるタ
イミングパルスＴＰが入力されたとき、伝送クロックＤ
ＣＬＫに応じて、データＲＤとして、順次、連続的に読
出されてくることになる。このとき、書込用のクロック
ＣＬＫは、入力されてくるデータＤから抽出されるよう
になっている。

【００３６】伝送クロック発生器１−２は、例えばＰＬ
Ｌシンセサイザなどで構成され、ＷＣＬＫ端子に供給さ
れるクロックＣＬＫを入力し、それを分周して、所定の
周波数の伝送クロックＤＣＬＫを発生する働きをする。
そして、この伝送クロックＤＣＬＫは、ＦＩＦＯメモリ
１−１のＲＣＬＫ(読出クロック)端子と多値数制御部２
に供給されるようになっている。

【００３７】ビット数変換器１−３は、帯域端部のキャ
リヤと、それ以外のキャリヤを識別するための識別信号
ＳＥＬに基づいて、ＦＩＦＯメモリ１−１から読み出さ
れてくる８ビットのデータＲＤを、その多値数に応じて
有効２ビット、又は有効４ビットのデータＤ' に変換す
る働きをする。

【００３８】次に、多値数制御部２は、図３に示すよう
に、キャリア数カウンタ２−１とデコーダ２−２、カウ
ンタ２−３、それにセレクタ２−４で構成されている。
そして、まずキャリヤ数カウンタ２−１は、シンボル同
期信号ＳＳによりリセットされ、その都度、伝送クロッ
クＤＣＬＫをカウントしてキャリアカウント値ＣＣＮＴ
を出力する働きをする。

【００３９】そして、デコーダ２−２は、このキャリア
カウント値ＣＣＮＴをデコードして識別信号ＳＥＬを発
生する働きをする。ここで、シンボル同期信号ＳＳと
は、図７、図８に示す各信号点の１個の信号を伝送する
期間を１シンボルとし、この１シンボル期間、つまり図
１４のシンボル期間Ｔｓ毎に現われる同期信号のことで
ある。

【００４０】一方、カウンタ２−３は、２進と４進の２
台の分周器を備え、伝送クロックＤＣＬＫから、それぞ
れ分周比を異にするクロックを発生する働きをし、セレ
クタ２−４は、これら２台の分周器から出力されるクロ
ックの中から、識別信号ＳＥＬに応じて順次一方のクロ
ックを選択し、それをタイミングパルスＴＰとして出力
する働きをする。

【００４１】次に、信号点配置部３は、図４に示すよう
に、アドレスデコーダ３−１と、セレクタ３−２、Ｉ(I
n phase)軸ＲＯＭ３−３、Ｑ(Quadrature phase)軸ＲＯ
Ｍ３−４で構成されている。そして、まずアドレスデコ
ーダ３−１は、４値用と１６値用のそれぞれのアドレス
デコーダを備え、有効２ビット、又は有効４ビットのデ
ータＤ' をそれぞれデコードし、Ｉ軸ＲＯＭ３−３とＱ
軸ＲＯＭ３−４のアクセスに必要なアドレスを出力する
働きをする。

【００４２】次に、セレクタ３−２は、アドレスデコー
ダ３−１から供給されている２種のアドレスの一方を識
別信号ＳＥＬに応じて選択し、Ｉ軸ＲＯＭ３−３とＱ軸
ＲＯＭ３−４に供給する働きをする。また、Ｉ軸ＲＯＭ
３−３とＱ軸ＲＯＭ３−４は、図８に示す４値Ｉ軸と４
値Ｑ軸の信号点配置と、図７に示す１６値Ｉ軸と１６値
Ｑ軸の信号点配置を、それぞれアドレスに応じて記憶し
たＲＯＭで構成され、入力されてくるアドレスに対応し
た信号点位置を出力する働きをする。

【００４３】次に、これらデータ分配回路部１と多値数
制御部２、信号点配置部３による動作について、図５の
タイミング図により説明する。多値数制御部２のキャリ
ヤ数カウンタ２−１は、図５に示すシンボル同期信号Ｓ
Ｓによりリセットされる毎に、伝送クロックＤＣＬＫの
カウントを開始するので、そのキャリアカウント値ＣＣ
ＮＴは、図５に示すように、リセットされたときのカウ
ント値０から、１シンボル期間内での伝送クロックＤＣ
ＬＫの個数で決まる所定値Ｎまで増加してゆくデータと
なる。

【００４４】同じくデコーダ２−２は、キャリアカウン
ト値ＣＣＮＴ、つまり１シンボル期間内での伝送クロッ
クＤＣＬＫの個数から、帯域端キャリア期間と、帯域内
での帯域端以外のキャリア期間を識別し、これにより、
図示のように、帯域端キャリア期間内ではＬレベル、帯
域内での帯域端以外のキャリア期間内ではＨレベルにな
る識別信号ＳＥＬを出力する。

【００４５】このため、このデコーダ２−２には、予め
第１の所定値と、それよりも大きい数値の第２の所定値
が設定してあり、キャリアカウント値ＣＣＮＴが第１の
所定値以下のときは、キャリヤ期間は帯域内の低周波数
側の端部であると判定し、第２の所定値以上のときは、
同じく高周波数側の端部であると判定すると共に、第２
の所定値を越え、第２の所定値未満のときは、帯域端以
外のキャリア期間内であると判定するようになってい
る。

【００４６】そこで、セレクタ２−４は、この識別信号
ＳＥＬを入力し、それがＬレベルのときは、カウンタ２
−３の４進分周器からの出力を選択し、Ｈレベルのとき
は２進分周器の出力を選択し、タイミングパルスＴＰを
出力する。

【００４７】この実施形態では、帯域端キャリア期間内
に２ビットのデータを割り当て、帯域端以外のキャリア
期間内には４ビットのデータが割り当てられるようにし
てあり、従って、帯域端キャリア期間内では、ＦＩＦＯ
メモリ１−１に書き込まれている８ビットのデータにつ
いて、伝送クロックＤＣＬＫのパルス４個に１回、デー
タを読み出せば良いことになり、他方、帯域端以外のキ
ャリア期間内では、パルス２個についてデータを１回、
読み出せば良いことになる。

【００４８】そこで、セレクタ２−４は、識別信号ＳＥ
ＬがＬレベルのとき、カウンタ２−３の４進分周器のキ
ャリーアウト信号を選択し、Ｈレベルのときは、２進分
周器のキャリーアウト信号を選択して、タイミングパル
スＴＰを発生するようにしてある。

【００４９】従って、このセレクタ２−４の出力に現わ
れるタイミングパルスＴＰは、図５に示すように、帯域
端キャリア期間内では伝送クロックＤＣＬＫが４分周さ
れたパルスとなり、帯域内での帯域端以外のキャリア期
間内では伝送クロックＤＣＬＫが２分周されたパルスと
なる。

【００５０】そして、データ分配回路部１のＦＩＦＯメ
モリ１−１は、そのリードイネーブルＲＥＮ端子にタイ
ミングパルスＴＰが入力される毎に、８ビットのデータ
Ｄを読出すので、図５に示すように、帯域端キャリア期
間内と、帯域内での帯域端以外のキャリア期間内とで、
データレートが変更されたデータＲＤが出力されること
になる。このデータＲＤは、ビット数変換器１−３に供
給され、ここで図５に示すように、識別信号ＳＥＬに応
じて２ビットと４ビットのデータに変更され、有効２ビ
ットの部分と有効４ビットの部分からなるデータＤ' と
して信号点配置部３に供給される。

【００５１】この信号点配置部３では、まずアドレスデ
コーダ３−１で、有効２ビットと有効４ビットのデータ
Ｄ' をデコードして、１６値用のアドレス１６Ａと、４
値用のアドレス４Ａを発生させ、次いで、これら２種の
アドレスの一方を、セレクタ３−２により、識別信号Ｓ
ＥＬに応じて選択し、Ｉ軸ＲＯＭ３−３とＱ軸ＲＯＭ３
−４に供給する。

【００５２】そして、これらのアドレス１６Ａとアドレ
ス４Ａにより、各Ｉ軸ＲＯＭ３−３とＱ軸ＲＯＭ３−４
を検索し、これにより、図７と図８に示したキャリアの
多値数に対応したＩ軸とＱ軸の各信号点位置がＲＯＭか
ら読出され、Ｉ軸とＱ軸の各信号点位置を表わすデータ
系列として、図１のＩＦＦＴ変換部４に供給されること
になる。

【００５３】そこで、ＩＦＦＴ変換部４は、このデータ
系列を時間軸の波形に変換して直交変調部５に供給し、
この直交変調部５から出力されたＯＦＤＭ信号が送信部
アナログ回路６に供給され、電波として送信されること
になる。ここで、この実施形態において、ＩＦＦＴ変換
部４に入力されるデータ系列とＯＦＤＭ信号のキャリア
周波数の関係については、図６に示すようになり、シン
ボル先頭のデータに最も低い周波数が割当てられ、シン
ボル最後のデータには最も高い周波数が割当てられるこ
とになる。

【００５４】そして、このとき、帯域の両端ではデータ
の多値数が小さくされているので、図７と図８の比較か
ら明らかなように、アナログ回路の存在や伝送条件の違
いなどにより、伝播特性の悪化が避けられない帯域の端
部では、信号点間距離が大きくされているので、符号誤
りの発生を容易に抑えることができる。

【００５５】次に、図１に戻り、受信部ＲＩについて説
明する。送信部ＴＩから送信され、伝送路７を介して受
信部ＲＩに伝送されたＯＦＤＭ信号は、受信部アナログ
回路８を介して復調部９に供給され、ここで直交復調処
理されてからＦＦＴ変換部１０に供給されることによ
り、このＦＦＴ変換部１０から同相成分Ｉと直交成分Ｑ
からなるデータ系列を得、これが信号点識別部１１に入
力され、多値数制御部１２の制御のもとで、データ整列
回路部１３からデータＤが出力されるようになってい
る。

【００５６】従って、上記したように、この受信部ＲＩ
は、図１６に示した従来技術による受信部Ｒに信号点識
別部１１と多値数制御部１２、それにデータ整列回路部
１３が付加された形になっている。ここで、多値数制御
部１２は、図３に示した送信部ＴＩでの多値数制御部２
と同様な構成である。そして、ここでのキャリア数カウ
ンタ２−１はシンボル同期信号ＳＳによりリセットされ
る。

【００５７】しかし、この受信部ＲＩでは、このシンボ
ル同期信号ＳＳは、図１６で説明したタイミング再生器
９６で生成される信号で、これは、受信ＯＦＤＭ信号の
シンボルの開始点を表すシンボル同期信号であり、この
信号がキャリア数カウンタ２−１のリセット端子Ｃに入
力され、カウント値がリセットされるようになってい
る。

【００５８】この受信側でのシンボル同期信号ＳＳの生
成方法について説明すると、通常、このような無線伝送
システムでは、送信部と受信部の同期を取るため、伝送
される信号中に同期再生用の同期信号を挿入しておくの
が一般的である。そして、この同期信号としては、例え
ば無信号状態を表すヌル信号や一定の周波数の信号を送
信するＣＷ信号、伝送帯域の下限の周波数から上限の周
波数まで変化するＳＷＥＥＰ信号などが用いられてい
る。

【００５９】そこで、受信側のタイミング再生器９６で
は、受信されたＯＦＤＭ信号から上記した同期信号を抽
出し、これにより同期引き込み処理によりサンプリング
クロック再生やシンボル再生を行ない、これにより得ら
れたシンボル同期に合わせてシンボル同期信号ＳＳを生
成するのである。

【００６０】この結果、図９に示すように、この受信側
の多値数制御部１２から出力される識別信号ＳＥＬは、
送信側の多値数制御部２と同じく、帯域の端部では４値
変調を表すＬレベルとなり、帯域の端部以外の部分(帯
域の中央部)では１６値を表すＨレベルとなり、タイミ
ングパルスＰＴも、同じく帯域端キャリア期間内では伝
送クロックＤＣＬＫが４分周されたパルスとなり、帯域
内での帯域端以外のキャリア期間内では伝送クロックＤ
ＣＬＫが２分周されたパルスとなる。

【００６１】次に、信号点識別部１１は、図１０に示す
ように、１６値しきい値再生部１１−１と４値しきい値
再生部１１−２、１６値信号点識別部１１−３、４値信
号点識別部１１−４、それにセレクタ１１−５で構成さ
れている。そして、まず１６値しきい値再生部１１−１
では、ＦＦＴ変換部１０から供給される同相成分Ｉと直
交成分Ｑから、図１１に示すように、１６種の信号点配
置の各々を識別するのに必要なしきい値を算出し、１６
値信号点識別部１１−３に供給する。

【００６２】そこで、１６値信号点識別部１１−３は、
この１６値しきい値再生部１１−１から供給されたしき
い値により、ＦＦＴ変換部１０から供給される同相成分
Ｉと直交成分Ｑのレベルを判定し、復調を行う。この復
調処理は、１６値に対応するので、復調結果として得ら
れる有効ビット数は４ビットとなる。なお、このとき、
伝送路７でのノイズの重畳などにより、信号点がしきい
値を越えることがあると、これが符号誤りとなる。

【００６３】４値しきい値再生部１１−２は、図１２に
示すように、４種の信号点配置の各々を識別するのに必
要なしきい値を算出し、４値信号点識別部１１−４に供
給する。そして、４値信号点識別部１１−４は、この４
値しきい値再生部１１−２から供給されたしきい値によ
り、ＦＦＴ変換部１０から供給される同相成分Ｉと直交
成分Ｑのレベルを判定し、復調を行う。この復調処理
は、４値に対応するので、復調結果として得られる有効
ビット数は２ビットとなる。

【００６４】これら１６値信号点識別部１１−３と４値
信号点識別部１１−４はそれぞれセレクタ１１−５に入
力されるが、このセレクタ１１−５は、多値数制御部１
２から供給される識別信号ＳＥＬにより動作し、識別信
号ＳＥＬがＬレベルのときは４値信号点識別部１１−４
の出力を選択し、Ｈレベルのときは１６値信号点識別部
１１−３の出力を選択する。

【００６５】ここで、上記したように、識別信号ＳＥＬ
は、４値変調と１６値変調を識別する信号で、図９に示
したように、帯域端で４値変調が施されている期間では
Ｌレベルであるが、帯域の中央部で１６値変調がされて
いる期間ではＨレベルとなるので、結局、セレクタ１１
−５の出力には、図９に示す復調データＤＤが取り出さ
れ、データ整列回路１３に供給されることになる。

【００６６】このデータ整列回路１３は、送信部ＴＩに
おけるデータ分配回路部１と反対の機能を持ち、信号点
識別部１１から供給される復調データＤＤを８ビットの
一定レートの信号Ｄに変換して出力する働きをし、この
ため、図１３に示すように、ビット数変換器１３−１と
ＦＩＦＯメモリ１３−２、それに外部クロック発生器１
３−３で構成されている。そして、信号点識別回路１１
から供給された有効２ビット又は有効４ビットの復調デ
ータＤＤは、このデータ整列回路１３のビット数変換器
１３−１に入力される。

【００６７】このビット数変換器１３−１には識別信号
ＳＥＬが入力されており、これにより、図９に示すよう
に、識別信号ＳＥＬがＬレベルのときは、有効２ビット
のデータを４個づつ一まとまりにして８ビットのデータ
に変換し、変換データＷＤとして出力し、識別信号ＳＥ
ＬがＨレベルのときは、有効４ビットのデータを２個づ
つ一まとまりにして８ビットのデータに変換し、変換デ
ータＷＤとして出力する働きをする。

【００６８】この変換データＷＤは、ＦＩＦＯメモリ１
３−２のデータ書き込み端子ＷＤＡＴＡに入力される。
一方、これと平行して、ＦＩＦＯメモリ１３−２のライ
トイネーブル端子ＷＥには、多値数制御部１２から出力
されるタイミングパルスＴＰが入力される。

【００６９】このとき、変換データＷＤは、図９に示す
ように、データ周期が帯域端と帯域の中央部では異なっ
ているが、図示のように、タイミングパルスＴＰも、同
じく周期が異なっていて、このパルスＴＰがＬレベルの
とき、ＦＩＦＯメモリ１３−２に書き込みが行われるの
で、帯域端と帯域の中央部で周期が異なっている変換デ
ータＷＤが正しく書き込みまれることになる。

【００７０】次に、このＦＩＦＯメモリ１３−２から
は、以下に説明するようにして、データが読出される。
まず、ＦＩＦＯメモリ１３−２のリードクロック端子Ｒ
ＣＫに外部クロック発生器１３−３から出力される外部
クロックＣＬＫを入力する。このとき、ＦＩＦＯメモリ
１３−２のリードイネーブル端子は、図示のように、Ｌ
レベルにしておく。

【００７１】この結果、ＦＩＦＯメモリ１３−２のデー
タ読出し端子ＲＤＡＴＡからは、このメモリに記憶され
ていたデータが、外部クロックＣＬＫのタイミングで読
出され、外部出力信号Ｄとして出力される。外部クロッ
ク発生器１３−３はＰＬＬ回路とＶＣＯ回路を備え、伝
送系のクロックＤＣＬＫから外部クロックＣＬＫを生成
するように構成されている。

【００７２】この実施形態によれば、伝送帯域の両端部
分と、この両端部分以外の部分では信号の多値数が変え
られ、両端部分での多値数が小さくされてから伝送され
ることになり、この結果、伝送条件の劣化したキャリア
については、その多値数が下げられるので、信号点間距
離が大きくされ、従って、急峻な特性が望めないフィル
タを用いても、全体としての符号誤り率が低下する虞れ
がなくなり、ローコストで容易に高性能の伝送特性を得
ることができる。

【００７３】

【発明の効果】本発明によれば、ＯＦＤＭ信号の多値数
が帯域の両端部で少なくされので、両端部では信号点間
が大きく離れた状態になり、このため、信号レベルが低
下しても符号誤りが多くなる虞れが無くなる。また、こ
の結果、本発明によれば、急峻な特性のフィルタを用い
なくても、容易に符号誤りを抑えることができ、従っ
て、伝送帯域の利用率が高い、高性能のマルチキャリア
ディジタル変調伝送装置をローコストで容易に提供する
ことができる。

【図面の簡単な説明】

【図１】本発明によるマルチキャリアディジタル変調伝
送装置の一実施形態を示すブロック図である。

【図２】本発明の実施形態における送信部でのデータ分
配回路部の一例を示すブロック図である。

【図３】本発明の実施形態における送信部での多値数制
御部の一例を示すブロックである。

【図４】本発明の実施形態における送信部での信号点配
置部の一例を示すブロック図である。

【図５】本発明の実施形態における送信部の動作を説明
するためのタイミング図である。

【図６】本発明の一実施形態によるキャリア周波数分布
の説明図である。

【図７】ＯＦＤＭ信号の信号点配置の一例を示す説明図
である。

【図８】ＯＦＤＭ信号の信号点配置の一例を示す説明図
である。

【図９】本発明の実施形態における受信部の動作を説明
するためのタイミング図である。

【図１０】本発明の実施形態における受信部での信号点
識別部の一例を示すブロック図である。

【図１１】本発明の実施形態における１６値復調しきい
値の説明図である。

【図１２】本発明の実施形態における４値復調しきい値
の説明図である。

【図１３】本発明の実施形態におけるデータ整列回路部
の一例を示すブロック図である。

【図１４】ＯＦＤＭ信号の一例における波形図である。

【図１５】ＯＦＤＭ信号の一例におけるスペクトラム図
である。

【図１６】従来技術によるＯＦＤＭ変復調装置の一例を
示すブロック図である。

【図１７】フィルタの特性による影響の一例を説明する
ための特性図である。

【符号の説明】

１データ分配回路部２多値数制御部３信号点配置部４ＩＦＦＴ変換部５直交変調部６送信部アナログ回路７伝送路８受信部アナログ回路９復調部１０ＦＦＴ変換部１１信号点識別部１２多値数制御部１３データ整列回路部

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5K004 AA01 AA08 BA02 BC01 JA02 JA03 JG01 5K022 AA02 AA04 AA16 AA43 DD13 DD19 DD21 DD23

Claims

【特許請求の範囲】

【請求項１】複数のキャリアを用いたディジタル変調
伝送装置において、伝送帯域の両端部分と、この両端部分以外の部分で信号
の多値数を変え、両端部分での多値数を小さくして伝送
するように構成したことを特徴とするマルチキャリアデ
ィジタル変調伝送装置。
【請求項２】複数のキャリアを用いたディジタル変調
伝送装置において、送信側に、データ分配回路部と多値数制御部、それに信
号点配置部を設け、受信側には、信号点識別部と多値数制御部、それにデー
タ整列回路部を設け、伝送帯域の両端部分と、この両端部分以外の部分で信号
の多値数を変え、両端部分での多値数を小さくして伝送
するように構成したことを特徴とするマルチキャリアデ
ィジタル変調伝送装置。