KR100314709B1 - Power semiconductor module - Google Patents
Power semiconductor module Download PDFInfo
- Publication number
- KR100314709B1 KR100314709B1 KR1019990017639A KR19990017639A KR100314709B1 KR 100314709 B1 KR100314709 B1 KR 100314709B1 KR 1019990017639 A KR1019990017639 A KR 1019990017639A KR 19990017639 A KR19990017639 A KR 19990017639A KR 100314709 B1 KR100314709 B1 KR 100314709B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode lead
- semiconductor module
- power semiconductor
- soldering
- conductive terminal
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 238000005476 soldering Methods 0.000 claims abstract description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 7
- 230000035882 stress Effects 0.000 description 10
- 230000008602 contraction Effects 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920002379 silicone rubber Polymers 0.000 description 4
- 239000004945 silicone rubber Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- -1 copper Chemical compound 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009661 fatigue test Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
본 발명은 전력용 반도체 모듈에 관한 것으로서, 특히 외부로 인출되는 도전 단자(30)와, 상기 도전 단자(30)에 납땜으로 접속되는 전극 리이드(31)와, 상기 전극 리이드(31)의 하측에 납땜으로 접속되는 반도체 칩(32)을 구비하는 전력용 반도체 모듈에 있어서, 상기 전극 리이드(31)는 다수의 도전성 금속체를 모여지게 한 다발로 이루어진 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power semiconductor module, wherein a conductive terminal 30 drawn out to the outside, an electrode lead 31 connected to the conductive terminal 30 by soldering, and a lower side of the electrode lead 31 are provided. In the power semiconductor module provided with the semiconductor chip 32 connected by soldering, the said electrode lead 31 is characterized by consisting of the bundle which made many conductive metal bodies gather.
따라서, 본 발명에서는 각 재료간의 열팽창에 의한 응력이 직경이 작은 전극 리이드 다발에서 완충됨으로써 상부 및 하부 접합부의 손상이 방지되고, 또한 전극 리이드가 다수의 도전성 금속체 다발로 이루어지기 때문에 반도체 칩의 순방향 전압 강하 특성을 낮추어 낮은 소비전력으로 작동이 가능케 되어 신뢰성이 더욱 향상된다.Accordingly, in the present invention, the stress due to thermal expansion between the materials is buffered in the small electrode lead bundles to prevent damage to the upper and lower joints, and the electrode leads are made of a plurality of conductive metal bundles. Lower voltage drop enables lower power consumption for improved reliability.
Description
본 발명은 전력용 반도체 모듈에 관한 것으로서, 보다 상세하게는 반도체 모듈에서 반도체 칩과 도전 단자를 연결하는 전극 리이드를 직경이 가는 다발 형태의 전도성 금속체로 하여 정상 작동시에 반도체 칩에 가해지는 응력을 최소화하고 전류 용량을 증대시킬 수 있는 전력용 반도체 모듈에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power semiconductor module, and more particularly, in the semiconductor module, an electrode lead connecting a semiconductor chip and a conductive terminal is formed of a conductive metal body having a small diameter, so that the stress applied to the semiconductor chip during normal operation is reduced. The present invention relates to a power semiconductor module capable of minimizing and increasing current capacity.
일반적으로 전력용 반도체 모듈은 그 동작 환경이 고온에서 이루어질 뿐만 아니라 모듈에 사용되는 전극 단자나 전극 리이드는 열전도성 및 전기 전도성이 우수한 구리 등이 주로 사용되는데, 이러한 전극 단자나 전극 리이드는 반도체 칩의재료인 실리콘과 구리 또는 몰리브덴과 구리, 세라믹과 구리 등 열팽창계수의 차이가 많은 재료들을 접합하여 사용하기 때문에 이러한 재료들의 경계면에는 온도에 따라 서로 다른 열적 팽창률의 차이에 의해 응력이 작용하게 된다.In general, the power semiconductor module has a high operating environment at high temperature, and the electrode terminal or electrode lead used in the module is mainly made of copper, which is excellent in thermal conductivity and electrical conductivity. Since materials with different thermal expansion coefficients, such as silicon and copper or molybdenum and copper, ceramics and copper, are bonded to each other, stress is applied to the interface of these materials due to different thermal expansion coefficients depending on temperature.
따라서, 열피로 시험에서 우수한 제품을 만들기 위해서는 서로 상이한 재료의 열적 팽창률 차이에 의하여 발생하는 응력을 최대한으로 줄일 수 있도록 단면적을 작게 하는 것이 바람직하다.Therefore, in order to make a good product in the thermal fatigue test, it is desirable to reduce the cross-sectional area so as to minimize the stress caused by the difference in thermal expansion rate of different materials.
도 1은 종래의 전력용 반도체 모듈을 나타내는 단면도로서, 철, 구리, 알루미늄 등의 금속으로 이루어진 금속 기판(10)의 상부에는 알루미나, 질화 알루미늄 등으로 이루어지는 전기 절연판(11)(12)이 납땜되어 있고, 상기 전기 절연판(11)(12)의 상측에는 도전 단자(13)(14)가 납땜되어 있으며, 상기 도전 단자(13)(14)의 상측에는 전력용 반도체 칩(15)(16)이 납땜되어 있다.1 is a cross-sectional view illustrating a conventional power semiconductor module, wherein an electrical insulating plate 11 (12) made of alumina, aluminum nitride, or the like is soldered on top of a metal substrate 10 made of metal such as iron, copper, aluminum, or the like. The conductive terminals 13 and 14 are soldered on the upper side of the electrical insulating plates 11 and 12, and the power semiconductor chips 15 and 16 are disposed on the upper sides of the conductive terminals 13 and 14. Soldered
그리고, 상기 반도체 칩(15)(16)의 상측에는 전극 리이드(17)(18)가 납땜되어 있고, 상기 전극 리이드(17)(18)는 도전 단자(19)(13b)에 납땜되어 있으며, 상기 도전 단자(13)(14)의 선단은 수지 케이스(20)의 위쪽에 절곡되어 외부 접속 단자(13a)(14a)를 구성하고 있고, 상기 수지 케이스(20) 내에는 실리콘 고무를 주입하여 경화시킨 실리콘 고무층(21) 및 에폭시 수지를 주입하여 경화시킨 에폭시 수지층(22)이 각각 형성되어 있다.The electrode leads 17 and 18 are soldered on the upper side of the semiconductor chips 15 and 16, and the electrode leads 17 and 18 are soldered to the conductive terminals 19 and 13b. The tips of the conductive terminals 13 and 14 are bent above the resin case 20 to form external connection terminals 13a and 14a, and the silicone case is injected into the resin case 20 to cure. The silicone rubber layer 21 and the epoxy resin layer 22 which hardened by inject | pouring and hardening the epoxy resin are formed, respectively.
또한, 상기 전극 리이드(17)(18)은 도 2 에 도시한 바와 같이 상, 하부에 납땜이 이루어지는 납땜 접합부(23)(24)를 형성하고, 상기 전극 리이드(17)(18)의 대략 중앙부에는 절곡부(25)를 형성시켜 열응력에 대응하도록 구성되어 있다.In addition, the electrode leads 17 and 18 form solder joints 23 and 24 in which upper and lower solders are formed, as shown in FIG. 2, and approximately the center of the electrode leads 17 and 18. The bent portion 25 is formed in the structure so as to cope with thermal stress.
따라서, 이와 같은 전력용 반도체 모듈에서는 반도체 칩(15)(16) 등의 작동에 의한 발열로 실리콘 고무층(21)이 신축되고, 단자의 신축량과 실리콘 고무층(21), 에폭시 수지층(22), 수지 케이스(20)에 의한 신축량과의 차이에 의해 발생하는 응력 때문에 전극 리이드(17)(18)의 상, 하부에 형성된 납땜 접합부(23)(24)가 쉽게 손상될 뿐만 아니라 순방향 전압 강하 등의 전기적 특성이 저하되는 등의 여러 가지 문제점들이 내재되어 있었다.Therefore, in such a power semiconductor module, the silicone rubber layer 21 is stretched due to the heat generated by the operation of the semiconductor chips 15 and 16, and the amount of expansion and contraction of the terminal, the silicone rubber layer 21, the epoxy resin layer 22, Due to the stress generated by the difference from the amount of expansion and contraction by the resin case 20, the solder joints 23 and 24 formed on the upper and lower portions of the electrode leads 17 and 18 are not easily damaged, and the forward voltage drop and the like. Various problems were inherent, such as deterioration of electrical characteristics.
따라서, 본 발명은 상술한 종래 기술의 문제점들을 해결하기 위하여 발명된 것으로서, 본 발명의 목적은 반도체 칩의 작동시 발생되는 열에 의한 응력을 분산시켜 전극 리이드의 납땜 접합부가 손상되는 것을 방지하고, 전기적 특성을 더욱 향상시킬 수 있는 전력용 반도체 모듈을 제공하는데 있다.Accordingly, the present invention has been invented to solve the above-described problems of the prior art, and an object of the present invention is to dissipate the stress caused by the heat generated during operation of the semiconductor chip to prevent damage to the solder joint of the electrode lead, and It is to provide a power semiconductor module that can further improve the characteristics.
도 1 은 종래의 전력용 반도체 모듈을 나타내는 단면도이다.1 is a cross-sectional view showing a conventional power semiconductor module.
도 2 는 종래 전력용 반도체 모듈의 요부를 나타내는 일부 단면도이다.2 is a partial sectional view showing a main portion of a conventional power semiconductor module.
도 3 은 본 발명에 의한 전력용 반도체 모듈의 일부 단면도이다.3 is a partial cross-sectional view of a power semiconductor module according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
30: 도전 단자 31: 전극 리이드30: conductive terminal 31: electrode lead
32: 반도체 칩32: semiconductor chip
이와 같은 목적을 달성하기 위한 본 발명에 따른 전력용 반도체 모듈은, 외부로 인출되는 도전 단자와, 상기 도전 단자에 납땜으로 접속되는 전극 리이드와, 상기 전극 리이드의 하측에 납땜으로 접속되는 반도체 칩을 구비하는 전력용 반도체 모듈에 있어서, 상기 전극 리이드는 직경이 100~500㎛인 도전성 금속체를 다수 모이게 한 다발로서 이루어진 것을 특징으로 한다.The power semiconductor module according to the present invention for achieving the above object includes a conductive terminal drawn out to the outside, an electrode lead connected to the conductive terminal by soldering, and a semiconductor chip connected by soldering to the lower side of the electrode lead. In the power semiconductor module provided, the electrode lead is characterized in that the bundle consisting of a plurality of conductive metal body having a diameter of 100 ~ 500㎛ collected.
따라서, 본 발명에서는 각 재료간의 열팽창에 의한 응력이 작은 직경의 전극 리이드 다발에서 완충됨으로써 상부 및 하부 접합부의 손상이 방지되고, 또한 전극 리이드가 다수의 도전성 금속체 다발로 이루어지기 때문에 반도체 칩의 순방향 전압 강하 특성을 낮추어 낮은 소비전력으로 작동이 가능케 되어 신뢰성이 더욱 향상되는 것이다.Therefore, in the present invention, the stress due to thermal expansion between the materials is buffered in a small diameter electrode lead bundle to prevent damage to the upper and lower joints, and the electrode lead is made of a plurality of conductive metal bundles so that the forward direction of the semiconductor chip. By lowering the voltage drop, the device can operate at lower power consumption, further improving reliability.
이하, 본 발명의 바람직한 실시예를 첨부된 도면에 의하여 더욱 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in more detail with reference to the accompanying drawings.
도 3 은 본 발명에 의한 전력용 반도체 모듈을 나타내는 일부 도면으로서, 부호 (30)은 도전 단자를 나타내고 있다.3 is a partial view showing a power semiconductor module according to the present invention, wherein reference numeral 30 denotes a conductive terminal.
상기 도전 단자(30)의 하측에는 전극 리이드(31)가 납땜으로 접합되어 있고, 상기 전극 리이드(31)의 하측에는 반도체 칩(32)이 납땜으로 접합되어 있다.An electrode lead 31 is joined to the lower side of the conductive terminal 30 by soldering, and a semiconductor chip 32 is joined to the lower side of the electrode lead 31 by soldering.
상기 전극 리이드(31)는 직경이 가는 다수의 전도성 금속체 다발, 예컨대 구리 또는 구리를 포함하는 합금으로 이루어짐이 바람직하며, 전도체 금속체는 하나의 직경이 100∼500㎛로서 형성됨이 더욱 바람직하다.The electrode lead 31 is preferably made of a plurality of bundles of conductive metal bodies having a small diameter, for example, copper or an alloy including copper, and more preferably, the conductor metal body has a diameter of 100 to 500 μm.
그리고, 상기 전극 리이드(31)는 도전 단자(30)의 일측에 상부 접합부(33)를 형성하여 납땜에 의해 전기적으로 접합이 이루어지고, 하측에도 납땜으로 하부 접합부(34)를 형성하여 반도체 칩(32)에 전기적인 접합이 이루어지게 된다.In addition, the electrode lead 31 is electrically connected to each other by forming an upper junction 33 on one side of the conductive terminal 30, and a lower junction 34 is formed on the lower side by soldering to form a semiconductor chip ( 32) electrical bonding is made.
이와 같이 구성된 본 발명에 의한 전력용 반도체 모듈은 도전 단자(30)에 전원이 인가됨에 따라 전극 리이드(31)를 통하여 반도체 칩(32)에 전원이 인가됨으로써 반도체 칩(32)이 작동을 하게 된다.In the power semiconductor module according to the present invention configured as described above, as the power is applied to the conductive terminal 30, the power is applied to the semiconductor chip 32 through the electrode lead 31 to operate the semiconductor chip 32. .
이때, 상기 반도체 칩(32)의 작동에 의한 발열로 상기 도전 단자(30)의 신축량과 도시하지 않은 실리콘 고무층, 에폭시 수지층, 수지 케이스의 신축량과의 차이에 의해 재료간의 응력이 작용하여 전극 리이드(31)로 전달되는데, 이때 상기 전극 리이드(31)는 도전성 금속 다발로 형성됨에 따라 도전 단자(30) 및 반도체 칩(32)으로부터 전달되는 응력이 전극 리이드(31)에서 흡수 및 차단되어 분산됨으로써 응력을 완충시키게 되는 것이다.At this time, due to the heat generated by the operation of the semiconductor chip 32, due to the difference between the amount of expansion and contraction of the conductive terminal 30 and the amount of expansion and contraction of the silicone rubber layer, epoxy resin layer, and resin case (not shown) the electrode lead In this case, the electrode leads 31 are formed of conductive metal bundles so that the stresses transmitted from the conductive terminals 30 and the semiconductor chips 32 are absorbed and blocked by the electrode leads 31 and dispersed. It will cushion the stress.
그리고, 상기 전극 리이드(31)에서 각 재료간의 열팽창에 의한 응력이 완충됨으로써 상부 및 하부 접합부(33)34)가 분리되거나 손상되는 것이 방지되고, 반도체 칩(32)의 순방향 전압 강하 특성을 낮추어 낮은 소비전력으로 작동이 이루어짐으로써 신뢰성이 더욱 향상되는 것이다.In addition, since the stress caused by thermal expansion between the materials in the electrode lead 31 is buffered, the upper and lower junctions 33 and 34 are prevented from being separated or damaged, and the forward voltage drop characteristic of the semiconductor chip 32 is lowered. Operation is performed on power consumption, which further improves reliability.
상술한 바와 같이 본 발명에 의하면, 각 재료간의 열팽창에 의한 응력이 작은 직경의 전극 리이드 다발에서 완충됨으로써 상부 및 하부 접합부의 손상이 방지되고, 또한 전극 리이드가 미세한 직경을 갖는 도전성 금속체를 다수 모이게 한 다발로 이루어지기 때문에 반도체 칩의 순방향 전압 강하 특성을 낮추어 낮은 소비전력으로 작동이 가능케 되어 신뢰성이 더욱 향상되는 등의 여러 가지 효과가 있다.As described above, according to the present invention, the stress due to thermal expansion between the materials is buffered in a small diameter electrode lead bundle to prevent damage to the upper and lower joints, and the electrode leads collect a large number of conductive metal bodies having a fine diameter. Since it is made of a single bundle, there are various effects such as lowering the forward voltage drop characteristic of the semiconductor chip to enable operation with low power consumption, thereby improving reliability.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990017639A KR100314709B1 (en) | 1999-05-17 | 1999-05-17 | Power semiconductor module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990017639A KR100314709B1 (en) | 1999-05-17 | 1999-05-17 | Power semiconductor module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000073998A KR20000073998A (en) | 2000-12-05 |
| KR100314709B1 true KR100314709B1 (en) | 2001-11-17 |
Family
ID=19585933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990017639A KR100314709B1 (en) | 1999-05-17 | 1999-05-17 | Power semiconductor module |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100314709B1 (en) |
-
1999
- 1999-05-17 KR KR1019990017639A patent/KR100314709B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000073998A (en) | 2000-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100430772B1 (en) | A semiconductor device | |
| US5933327A (en) | Wire bond attachment of a integrated circuit package to a heat sink | |
| US4849803A (en) | Molded resin semiconductor device | |
| US12046584B2 (en) | Semiconductor module | |
| KR100536115B1 (en) | Power semiconductor device | |
| KR100284241B1 (en) | Semiconductor device | |
| JP2007311441A (en) | Power semiconductor module | |
| EP0532244B1 (en) | Semiconductor device | |
| KR960012647B1 (en) | Semiconductor device and manufacture method | |
| JP3129020B2 (en) | Semiconductor device | |
| JPH1174454A (en) | Power semiconductor module containing encapsulated submodules | |
| US5783466A (en) | Semiconductor device and method of manufacturing the same | |
| US11532590B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2005116702A (en) | Power semiconductor module | |
| JP7427927B2 (en) | semiconductor equipment | |
| JPH03142847A (en) | Semiconductor integrated circuit device | |
| JP4038173B2 (en) | Power semiconductor device | |
| US6664629B2 (en) | Semiconductor device | |
| JP2000323647A (en) | Module semiconductor device and manufacture thereof | |
| KR100314709B1 (en) | Power semiconductor module | |
| CN116802797A (en) | Packaged electronic device having a substrate with a thermally conductive adhesive layer | |
| JP2003224234A (en) | Semiconductor device | |
| JPH06302734A (en) | Semiconductor module for power | |
| JP2002026246A (en) | Semiconductor device | |
| JP3372169B2 (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20041029 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |