KR100311847B1 - 격자형접지판을이용한신호트레이스임피던스제어 - Google Patents

격자형접지판을이용한신호트레이스임피던스제어 Download PDF

Info

Publication number
KR100311847B1
KR100311847B1 KR1019970078537A KR19970078537A KR100311847B1 KR 100311847 B1 KR100311847 B1 KR 100311847B1 KR 1019970078537 A KR1019970078537 A KR 1019970078537A KR 19970078537 A KR19970078537 A KR 19970078537A KR 100311847 B1 KR100311847 B1 KR 100311847B1
Authority
KR
South Korea
Prior art keywords
signal trace
impedance
circuit board
size
length
Prior art date
Application number
KR1019970078537A
Other languages
English (en)
Other versions
KR19980064807A (ko
Inventor
디나 다이알란 뭉길란
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR19980064807A publication Critical patent/KR19980064807A/ko
Application granted granted Critical
Publication of KR100311847B1 publication Critical patent/KR100311847B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane

Abstract

격자형 접지판의 특성을 변화시킴으로써 전자 회로 보드에서 신호선 임피던스를 제어하기 위한 방법 및 장치가 기술되었다. 상기 접지판은 상기 회로 보드의 신호판에 인접하여 평행하게 배치되고, 콘덕터의 격자형 패턴을 포함한다. 콘덕터의 격자형 패턴은 많은 격자 요소를 형성한다. 상기 일부 접지판의 격자 요소의 크기는 상기 신호 트레이스에 소정의 임피던스를 공급하기 위하여 적어도 상기 신호판의 대응 신호 트레이스의 길이의 일부를 따라서 변화한다. 상기 격자 요소의 크기의 변화는 경사 함수, 계단 함수, 구형파 함수 및 상기 및 다른 함수의 조합에 따른다. 격자형 접지판에서 격자 요소의 크기의 변화는 신호 트레이스 또는 유전체 재료의 특성에서의 어떠한 변화없이, 비용 절감 효과 및 신호 트레이스 임피던스의 유연한 제어를 제공한다.

Description

격자형 접지판을 이용한 신호 트레이스 임피던스 제어
본 발명은 일반적으로 전자 회로 보드에 관한 것으로, 특히 백플레인 또는 다른 상호접속 플레인 임피던스와 같은 신호 트레이스 임피던스를 제어하기 위한 회로 보드 및 다른 타입의 전자 하드웨어에 사용하기에 적합한 격자형 접지판에 관한 것이다.
전자 회로 보드는 종종 큰 도전 접지판 위에 있고 전송선으로 구성되고 유전체 재료에 의해 상기 접지판으로부터 분리된 신호 트레이스를 포함한다. 주어진 신호 트레이스와 관련된 패러드로 표시된 커패시턴스와 헨리로 표시된 인덕턴스는 평행판 커패시터의 커패시턴스와 인덕턴스에 대한 다음의 식으로부터 계산될 수 있다.
Figure pat00021
여기서, ε0는 자유 공간의 유전율이고, εr은 유전체 재료의 상대적인 유전율이고, A는 길이 1 곱하기 너비 w에 대응하는 신호 트레이스의 표면적이며, h는 상기 신호 트레이스 및 접지판 사이의 거리이다. 평면 콘덕터의 나노헨리로 표시된 인덕턴스는 다음의 식으로 주어진다.
Figure pat00001
전송선으로 특징지워지는 신호 트레이스에 대하여, 상기 식으로부터 결정된 C 및 L의 값은 상기 전송선의 총 길이로 나누어 단위 길이의 항목으로 표현될 수 있다. 음으로 표시된 전송선의 특성 임피던스(Z0)는 일반적으로 다음의 식으로 주어지며, 여기서 C 및 L은 단위 길이 항목이다.
Figure pat00002
다음 식은 큰 접지판에 대한 협소한 신호 트레이스의 특성 임피던스 Z0를 계산하는데 이용될 수 있고, 여기서 w/h 비는 3.3 미만이다.
Figure pat00003
상기 식은 신호 트레이스의 특성 임피던스 Z0가 유전체 재료의 상대 유전율 εr, 접지판 상의 신호 트레이스의 높이 h 및 상기 신호 트레이스의 너비 w를 변화시킴으로서 변화될수 있음을 나타낸다. 상기 식에서, 접지판의 특성은 분명히 상기 신호 트레이스의 특성 임피던스 Z0를 변화시키도록 조정될 수 있는 요소가 아님을 주지하는 것이 중요하다. 대신에 상기 접지판은 일반적으로 손실이 없고 인덕턴스가 무시할 만하다고 가정된다. 그러나, 이러한 일반적인 가정은 회로 보드 상에서 신호 트레이스 임피던스를 조절할 수 있는 기술의 수를 제한한다. 예를 들면, 특정 신호 트레이스를 위한 임피던스 조정을 위해 주어진 회로 보드의 유전체 재료를 변화시키는 것은 종종 비실용적이고 지나치게 비용이 많이 든다. 많은 응용에 있어서, 신호 트레이스의 너비와 접지판 상의 그 높이는 총 회로 보드 두께와 신호 트레이스의 수 및 상대적인 간격과 같은 설계 제한 요소에 의해 제한된다. 따라서 많은 실제적인 응용에 있어서, 신호 트레이스 너비, 접지판 상의 높이 및 종래의 설계기술을 이용하는 회로 보드에 대한 유전 특성을 조절하여 신호 트레이스 임피던스를 제어하는 것은 아주 어렵다. 그러한 종래의 기술을 이용하면 주어진 회로 보드의 크기, 비용 및 복잡성이 지나치게 증가된다.
주어진 신호 트레이스에 접속된 회로 또는 구성 요소의 부하 효과를 보상하기 위하여 전자 회로 보드에서 신호 트레이스 임피던스를 제어하는 것이 중요하다. 약 50 MHZ 이하에서 동작하는 저주파수 회로에서, 회로의 부하 효과를 보상하기 위하여 고 임피던스 신호 트레이스가 이용된다. 마이크로웨이브 및 다른 고주파수 회로에서 테이퍼 라인 기술이 신호 트레이스 임피던스를 제어하는데 이용될 수도 있다. 테이퍼 라인 실시의 예는 본 명세서에 참조된 Y.P.Tang 과 S.Y.Tang의 1996년 10월 마이크로웨이브 이론과 기술에 대한 IEEE 논문 제 44권 제 10번 1742 내지 1744페이지 "시리즈 전개 방법에 기초된 테이퍼 라인의 단기 해석"과, Y.P.Tang Z.Li 및 S.Y.Tang의 1995년 11월 마이크로웨이브 이론과 기술에 대한 IEEE 논문 제43권 제 11번 2573 내지 2578패이지 "단 펄스를 위한 변압기로 사용된 테이퍼 전송선의 단기 해석"에 나타나 있다. 테이퍼 라인은 본 명세서에 참조된 Robert E.Collin의 1966년 뉴욕 맥그로힐사 "마이크로웨이브 엔지니어링" 237 내지 251페이지에 더 상세히 기술되어 있다. 테이퍼 라인의 임피던스 제어는 일반적으로 부드럽게 변하는 테이퍼 라인의 트레이스 너비를 포함한다. 이것은 중요한 애플리케이션에서 많은 문제를 유발할 수 있다. 예를 들면, 다수의 칩 패키지가 백플레인 상의 테이퍼 라인 신호 트레이스에 접속되어야 하는 회로 보드 백플레인 애플리케이션에서, 테이퍼 트레이스에 적절히 접속하기 위하여 상이한 핀 설계 및 각각의 칩 패키지에 대한 고정된 보드 위치를 제공할 필요가 있다. 또한, 테이퍼 트레이스 라인은 트레이스 너비가 증가함에 따라서 트레이스 임피던스가 감소하기 때문에 통상적으로 충분한 고 임피던스를 공급하지는 않는다. 따라서 테이퍼 라인 기술은 많은 고주파수 백플레인 신호 트레이스 임피던스 제어 애플리케이션에 비실용적이다.
신호 트레이스 임피던스를 제어하기 위한 다른 종래의 방법은 임피던스 매칭을 제공하기 위한 1/4 파장 변압기의 사용을 포함하며, 이것은 1996년 보스톤 아테크 하우스의 Brian J. Minnis의 "정확한 합성에 의한 마이크로웨이브 회로 설계"222 내지 225페이지 및 257 내지 259페이지에 기술되어 있다. 다른 임피던스 매칭 방법은 1991년 보스톤 아테크 하우스의 Brian C.Wadell의 "전송선 설계 핸드북" 324페이지 내지 325페이지와, 1995년 보스톤 아테크 하우스의 Marek T. Faber외 다수의 "마이크로웨이브 및 밀리미터웨이브 다이오드 주파수 멀티프라이어" 110 내지 113페이지 및 338 내지 340페이지에 기술되어 있다. 그러나, 상기 및 다른 종래의 기술은 전술한 회로 보드 백플레인 또는 다수의 칩 패키지를 상호접속하는데 이용되는 다른 상호접속 플레인과 같은 응용에 이용하기에 적합하지 않다. 또한, 상기 기술은 신호 트레이스 크기 및 회로 보드 설계의 실질적인 변화를 요구하므로, 회로 보드의 설계 및 제조 공정이 복잡해지고, 상기 보드의 크기, 비용 및 복잡성이 증가된다.
전술한 바와 같이, 트레이스 너비, 접지판 상에서의 트레이스 높이, 유전체 재료 또는 다른 회로 보드 파라미터의 조절과 관련된 문제를 회피하도록 회로 보드상에서 신호 트레이스를 제어하는 개량된 기술이 필요하다.
본 발명은 격자형 접지판 또는 이와 유사한 도전판의 임피던스를 조절하므로써 전자 회로 보드에서의 신호 트레이스 임피던스를 조절하는 방법 및 장치를 제공한다.
본 발명의 한 양상에 따르면, 신호 트레이스 판과 접지판을 포함하는 회로보드가 제공된다. 상기 접지판은 상기 신호 트레이스 판에 인접하여 평행하게 배치되고 유전체 재료에 의해 상기 신호 트레이스 판으로부터 분리된다. 상기 신호 트레이스 판의 주어진 신호 트레이스 아래에 있는 접지판의 적어도 한 부분은 콘덕터의 격자형 패턴을 가진다. 콘덕터의 격자형 패턴은 신호 트레이스의 임피던스를 변화시키기 위하여 적어도 상기 신호 트레이스의 길이부를 따라서 크기가 변하는 격자 요소를 형성한다. 예를 들면, 상기 격자 요소의 크기는 신호 트레이스에 비교적 낮은 임피던스를 공급하는 비교적 작은 크기로부터 상기 신호 트레이스에 더 높은 임피던스를 공급하는 더 큰 크기로 상기 신호 트레이스의 길이를 따라서 변한다. 상기 신호 트레이스를 따른 격자 요소 크기의 변화는 경사 함수, 계단 함수, 구형파 함수 또는 상기 및 다른 함수의 다양한 조합에 따른다. 상기 격자 요소의 모양은 정방형, 직사각형 또는 원형이 양호하지만, 많은 다른 모양 및 그것의 다양한 조합이 또한 이용될 수 있다. 격자 요소 크기의 변화는 상기 격자 요소를 형성하는 콘덕터의 패턴을 바꾸거나, 너비 및 두께와 같은 콘덕터의 특성을 바꾸거나 또는 상기 및 다른 기술의 조합에 의해 제공될 수도 있다.
본 발명의 다른 양상에 따르면, 회로 보드상에서 신호 트레이스의 임피던스를 조절하는 방법이 제공된다. 상기 방법은 상기 회로 보드의 격자형 도전 접지판 위에 놓이도록 신호 트레이스를 배열하는 단계와, 상기 신호 트레이스의 임피던스를 제어하기 위하여 상기 신호 트레이스 아래에 있는 접지판의 일부의 임피던스를 조절하는 단계를 포함한다. 상기 격자형 접지판은 격자 요소를 형성하는 콘덕터의 패턴을 포함한다. 상기 접지판의 임피던스는 신호 트레이스의 길이를 따라서 격자 요소의 크기를 변화시킴으로서 조절된다. 상기 변화는 상기 신호 트레이스상에 소정의 임피던스를 공급하는데 이용될 수 있다. 예를 들면, 백플레인 와이어링 애플리케이션에서, 상기 신호 트레이스에 접속된 핀을 가지는 집적 회로의 용량성 부하 효과를 보상하기 위하여 신호 트레이스를 따라서 증가하는 임피던스를 공급하는 것이 바람직하다. 그러한 임피던스는 신호 트레이스의 소스 단부에 비교적 낮은 임피던스를 공급하는 비교적 작은 크기로부터 상기 신호 트레이스의 종료 단부에 더 높은 임피던스를 공급하는 더 큰 크기로 상기 접지판 격자 요소의 크기를 변화시키므로서 본 발명에 따라서 제공될 수 있다. 전술한 바와 같이, 상기 격자 크기 변화는 경사 함수, 계단 함수, 구형파 함수 및 상기 및 다른 함수의 다양한 조합에 따른다.
본 발명은 격자형 접지판의 특성을 변화시키므로서 회로 보드 상의 신호 트레이스 임피던스를 제어하기 위한 비용면에서 효과적인 기술을 제공하고, 신호 트레이스, 보드 두께 또는 유전체 재료를 변화시키지 않고 백플레인 또는 다른 상호 접속 플레인 신호 트레이스에 대한 소정의 임피던스를 공급하는데 이용될 수 있다. 본 발명은 또한 회로 보드 구조에 고 임피던스 케이블을 삽입하거나 많은 다른 임피던스 제어 응용에 이용하는데 특히 적합하다. 본 발명의 상기 및 다른 특징 및 이점은 수반되는 도면 및 하기의 상세한 설명으로부터 더욱 명백해질 것이다.
도 1A, 1B 및 1C는 본 발명에 따라서 구성된 접지판의 특성 임피던스 변화를 도시한 도면.
도 2A 및 2B 본 발명에 따른 접지판이 신호 트레이스 임피던스 제어에 이용될 수 있는 회로 보드 와이어링 응용을 도시한 도면.
도 3은 격자 요소 크기가 신호 트레이스의 길이를 따른 경사 함수로 변하는 본 발명에 따른 격자형 접지판을 나타내는 도면.
도 4A 및 4B는 본 발명에 따른 접지판이 신호 트레이스 임피던스 제어에 이용될 수 있는 다른 회로 보드 와이어링 응용을 도시한 도면,
도 5는 격자 요소 크기가 신호 트레이스의 길이를 따른 계단 함수로 변하는 본 발명에 따른 격자형 접지판을 나타내는 도면.
도 6은 단일 회로 보드층 상에서 본 발명에 따라서 형성된 격자형 접지판 세트를 예시한 도면.
도 7은 단일 회로 보드층에 형성되어 도 6의 접지판과 함께 사용하기에 적합한 신호 트레이스 세트를 예시한 도면.
도 8은 본 발명에 따라서 단일 회로 보드층상에 형성된 격자형 접지판을 예시한 도면.
도 9는 단일 회로 보트층에 형성되어 도 8의 접지판과 함께 사용하기에 적합한 신호 트레이스 세트를 예시한 도면.
도 10은 단일 회로 보드층에 형성되어 도 9의 신호 트레이스와 함께 사용하기에 적합한 다른 격자형 접지판을 예시한 도면.
* 도면의 주요부분에 대한 부호의 설명 *
12, 22, 24, 42, 52, 54 : 신호 트레이스
31 : 콘덕터
34, 105, 107, 109 : 격자 요소
30, 102, 104, 106, 108 : 접지판
본 발명은 전자 회로 보드, 신호 트레이스 및 접지판의 실시예와 관련하여 아래에 기술된다. 그러나, 본 발명은 어떠한 특정 타입의 회로 보드, 신호 트레이스 또는 접지판에 한정적으로 이용되는 것이 아니라, 일반적으로 아주 폭넓은 임피던스 제어 응용 분야에 응용될 수 있음을 주지한다. 예를 들면, 본 기술이 다중층인쇄 회로 보드에서 백플레인 또는 다른 상호접속 플레인 임피던스를 제어하고 케이블 또는 다른 와이어링을 회로 보드 구조에 합병하는데 특히 적합하지만, 본 발명은 또한 많은 상이한 주파수 범위에서 동작하는 다른 타입의 전자 하드웨어에서 다른 타입의 임피던스를 제어하는데 이용될 수도 있다. 본 명세서에 사용되는 "전자 회로 보드(electronic circuit board)"라는 용어는 일반적으로 전자 회로를 지원하는 단일층 또는 다중층 장치를 지칭하는 것이며, 인쇄된 회로 보드, 인쇄된 와이어링 보드 또는 회로 또는 전자 구성요소 상호접속에 사용되는 다른 전자 하드웨어를 포함한다, "접지판(ground plane)"이란 용어는 동작에 있어서 접지 전위에 연결되는 도전판만이 아니라 다른 회로 전위에 연결될 수 있는 도전판을 포함하는 것으로 이해되어야 한다. 본 명세서에 사용된 용어 "격자(grid)" 및 "격자형(grid-like)"은 일반적으로 정방형 또는 직사각형 격자 요소를 가지는 금속 망 또는 그물 구조를 포함하는 격자 모양과, 원형을 포함하는 다른 다양한 모양으로 형성된 격자와 상이한 모양의 다양한 조합으로 형성된 격자를 포함한다. 본 명세서에 사용된 용어 "격자 요소(grid element)"는 상이한 두께, 너비 및 길이의 콘덕터로 형성된 금속망 또는 그물 구조를 포함한다. 본 명세서에 사용된 용어 "상호접속 플레인(interconnect plane)"은 백플레인, 미드플레인, 사이드 플레인, 프런트 플레인, 마더보드, 도터보드 또는 회로 요소를 상호접속하는데 이용된 신호 트레이스를 포함하는 다른 신호 트레이스 플레인을 포함한다. 본 명세서에 사용된 용어 "유전체(dielectric)" 및 "유전체 재료(dielectric material)"는 접지판과 단일 트레이스를 분리하는데 이용될 수 있는 어떠한 타입의 유전체 또는 상이한 타입의 유전체들의 조합을 지칭한다.
본 발명은 유전체에 의해 접지 판으로부터 분리된 격자형 접지판의 특성 임피던스를 변화시킴으로서 회로 보드에서 신호 트레이스 임피던스 제어를 제공한다. 콘덕터의 인덕턴스 L은 상기 콘덕터 내의 전류 I에 대한 상기 콘덕터에 의해 생성된 전속 φ 의 비로 표현된다. 일반적으로, 전류 경로가 길수록, 전속은 높아지고 따라서 인덕턴스는 더 높아진다. 앞에서 지적한 바와 같이, 인덕턴스가 더 높아지면 특성 임피던스는 더 높아진다. 본 발명의 격자형 접지판 구조는 리턴 전류를 지그재그 형태로 격자형 패턴의 콘덕터를 통하여 흐르게 하여 전류 경로를 더 길게 한다. 본 발명에 따르면, 상기 격자형 접지판의 콘덕터에 의해 형성된 격자 요소의 크기를 증가시키므로서 접지판 인덕턴스가 증가되고 접지판 정전 용량은 감소된다. 따라서 주어진 격자형 접지판 상에서 신호 트레이스의 특성 임피던스는 동일한 신호 트레이스 너비, 유전체의 두께 및 도전 재료 및 유전체 재료에 대하여 고체 접지판 상에서 신호 트레이스의 특성 임피던스보다 더 크다. 하기에 더 상세히 기술되겠지만, 신호 트레이스의 특성 임피던스는 접지판의 격자형 패턴내의 격자 요소의 크기를 변화시키므로서 조절될 수 있다. 상기 격자 요소의 크기 변화는 주어진 콘덕터 세트가 격자형 패턴으로 형성되는 방식을 바꾸거나, 또는 콘덕터의 두께 및 너비와 같은 다른 접지판 특성을 변화시키므로서 이루어질 수 있다.
도 1A, 1B 및 1C는 본 발명에 따른 격자형 접지판에서 격자 요소 크기를 변화시키므로서 이루어질 수 있는 임피던스 변화를 예시한다. 도 1A는 신호 트레이스의 한 단부에서 고 임피던스가 공급되고 상기 신호 트레이스의 다른 단부에서 더낮은 임피던스가 공급되는 임피던스 변화를 도시한다. 상기 신호 트레이스의 길이 를 따라서, 상기 임피던스는 경사 함수로 변화한다. 상기 임피던스 변화는 접지판의 격자 요소의 크기를 더 큰 크기에서 더 작은 크기로 상기 트레이스 아래에 있는 접지판의 한 부분에 대하여 실질적으로 연속적으로 변화시키므로써 제공될 수 있다. 더 큰 격자 요소 상의 신호 트레이스 부분은 더 큰 임피던스를 나타내고, 더 작은 격자 요소 상의 부분 또는 접지판의 고체부는 더 작은 임피던스를 나타낸다.도 1A의 임피던스 변화는 비교적 작은 일정한 간격을 가지는 병렬 접속의 큰 그룹을 가지는 버스를 따른 용량성 부하 효과를 보상하는데 특히 적합하며, 하기의 도 2A 및 도 2B와 관련하여 기술된다.
도 1B는 고 임피던스가 신호 트레이스의 한 단부에 공급되고 상기 신호 트레이스의 다른 단부에 더 낮은 임피던스가 공급되지만, 상기 임피던스는 신호 트레이스의 길이를 따라서 계단 함수로 변화하는 임피던스 변화를 도시한다. 상기 임피던스 변화는 비교적 큰 거리로 균일하지 않는 간격을 가지는 병렬 접속의 큰 그룹을 가지는 버스를 따른 용량성 부하 효과를 보상하는데 특히 적합하고, 도 4A 및 도 4B와 관련하여 하기에 상술된다. 도 1C는 신호 트레이스의 길이를 따른 구형파 함수로 변하는 임피던스 변화를 도시한다. 상기 임피던스 변화는 신호 트레이스의 길이를 따라서 격자 요소의 크기를 교대로 증가 및 감소시킴으로서 제공될 수 있고, 특히 접속점에서 칩 또는 다른 회로 소자의 용량성 부하 효과를 보상하는데 적합하다. 도 1A, 1B 및 1C의 임피던스 변화 함수의 다양한 조합은 주어진 응용 뿐만 아니라, 수많은 다른 타입의 함수 및 그 조합에도 이용될 수 있다.
도 2A 및 도 2B는 본 발명의 신호 트레이스 임피던스 제어 응용을 예시적으로 도시한다. 도 2A는 CHIP 0, CHIP 1, CHIP 2 ... CHIP N으로 표시된 N개의 분리된 집적 회로의 그룹을 포함하는 회로 보드부를 나타낸다. 상기 집적 회로의 다양한 핀은 소스 임피던스 Zi를 가지며 임피던스 Z0에서 종료되는 불안정한 전송선을 나타내는 신호 트레이스(12)에 접속된다. 상기 N개의 회로는 상기 신호선(12) 상의 병렬 용량성 부하(CL1,CL2‥‥CLN)를 채용한다. 상기 용량성 부하는 신호 트레이스(12)의 특성 임피던스를 변화시킨다. 도 2B는 N개의 집적 회로가 신호 트레이스(22 및 24)에 접속되는 회로 보드의 다른 부분(20)을 도시하며, 상기 신호 트레이스는 모두 소스 임피던스(Zi)를 가지며 임피던스(Z0)로 종료되는 안정된 전송선을 나타낸다. 도 2B에서 N개의 회로는 신호 트레이스(22 및 24) 사이에 N개의 병렬 용량성 부하(CL1,CL2...CLN)를 채용한다. 만약 회로의 수(N)가 도 2A 및 도 2B에서크다면, 주어진 트레이스의 단부 근방에 접속된 회로는 충분하지 않은 세기의 신호를 수신할 수도 있다. 또한, 신호 반사가 소정의 회로 핀에 존재하는 신호 레벨을 변화시켜 레벨에 민감한 디지털 회로에 대하여 심각한 동작 오류를 일으킬 수 있다. 상기 작용은 일반적으로 신호 주파수와 함께 증가되므로, 상기 N개의 회로의 용량성 부하를 보상하기 위한 어떤 타입의 임피던스 제어가 없는 소정의 고주파수 신호 트레이스에 다수의 칩을 접속하는 것은 바람직하지 않다. 앞에서 지적한 바와 같이, 상기 임피던스 제어를 제공하는 종래의 기술은 통상적으로 신호 트레이스 구조 및 설계의 변화를 포함하고, 따라서 비효율적이고 회로 보드의 크기, 비용 및복잡성을 지나치게 증가시킨다. 본 발명은 신호 트레이스 임피던스를 조절하기 위하여 격자형 접지판의 특성을 변화시키므로서 비용에 있어서 더욱 효율적인 솔루션을 제공한다.
도 3은 도 2A 및 도 2B의 신호 트레이스를 따라서 임피던스 제어를 제공하는데 이용될 수 있는 격자형 접지판(30)을 예시한다. 상기 실시예에서, 접지판(30)은 격자형 패턴의 콘덕터(31)로 형성된다. 콘덕터(31)의 상기 패턴으로 형성된 격자 요소의 크기는 도 2A 및 도 2B의 신호 트레이스(12, 22 또는 24)의 길이를 따라서 증가하여, 도 3에 도시된 방식으로 소정의 트레이스를 따라서 특성 임피던스를 변화시킨다. 상기 임피던스 변화는 도 1A에 도시된 것과는 반대인 경사 함수를 따른다. 상기 트레이스 임피던스는 낮은 소스 임피던스 값(Zi)으로부터 상기 트레이스의 끝인 높은 임피던스 값(Zc)으로 증가한다. Zc의 값은 신호 트레이스의 부하되지 않은 특성 임피던스(Z0)보다 더 크다. 접지판 콘덕터(31)의 패턴으로 형성된 상기 격자 요소는 초기 임피던스(Zi)를 공급하기 위하여 접지판(30)의 한 부분(32)에서 비교적 작고, 상기 신호 트레이스의 길이를 따른 경사 함수에 따라서 증가한다. 상기 신호 트레이스의 단부 근처의 접지판(30)의 한 부분(36)의 격자 요소(34)는 상기 신호 트레이스에 접속된 회로의 용량성 부하 효과를 적절히 보상하는데 요구되는 더 높은 종료 임피던스(Zc)를 공급하기 위하여 비교적 크다. 따라서 본 발명의 격자형 접지판(30)은 신호 트레이스 파라미터의 어떠한 변화도 요구하지 않고 도 2A 도 2B의 회로 보드에서 용량성 부하 효과를 보상한다.
도 4A 및 도 4B는 본 발명의 신호 트레이스 임피던스 제어 응용을 예시한다. 도 4A는 CHIP 0, CHIP 1, CHIP 2 및 CHIP 3으로 표시된 분리된 네 개의 집적 회로 그룹을 포함하는 회로 보드의 단부(40)를 나타낸다. 상기 집적 회로의 다양한 핀들은 소스 임피던스(Zi)를 가지며 신호 트레이스의 부하되지 않은 특성 임피던스(Z0)에 의해 종료되는 불안정한 전송선을 나타내는 신호 트레이스(42)에 접속된다. 상기 네 개의 회로는 상기 신호선(42) 상에 다섯 개의 병렬 용량성 부하 (CL1,CL2...CL5)를 채용한다. 도 2A및 도 2B에 도시된 바와 같이, 상기 용량성 부하는 신호 트레이스(42)의 임피던스를 변화시킨다. 그러나, 도 4A의 회로는 트레이스(42)에 대하여 비교적 적은 수의 접속을 포함하고, 상기 접속은 간격이 균일하지 않다. 도 4B는 네 개의 집적 회로가 소스 임피던스(Zi)를 가지며 임피던스(Z0)에서 종료되는 불안정한 전송선을 나타내는 신호 트레이스(52 및 54)에 접속되는 회로보드의 다른 부분(50)을 도시한다. 도 4B에서 상기 네 개의 회로는 신호 트레이스(52 및 54) 사이에 다섯 개의 병렬 용량성 부하(CL1,CL2...CL5)를 채용한다. 도 4A 및 도 4B의 용량성 부하는 신호 트레이스 임피던스를 변화시키고, 결국 상기 트레이스(42, 52 및 54)를 따른 신호 레벨에서 바람직하지 못한 변화를 일으킬 수 있다.
도 5는 용량성 부하를 보상하기 위하여 도 4A 및 도 4B의 신호 트레이스를 따라서 임피던스 제어를 제공하는데 이용될 수 있는 격자형 접지판(60)을 예시한다. 도 3의 접지판(30)과 마찬가지로, 상기 접지판(60)은 격자형 패턴의콘덕터(61)로 형성될 수 있다. 콘덕터(61)의 패턴에 의해 형성된 격자 요소의 크기는 도 4A 및 도 4B의 신호 트레이스(42, 52 또는 54)의 길이를 따라서 증가하여, 도 5에 도시된 방식으로 소정의 트레이스를 따라서 특성 임피던스를 변화시킨다. 상기 임피던스 변화는 도 1B에 도시된 것과 유사한 계단 함수를 따른다. 상기 트레이스 임피던스는 낮은 초기 소스 임피던스 값(Zi)으로부터 상기 트레이스의 단부의 더 높은 임피던스 값(Zi+Z1+Z2+Z3)으로 증가한다. 상기 Zi+Z1+Z2+Z3의 값은 신호 트레이스의 부하되지 않은 임피던스(Z0)보다 더 크다. 접지판 콘덕터(61)의 패턴에 의해 형성된 격자 요소는 초기 임피던스(Zi)를 공급하기 위하여 접지판(60)의 한부분(62)에서 비교적 작고, 계단 함수에 따라서 부분(64, 66 및 70)에서 증가한다. 신호 트레이스의 단부 근방의 접지판(60)의 부분(70) 내에 있는 격자 요소(68)는 신호 트레이스에 접속된 회로의 용량성 부하 효과를 적절히 보상하는데 요구되는 더 높은 임피던스(Zi+Z1+Z2+Z3)를 공급하기 위하여 비교적 크다. 따라서 도 5의 상기 격자형 접지판(60)은 신호 트레이스 또는 유전체 재료 파라미터의 어떠한 변화도 필요없이 도 4A및 도 4B의 회로 보드에서 용량성 부하 효과를 보상한다.
도 6은 본 발명의 동작을 예시하도록 구성된 2층 인쇄된 회로 보드의 접지판층(100)을 예시한다. 상기 접지판 층(100)은 네 개의 상이한 타입의 접지판(102, 104, 106 및 108)을 포함한다. 제 1 접지판(102)은 종래의 회로 보드에 통상적으로 사용된 고체 접지판이다. 제 2 접지판(104)은 약 50x 50 mils (1.27× 1.27 mm)의 정방형 격자 요소(105)를 형성하는 콘덕터의 패턴을 가지는 격자형 접지판이다. 또한 제 3 및 제 4 접지판(106 및 108)은 각각 약 100 x 100 mils(2.54× 2.54 mm)및 약 200x 200 mils (5.08× 5.08 mm)의 정방형 격자 요소(107, 109)를 가지는 격자형 접지판이다. 도 7은 인쇄된 회로 보드의 대응 신호 트레이스 층(120)을 도시한다. 상기 신호 트레이스 층(120)은 도 6의 접지판 층(100)에 평행하게 인접하여 배치되어 그로부터 2층 회로 보드를 형성하도록 적절한 유전체 재료에 의해 분리될 수 있다. 상기 신호 트레이스 층(120)은 네 개의 신호 트레이스(122, 124, 126 및 128)을 포함하고, 상기 층은 각각 도 6의 접지판 층(100)의 각각의 대응 접지판(102, 104, 106 및 108)과 관련된다. 트레이스 층(120)의 신호 트레이스는 각각 너비가 약 30 mils(.762 mm)이고, 길이가 약 23cm이다. 모든 상기 트레이스는 불안정한 트레이스이고 따라서 리턴 전류는 대응 접지판을 통하여 흐른다. 전파 지연 및 특성 임피던스(Z0)는 접지판 층(100) 위에 있는 층(120)을 포함하는 2층 보드에서 층(120)의 상기 신호 트레이스 각각에 대하여 측정되었다. 층(100, 120)은 유전율이 약 4.6이고 두께가 62 mils(1.575 mm)인 FR-4 유전체 재료에 의해 분리되었다. 상기 접지판 층(100)의 격자 요소는 너비가 1.4 mils(.1016 mm)이고, 두께가 1.4 mils(.0356 mm)인 구리 콘덕터를 이용하여 형성되었다. 특정 결과는 아래 표에 요약되어 있다.
[표 1]
Figure pat00004
표 1로부터 층(120)의 각각의 신호 트레이스에 대한 전파 지연이 거의 변하지 않음을 알 수 있다. 그러나, 특성 임피던스(Z0)는 격자 요소 크기의 함수로 변한다. 상기 고체 접지판(102) 위에 있는 신호 트레이스(122)의 특성 임피던스는 약 90 ohms인 반면, 상기 접지판(104, 106 및 108) 위에 있는 트레이스(124, 126 및 128)의 임피던스는 각각 약 99 ohms, 110 ohms 및 118 ohms이다. 따라서 종래의 고체 구성으로부터 약 200x 200 mils(5.08× 5.08 mm)의 격자 요소를 가지는 격자형 구성으로 접지판을 변화시키면, 신호 트레이스 또는 보드 유전체에 어떠한 변화도 일으키지 않고 약 28 ohms의 소정 신호 트레이스의 특성 임피던스가 증가된다.
도 8은 본 발명의 동작의 다른 예를 제공하도록 구성된 2층 인쇄된 회로 보드의 접지판 층(130)을 예시한다. 상기 접지판 층(130)은 네 개의 별개 영역(132, 134, 136 및 138)을 가지는 단일 접지판을 포함하고 각각의 영역은 상이한 격자 요소 크기를 가진다. 영역(132, 134, 136 및 138)의 격자 요소(133, 135, 137 및 139)는 약 400x 400 mils(10.16× 10.16 mm), 200x 200 mils(5.08× 5.08 mm), 100x 100 mils(2.54× 2.54 mm) 및 50x 50 mils(1.27× 1.27 mm)의 크기를 각각 가진다. 도 9는 인쇄된 회로 보드의 대응 신호 트레이스 층(140)을 도시한다. 상기신호 트레이스 층(140)은 도 8의 접지판 층(130)에 인접하여 평행하게 배치되어, 그로부터 2층 회로 보드를 형성하도록 적절한 유전체 재료로 분리된다. 예시된 신호 트레이스 층(140)은 다섯 개의 신호 트레이스(142, 144, 146, 148 및 150)를 포함하고, 상기 트레이스는 각각 도 8의 접지판의 대응 부분 위에 있다. 따라서 소정의 신호 트레이스 아래에 있는 접지판 부분 내의 격자 요소의 크기는 더 낮은 임피던스를 공급하는 더 작은 격자 크기로부터 더 높은 임피던스를 공급하는 더 큰 격자 크기까지 계단 함수에 따라서 신호 트레이스의 길이를 따라서 변한다.
층(140)의 신호 트레이스(146, 148 및 150)는 너비가 각각 20 mils(.508 mm), 10 mils(.254 mm) 및 8 mils(.203 mm)인 불안정한 트레이스이다. 앞에서 기술한 바와 같이, 리턴 전류는 불안정한 트레이스의 경우 접지판을 통하여 흐른다. 상기 트레이스(142 및 144)는 너비가 각각 8 mils(.203 mm)인 제 1 및 제 2 콘덕터를 포함하는 안정된 트레이스이다. 안정된 트레이스의 경우, 리턴 전류는 접지판을 통하는 대신 상기 트레이스중 한 트레이스를 통하여 흐른다. 트레이스(142 및 144)와 관련된 콘덕터 사이의 간격은 각각 20 mils(.508 mm) 및 10 mils(.254 mm)이다. 따라서 안정된 트레이스(142 및 144)는 각각 8/20/8 및 8/10/8 트레이스로 지칭된다. 트레이스 층(140)의 각각의 신호 트레이스는 약 22.5 cm의 길이를 가진다. 전파 지연 및 특성 임피던스(Z0)가 접지판 층(130) 위에 있는 층(140)을 포함하는 2층 보드 내의 층(140)의 몇몇 신호 트레이스에 대하여 측정되었다. 또한, 유전율이 약 4.6이고 두께가 62 mils(1.575 mm)인 FR-4 유전체 재료가 사용되었고, 격자 요소는 너비가 4 mils(.1016 mm)이고, 두께가 1.4 mils(.0356 mm)인 구리 콘덕터로 형성되었다. 측정 결과는 표 2에 요약된다.
[표 2]
Figure pat00005
불안정한 트레이스(150, 148 및 146)에 대한 전파 지연은 거의 일정하고, 8/10/8 및 8/20/8의 안정된 트레이스(144 및 142)의 지연은 다소 더 작다는 것을 표 2에서 알 수 있다. 각각의 트레이스의 길이를 따른 특성 임피던스(Z0)는 격자 요소 크기의 함수로서 변화한다. 예를 들면, 8/20/8의 안정된 신호 트레이스(142)의 특성 임피던스는 접지판(130)의 부분(132) 위에 있는 트레이스(142)의 단부에 대한 168 ohms으로부터 상기 접지판(130)의 부분(138) 위에 있는 트레이스(142)의 다른 단부에 대한 145 ohms으로 변화한다. 8/10/8의 안정된 트레이스(144)의 임피던스는 접지판(130)의 부분(132) 위에 있는 트레이스(144)의 단부에 대한 149 ohms 으로부터 상기 접지판(130)의 부분(138) 위에 있는 트레이스(144)의 다른 단부에 대한 130 ohms으로 변화한다. 마찬가지로, 20 mils(.508 mm), 10 mils(.254 mm) 및 8 mils(.203 mm)의 불안정한 트레이스(146, 148 및 150)의 임피던스는 상기 트레이스의 길이를 따라서 163에서 113 ohms로, 185에서 138 ohms로 그리고 190에서 145 ohms로 각각 변화한다. 소정의 신호 트레이스의 길이를 따른 접지판(130)의 격자 요소 크기의 변화는 그 자체의 트레이스, 보드 유전체 또는 어떠한 다른 회로 보드 파라미터를 변화시키지 않고 트레이스의 임피던스를 제어하는데 이용될 수 있음을 표 2에서 분명히 알 수 있다.
도 10은 본 발명에 따른 다른 예시적인 접지판 층(160)을 도시한다. 상기 접지판 층(160)은 격자 요소 크기가 비교적 작은 격자 요소 크기를 가지는 제 1 영역(162)으로부터 비교적 큰 격자 요소 크기를 가지는 제 2 영역(164)으로 거의 일정하게 증가하는 구성의 접지판을 포함한다. 도 10의 접지판에서 가장 작은 격자요소는 약 20x 20 mils(.508x .508 mm)이고, 격자 요소의 가장 작은 로우의 한 측면은 약 215 mils(.546 cm)까지 격자 요소의 매 두 개의 로우마다 약 5 mils(.127 mm)로 증가하고 마지막으로 한 측면이 약 400 mils(1.016 cm)인 격자 요소에 이른다. 격자 요소의 가장 작은 로우의 다른 측면은 약 800 mils(2.03 cm), 1100 mils(2.79 cm), 1100 mils(2.79 cm), 1350 mils(3.43 cm), 2100 mils(5.33 cm), 1700 mils(4.32 cm) 및 1650 mils(4.19 cm) 후에 배가된다. 따라서 도 10에 도시된 격자형 패턴을 생성하기 위한 상기 격자의 크기는 접지판에 대하여 약 20x 20 mils(.508x .508 mm)에서 2560x 400 mils(6.50x 1.016 cm)로 변한다. 격자형 도전판은 4층 회로 보드에서 접지판으로 사용되었다. 상기 4층 보드는 도 10의 격자형 접지판을 가지는 제 1 층과, 도 9의 신호 트레이스 층에 대응하는 제 2층, 도 10의 격자형 접지판을 가지는 제 3 층과, 종래의 고체 접지판을 가지는 제 4 층을 포함한다. 유전율이 약 4.6인 두께가 20 mils(.508 mm)인 FR-4 유전체 재료가 제 1 층과 제 2 층, 제 2 층과 제 3 층 그리고 제 3 층과 제 4층 사이에 사용되었다. 상기 격자형 접지판은 너비가 6 mils(15.2 mm)이고, 두께가 2.8 mils(.0711 mm)인 구리 콘덕터를 이용하여 형성되었다. 전파 지연 및 특성 임피던스(Z0)는 4층 보드 내의 층(140)의 몇몇 신호 트레이스에 대하여 측정되었다. 측정 결과는 아래 표 3에 요약되어 있다.
[표 3]
Figure pat00006
표 3의 측정 결과는 4층 보드에서 8/20/8의 안정된 신호 트레이스(142)의 특성 임피던스(Z0)가 접지판(160)의 부분(164) 위에 있는 트레이스(142)의 단부에 대한 130 ohms으로부터 상기 접지판(160)의 부분(162) 위에 있는 트레이스(142)의 다른 단부에 대한 98 ohms으로 변화한다. 4층 보드에서 8/10/8의 안정된 트레이스(144)의 임피던스는 접지판(160)의 부분(164) 위에 있는 트레이스(144)의 단부에 대한 99.4 ohms으로부터 상기 접지판(160)의 부분(162) 위에 있는 트레이스(144)의 다른 단부에 대한 74.3 ohms으로 변화한다. 마찬가지로, 20mils(.508 mm), 10 mils(.254 mm) 및 8 mils(.203 mm)의 불안정한 트레이스(146, 148 및 150)의 임피던스는 상기 트레이스의 길이를 따라서 94에서 53.7 ohms로, 120에서 66.4 ohms로 그리고 130에서 77.4 ohms로 각각 변화한다. 상기 측정 결과는 본 발명이 다중층 회로 보드의 신호 트레이스 임피던스를 제어하기에 아주 적합하다는 것을 분명히 나타낸다.
상기 예시된 실시예는 격자 콘덕터의 너비 및 두께는 거의 일정하게 유지하면서 신호 트레이스의 길이를 따라서 격자의 크기를 변화시켰지만, 다른 실시예는 신호 트레이스의 길이를 따라서 콘덕터의 너비 또는 두께를 변화시킴으로서 격자 요소의 크기를 변화시킬 수도 있다. 위에서 상술한 바와 같이, 본 명세서에 사용된 용어 "격자 요소"는 상이한 너비와 두께 및 상이한 길이의 콘덕터로 형성된 금속망 또는 그물 구조를 포함한다. 따라서 격자 요소 크기의 변화는 소정의 격자형 접지판을 구성하는 콘덕터의 너비 또는 두께를 변화시킴으로서 본 발명에 따라서 이루어질 수 있다. 격자형 접지판의 임피던스는 일반적으로 격자 콘덕터의 너비 또는 두께의 감소로 증가된다. 예를 들면, 두께가 1.4 mils(.1356 mm)인 구리 콘덕터를 이용하여 본 발명에 따라 형성된 소정의 격자형 접지판은 일반적으로 두께가 2.8 mils(.0711 mm)인 구리 콘덕터를 이용하여 형성된 동일한 격자형 접지판보다 더 높은 임피던스를 공급한다.
전술한 본 발명의 실시예는 단지 예시를 위한 것이다. 다음의 청구범위의 범주로부터 벗어나지 않는 많은 다른 실시예가 본 기술에 숙련된 사람에 의해 발명될수 있다.

Claims (32)

  1. 회로 보드에 있어서,
    신호 트레이스 판과,
    상기 신호 트레이스 판과 실질적으로 평행하게 배치되고 유전체 재료에 의해 상기 신호 트레이스 판으로부터 분리된 도전판을 포함하며,
    상기 신호 트레이스 판의 신호 트레이스에 대응하는 상기 도전판의 일부분은 소정의 함수에 따라 상기 신호 트레이스의 길이를 따라 변하는 신호 트레이스 임피던스를 제공하도록 상기 신호 트레이스의 길이의 적어도 일부분을 따라서 크기가 변하는 격자 요소들을 형성하는 콘덕터들의 격자형 패턴을 가지는 회로 보드.
  2. 제 1항에 있어서, 상기 도전판은 접지판을 포함하는 회로 보드.
  3. 제 1항에 있어서, 상기 격자 요소들의 크기가 상기 신호 트레이스의 제 1 임피던스를 제공하는 제 1 크기로부터 상기 신호 트레이스의 더 높은 임피던스를 제공하는 더 큰 크기로 상기 신호 트레이스의 길이를 따라서 변하는 회로 보드.
  4. 제 1항에 있어서, 콘덕터들의 격자형 패턴의 상기 콘덕터들은 상기 격자 요소들의 크기가 상기 신호 트레이스의 길이를 따라서 변하도록 상기 신호 트레이스의 길이를 따라서 너비와 두께 중 적어도 하나가 변하는 회로 보드.
  5. 제 1항에 있어서, 상기 신호 트레이스 임피던스가 상기 신호 트레이스의 길이를 따라서 경사 함수(ramp function)에 따라 변하도록 상기 도전판의 격자 요소들의 크기가 변하는 회로 보드.
  6. 제 1항에 있어서, 상기 신호 트레이스 임피던스가 상기 신호 트레이스의 길이를 따라서 계단 함수(staircase function)에 따라 변하도록 상기 도전판의 격자 요소들의 크기가 변하는 회로 보드.
  7. 제 1항에 있어서, 상기 신호 트레이스 임피던스가 상기 신호 트레이스의 길이를 따라서 구형파 함수(square wave function)에 따라 변하도록 상기 도전판의 격자 요소들의 크기가 변하는 회로 보드.
  8. 유전체 재료에 의해 신호 트레이스의 판으로부터 분리된 도전판을 포함하는 회로 보드 상에서 신호 트레이스의 임피던스를 제어하는 방법에 있어서,
    상기 도전판의 일부를 덮도록 상기 신호 트레이스를 배치하는 단계와,
    소정의 함수에 따라 상기 신호 트레이스의 길이를 따라 변하는 신호 트레이스 임피던스를 제공하기 위하여 상기 신호 트레이스 아래에 있는 상기 도전판의 일부분의 임피던스를 조절하는 단계를 포함하는 방법.
  9. 제 8항에 있어서, 상기 도전판은 접지판인 방법.
  10. 제 8항에 있어서, 상기 도전판의 상기 일부분은 콘덕터들의 격자형 패턴으로 배열되고, 상기 신호 트레이스의 임피던스를 제어하기 위하여 상기 도전판의 임피던스를 조절하는 단계는 콘덕터들의 격자형 패턴에 의해 형성된 격자 요소들의 크기를 조절하는 단계를 더 포함하는 방법.
  11. 제 10항에 있어서, 상기 격자 요소들의 크기를 조절하는 단계는 상기 신호 트레이스의 제 1 임피던스를 제공하는 제 1 크기로부터 상기 신호 트레이스의 더 높은 임퍼던스를 제공하는 더 큰 크기로 상기 신호 트레이스의 길이를 따라서 상기 격자 요소들의 크기가 변하도록 상기 격자 요소들의 크기를 조절하는 단계를 더 포함하는 방법.
  12. 제 10항에 있어서, 상기 격자 요소들의 크기를 조절하는 단계는 상기 격자 요소들의 크기가 상기 신호 트레이스의 길이를 따라서 변하도록 상기 격자 요소들을 형성하는 상기 콘덕터들의 너비와 두께 중 적어도 하나를 조절하는 단계를 더 포함하는 방법.
  13. 제 10항에 있어서, 상기 신호 트레이스 임피던스를 제어하기 위하여 상기 격자 요소들의 크기를 조절하는 단계는 상기 신호 트레이스 임피던스가 경사 함수에따라 변하도록 상기 격자 요소들의 크기를 조절하는 단계를 더 포함하는 방법 .
  14. 제 10항에 있어서, 상기 신호 트레이스 임피던스를 제어하기 위하여 상기 격자 요소들의 크기를 조절하는 단계는 상기 신호 트레이스 임피던스가 계단 함수에 따라 변하도록 상기 격자 요소들의 크기를 조절하는 단계를 더 포함하는 방법.
  15. 제 10항에 있어서, 상기 신호 트레이스 임피던스를 제어하기 위하여 상기 격자 요소들의 크기를 조절하는 단계는 상기 신호 트레이스 임피던스가 구형파 함수에 따라 변하도록 상기 격자 요소들의 크기를 조절하는 단계를 더 포함하는 방법.
  16. 신호 트레이스를 포함하는 전자 회로 보드에 사용하기 위한 도전판으로서,
    상기 회로 보드의 신호 트레이스 판에 인접하여 평행하게 배치되어 있고 유전체 재료에 의해 상기 신호 트레이스 판으로부터 분리된 콘덕터들의 격자형 패턴을 포함하며,
    소정의 함수에 따라 상기 신호 트레이스의 길이를 따라서 변하는 신호 트레이스 임피던스를 제공하도록 상기 콘덕터들의 격자형 패턴은 상기 신호 트레이스의 길이의 적어도 일부를 따라서 크기가 변하는 격자 요소들을 형성하는 도전판.
  17. 제 16항에 있어서, 상기 도전판은 상기 회로 보드에서 접지판 역할을 하는 도전판.
  18. 제 16항에 있어서, 상기 신호 트레이스의 제 1 임피던스를 제공하는 제 1 크기로부터 상기 신호 트레이스의 더 높은 임피던스를 제공하는 더 큰 크기로 상기 신호 트레이스의 길이를 따라서 상기 격자 요소들의 크기가 변하는 도전판.
  19. 제 16항에 있어서, 콘덕터들의 격자형 패턴의 상기 콘덕터들은 상기 격자 요소들의 크기가 신호 트레이스의 길이를 따라서 변하도록 상기 신호 트레이스의 길이를 따라서 너비와 두께 중 적어도 하나가 변하는 도전판.
  20. 제 16항에 있어서, 상기 신호 트레이스 임퍼던스가 신호 트레이스의 길이를 따라서 경사 함수에 따라 변하도록 상기 도전판의 격자 요소들의 크기가 변하는 도전판.
  21. 제 16항에 있어서, 상기 신호 트레이스 임피던스가 상기 신호 트레이스의 길이를 따라서 계단 함수에 따라 변하도록 상기 도전판의 격자 요소들의 크기가 변하는 도전판.
  22. 제 16항에 있어서, 상기 신호 트레이스 임피던스가 상기 신호 트레이스의 길이를 따라서 구형파 함수에 따라 변하도록 상기 도전판의 격자 요소들의 크기가 변하는 도전판.
  23. 전자 회로 보드에 있어서,
    신호 트레이스 판과,
    상기 회로 보드에 부착되고 상기 신호 트레이스 판의 신호 트레이스에 접속된 핀들을 가지는 복수의 집적 회로들과,
    상기 신호 트레이스 판과 실질적으로 평행하게 배치되고 유전체 재료에 의해 상기 신호 트레이스 판으로부터 분리된 도전판을 포함하며,
    상기 신호 트레이스 판의 상기 신호 트레이스에 대응하는 상기 도전판의 일부분은 소정의 함수에 따라 상기 신호 트레이스의 길이를 따라 변하는 신호 트레이스 임피던스를 제공하도록 상기 신호 트레이스의 길이의 적어도 일부분을 따라서 크기가 변하는 격자 요소들을 형성하는 콘덕터들의 격자형 패턴을 가지는 전자 회로 보드.
  24. 제 23항에 있어서, 상기 도전판은 접지판을 포함하는 전자 회로 보드.
  25. 제 23항에 있어서, 상기 격자 요소들의 크기가 상기 신호 트레이스의 제 1 임피던스를 제공하는 제 1 크기로부터 상기 신호 트레이스의 더 높은 임피던스를 제공하는 더 큰 크기로 상기 신호 트레이스의 길이를 따라서 변하는 전자 회로 보드.
  26. 제 23항에 있어서, 상기 소정의 함수는 상기 신호 트레이스에 대한 용량성 부하(capacitive loading)를 보상하도록 선택되는 전자 회로 보드.
  27. 제 26항에 있어서, 상기 신호 트레이스에 대한 용량성 부하는 상기 신호 트레이스에 접속된 핀들을 가지는 상기 집적 회로들의 용량성 부하 효과를 포함하는 전자 회로 보드.
  28. 제 26항에 있어서, 상기 신호 트레이스에 대한 용량성 부하는 상기 회로 보드의 다른 요소와의 상호 접속에 의해 생성된 용량성 부하를 포함하는 전자 회로 보드.
  29. 제 26항에 있어서, 상기 신호 트레이스에 대한 용량성 부하는 상기 회로 보드 외부의 요소와의 상호 접속에 의해 생성된 용량성 부하를 포함하는 전자 회로 보드.
  30. 제 1항에 있어서, 상기 소정의 함수는 상기 신호 트레이스에 대한 용량성 부하를 보상하도록 선택되는 회로 보드.
  31. 제 8항에 있어서, 상기 조절 단계는 상기 신호 트레이스에 대한 용량성 부하를 보상하도록 상기 소정의 함수를 선택하는 단계를 더 포함하는 방법.
  32. 제 16항에 있어서, 상기 소정의 함수는 상기 신호 트레이스에 대한 용량성 부하를 보상하도록 선택되는 도전판.
KR1019970078537A 1996-12-31 1997-12-30 격자형접지판을이용한신호트레이스임피던스제어 KR100311847B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/777,831 1996-12-31
US08/777,831 US5818315A (en) 1996-12-31 1996-12-31 Signal trace impedance control using a grid-like ground plane
US8/777,831 1996-12-31

Publications (2)

Publication Number Publication Date
KR19980064807A KR19980064807A (ko) 1998-10-07
KR100311847B1 true KR100311847B1 (ko) 2002-04-24

Family

ID=25111435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970078537A KR100311847B1 (ko) 1996-12-31 1997-12-30 격자형접지판을이용한신호트레이스임피던스제어

Country Status (3)

Country Link
US (1) US5818315A (ko)
JP (1) JP3234556B2 (ko)
KR (1) KR100311847B1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147680A (en) * 1997-06-03 2000-11-14 Koa T&T Corporation Touchpad with interleaved traces
US6075423A (en) * 1997-11-26 2000-06-13 Intel Corporation Controlling signal trace characteristic impedance via a conductive epoxy layer
US6215373B1 (en) * 1998-05-19 2001-04-10 Sun Microsystems, Inc. Method for edge termination of parallel conductive planes including estimating the characteristic impedance of the structure
US6590466B2 (en) * 1998-08-31 2003-07-08 Advanced Flexible Circuit Co., Ltd. Circuit board having shielding planes with varied void opening patterns for controlling the impedance and the transmission time of differential transmission lines
US6225568B1 (en) * 1998-08-31 2001-05-01 Advanced Flexible Circuits Co., Ltd. Circuit board having shielding planes with varied void opening patterns for controlling the impedance and the transmission time
JP3650957B2 (ja) * 1999-07-13 2005-05-25 株式会社村田製作所 伝送線路、フィルタ、デュプレクサおよび通信装置
US6727774B1 (en) 2000-06-19 2004-04-27 Sun Microsystems, Inc. Bypass capacitor methods for achieving a desired value of electrical impedance between parallel planar conductors of an electrical power distribution structure, and associated electrical power distribution structures
US6525622B1 (en) 2000-11-17 2003-02-25 Sun Microsystems, Inc. Adding electrical resistance in series with bypass capacitors to achieve a desired value of electrical impedance between conducts of an electrical power distribution structure
US7397320B1 (en) * 2001-05-16 2008-07-08 Cadence Design Systems, Inc. Non-uniform transmission line for reducing cross-talk from an aggressor transmission line
US6496081B1 (en) * 2001-09-28 2002-12-17 Lsi Logic Corporation Transmission equalization system and an integrated circuit package employing the same
US6583498B1 (en) * 2002-08-09 2003-06-24 International Business Machine Corporation Integrated circuit packaging with tapered striplines of constant impedance
US6940289B2 (en) * 2003-06-04 2005-09-06 Advanced Test Products, Inc. Method and apparatus for tracing a line
WO2005048314A2 (en) * 2003-11-12 2005-05-26 Silicon Pipe, Inc. Tapered dielectric and conductor structures and applications thereof
FI117234B (fi) * 2004-05-17 2006-07-31 Aspocomp Technology Oy Piirilevy, valmistusmenetelmä ja elektroninen laite
JP4912960B2 (ja) * 2007-06-06 2012-04-11 日本メクトロン株式会社 プリント配線板
US8344819B2 (en) * 2008-10-28 2013-01-01 Broadcom Corporation Conformal reference planes in substrates
US8011950B2 (en) 2009-02-18 2011-09-06 Cinch Connectors, Inc. Electrical connector
JP2012014669A (ja) * 2009-11-20 2012-01-19 Fujifilm Corp 導電シート、導電シートの使用方法及び静電容量方式タッチパネル
US8339803B2 (en) * 2009-12-04 2012-12-25 International Business Machine Corporation High-speed ceramic modules with hybrid referencing scheme for improved performance and reduced cost
US8927879B2 (en) 2010-11-22 2015-01-06 International Business Machines Corporation Crosstalk reduction between signal layers in a multilayered package by variable-width mesh plane structures
US8922291B2 (en) * 2012-05-09 2014-12-30 Intel IP Corporation Differential transmission line shielded by two or more spaced groups of shields
JP2017028500A (ja) * 2015-07-22 2017-02-02 ホシデン株式会社 フレキシブル配線基板
JP7061459B2 (ja) * 2017-12-25 2022-04-28 日本航空電子工業株式会社 回路基板、コネクタ組立体及びケーブルハーネス
US11765822B1 (en) * 2020-09-03 2023-09-19 Marvell Asia Pte Ltd Printed circuit boards with meshed conductive structures

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3612744A (en) * 1969-02-27 1971-10-12 Hughes Aircraft Co Flexible flat conductor cable of variable electrical characteristics
US4855537A (en) * 1987-09-25 1989-08-08 Kabushiki Kaisha Toshiba Wiring substrate having mesh-shaped earth line
US5300899A (en) * 1993-02-02 1994-04-05 Ast Research, Inc. Thin, flexible, stripline flex cable having two shielding ground planes formed as grids having mutually offset grid patterns
JPH07235741A (ja) * 1993-12-27 1995-09-05 Ngk Spark Plug Co Ltd 多層配線基板
US5568107A (en) * 1995-05-01 1996-10-22 Apple Computer, Inc. Transmission line having impedance set by reference plane fenestration

Also Published As

Publication number Publication date
KR19980064807A (ko) 1998-10-07
US5818315A (en) 1998-10-06
JP3234556B2 (ja) 2001-12-04
JPH10209580A (ja) 1998-08-07

Similar Documents

Publication Publication Date Title
KR100311847B1 (ko) 격자형접지판을이용한신호트레이스임피던스제어
US6753481B2 (en) Printed circuit board employing lossy power distribution network to reduce power plane resonances
US6215372B1 (en) Method and apparatus for reducing electrical resonances in power and noise propagation in power distribution circuits employing plane conductors
US6359237B1 (en) Multi-layer printed board
EP1078452B1 (en) System and method for edge termination of parallel conductive planes in an electrical interconnecting apparatus
US7045719B1 (en) Enhancing signal path characteristics in a circuit board
US6525622B1 (en) Adding electrical resistance in series with bypass capacitors to achieve a desired value of electrical impedance between conducts of an electrical power distribution structure
US8248183B2 (en) Circuit board pad having impedance matched to a transmission line and method for providing same
US4560962A (en) Multilayered printed circuit board with controlled 100 ohm impedance
US6104258A (en) System and method for edge termination of parallel conductive planes in an electrical interconnecting apparatus
US7518884B2 (en) Tailoring impedances of conductive traces in a circuit board
US4553111A (en) Printed circuit board maximizing areas for component utilization
US5844762A (en) Electronic circuit device having a function of inhibiting resonance in power wiring
WO2001001453A2 (en) Method and apparatus for adjusting electrical characteristics of signal traces in layered circuit boards
JPH05235612A (ja) 異なる寸法の伝送構造間の一定インピーダンス転移部
US6706974B2 (en) Plane splits filled with lossy materials
US6873219B2 (en) Printed circuit board noise attenuation using lossy conductors
US20080230259A1 (en) Method and Structure for Implementing Control of Mechanical Flexibility With Variable Pitch Meshed Reference Planes Yielding Nearly Constant Signal Impedance
US6215076B1 (en) Printed circuit board with noise suppression
US6727780B2 (en) Adding electrical resistance in series with bypass capacitors using annular resistors
EP1295516B1 (en) Bypass capacitor methods for achieving a desired value of electrical impedance between parallel planar conductors of an electrical power distribution structure, and associated electrical power distribution structures
GB2229322A (en) Strip lines
JP4027802B2 (ja) 配線構造
US7626828B1 (en) Providing a resistive element between reference plane layers in a circuit board
US20030098177A1 (en) Multi-layer circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130923

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140919

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee