KR100310568B1 - 랜덤액세스메모리장치,랜덤액세스메모리제어기,랜덤액세스메모리의동시판독및기록방법 - Google Patents

랜덤액세스메모리장치,랜덤액세스메모리제어기,랜덤액세스메모리의동시판독및기록방법 Download PDF

Info

Publication number
KR100310568B1
KR100310568B1 KR1019980042255A KR19980042255A KR100310568B1 KR 100310568 B1 KR100310568 B1 KR 100310568B1 KR 1019980042255 A KR1019980042255 A KR 1019980042255A KR 19980042255 A KR19980042255 A KR 19980042255A KR 100310568 B1 KR100310568 B1 KR 100310568B1
Authority
KR
South Korea
Prior art keywords
data
random access
input
access memory
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019980042255A
Other languages
English (en)
Other versions
KR19990036982A (ko
Inventor
마이클 패트릭 클린턴
티모시 제이 델
에릭 레이 헤드버그
마크 윌리엄 켈로그
윌버 데이비드 프라이서
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR19990036982A publication Critical patent/KR19990036982A/ko
Application granted granted Critical
Publication of KR100310568B1 publication Critical patent/KR100310568B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Dram (AREA)

Abstract

고속/협폭 I/O DRAM 장치는 데이타 입력/출력(I/O) 포트 뿐만 아니라 DRAM의 동작을 제어하는데 사용되는 커맨드를 수신하기 위한 커맨드 포트를 포함한다. 커맨드 포트는 (즉, 커맨드 데이타를 입력하기 위한) 입력용으로만 정의된다. 본 발명은 DRAM 내에 기록되어 저장될 기록 데이타를 커맨드 데이타 패킷과 함께 커맨드 포트상에서 멀티플렉싱하는 것을 포함한다. 데이타 I/O 포트는 데이타 입력과 데이타 출력 사이에서 더 이상 바뀔 필요가 없기 때문에 데이타를 중단없이 지속적으로 흐르게 하도록 전용될 수 있다. 만약 커맨드 패킷 전송시 DRAM으로의 데이타 기록이 데이타 I/O 포트로 다시 스위칭된다면 버스 효율은 보다 더 높아질 수 있다. 이러한 입력 포트 스위칭 프로토콜을 통해, 버스 효율과 메모리 성능을 보다 높게 구현할 수 있다.

Description

랜덤 액세스 메모리 장치, 랜덤 액세스 메모리 제어기, 랜덤 액세스 메모리의 동시 판독 및 기록 방법{INPUT PORT SWITCHING PROTOCOL FOR A RANDOM ACCESS MEMORY}
본 발명은 전반적으로 고대역폭 및 고성능의 다이나믹 랜덤 액세스 메모리(DRAM)에 관한 것으로, 특히 데이타 입/출력 능력을 향상시키기 위해 커맨드 버스 이용 효율을 향상시킨 고대역폭 및 고성능의 다이나믹 랜덤 액세스 메모리(DRAM)에 관한 것이다.
다이나믹 랜덤 액세스 메모리(DRAM) 성능은 컴퓨터 시스템 성능에 대한 제한적 요소로서 잘 알려져 있다. 프로세서 속도는 메인 메모리의 성능을 크게 능가하고 있으며, 프로세서 설계자 및 시스템 제조자들은 저속의 DRAM 장치로 인한 성능 제한 요소를 최소화하기 위한 일환으로 고성능의 메모리 서브시스템을 개발하고 있다. 이상적으로, 메모리 성능은 프로세서 성능에 필적하거나 능가할 것이다. 다시 말해서, 메모리 사이클 시간은 하나의 프로세서 클럭 사이클 시간보다 짧을 것이다. 이것은 실제로는 거의 그렇지 못하여, 메모리가 시스템에서의 병목 현상을 초래하고 있다. 가령, 최신의 고속 마이크로프로세서는 5 나노초(ns) 클럭 주기의 200 메가헤르쯔(MHZ) 클럭을 기본으로 하고 있다. 고성능의 DRAM은 프로세서 성능에 훨씬 못 미치는 60 ns의 액세스 시간을 가질 수 있다.
이 시스템에서의 병목 현상은 멀티미디어 애플리케이션의 보급량이 늘어남에 따라 더욱 악화되고 있다. 멀티미디어 애플리케이션은 메인 메모리 혹은 프레임 버퍼 메모리용의 대역폭을, 스프레드 시트 분석 프로그램과 같은 계산 중심 태스크들이나 워드프로세싱 혹은 인쇄와 같은 다른 입/출력 중심 애플리케이션의 대역폭보다 수 배 크게 요구하고 있다.
대역폭을 증가시키기 위해 확장형 데이타 출력(Extended Data Out;EDO) DRAM 및 동기형 DRAM(SDRAM)이 개발되었다. 그러나, SDRAM 및 EDO DRAM도 여전히 프로세서 성능에는 미치지 못하며, 따라서 여전히 시스템 성능을 제한하고 있다. 그 결과, 멀티미디어 처리와 고성능 시스템을 위한 보다 고속의 마이크로프로세서가 개발됨에 따라, 메모리/프로세서 간의 성능 차이를 극복하는 보다 고속의 메모리 아키텍쳐, 가령 광폭 I/O DRAM이 개발되고 있다.
최근의 이러한 개발은 메모리 장치 및 관련 서브시스템이 고속/협폭의 I/O 장치로 전환되는 중대한 전환점을 예고하고 있다. 고대역폭 메모리 I/O 설계에 있어서의 최근의 개발은 데이타 I/O로부터 메모리 커맨드 입력을 분리시킴으로써 성능을 향상시켰다. 이와 같이 핀의 규정을 재할당함으로써 메모리의 필요한 기능 핀들이 증가했지만, 고대역폭 메모리에 대해 데이타의 연속적인 흐름이 가능하게 되었다. 그러나, 이러한 재할당은 또한 커맨드 포트와 데이타 포트 간의 버스 이용 효율을 저하시켰다. 데이타 포트는 데이타 판독 혹은 기록을 충족시키기 위해 지속적으로 방향을 바꾸지만, 커맨드 포트는 새로운 커맨드 패킷이 수신되어야 할 경우에만 활성 상태로 된다. 이것은 성능 및 데이타 속도의 잠재력에 방해를 가할 수 있는 버스 효율의 불균형을 초래하고 있다.
따라서, 본 발명의 목적은 커맨드 포트를 이용하여 커맨드들의 수신 사이에 기록 데이타를 수신할 수도 있는 메모리 장치를 제공하는 데 있다.
본 발명의 다른 목적은 출력 데이타를 위한 입력/출력(I/O) 포트를 해방시키기 위해 커맨드 포트상에서 커맨드 패킷들 사이에 기록 데이타를 멀티플렉싱시킬 수 있는 DRAM 장치를 제공하는 데 있다.
본 발명에 따르면, 고속/협폭 I/O DRAM 장치는 데이타 입력/출력(I/O) 포트 뿐만 아니라 DRAM의 동작을 제어하는데 사용되는 커맨드 및 어드레스를 수신하기 위한 커맨드 포트를 포함한다. 커맨드 포트는 커맨드 데이타를 입력하기 위한 입력 포트로서만 정의된다. 본 발명은 DRAM에 기록되고 저장될 기록 데이타를, 기록 데이타와 함께 멀티플렉싱되는 커맨드 데이타 패킷을 수신하도록 프로그램될 수 있는 커맨드 포트상으로 스위칭시키는 것을 포함한다. 다음, 데이타 I/O 포트는 데이타 입력과 데이타 출력 사이에서 더 이상 스위칭될 필요가 없기 때문에 데이타를 중단없이 지속적으로 흐르게 하도록 전용될 수 있다.
만약 커맨드 패킷 전송시 어레이로의 데이타 기록이 데이타 I/O 포트로 다시 스위칭된다면 버스 효율은 보다 높게 구현될 수 있다. 고대역폭 메모리가 이러한 데이타 입력 포트 스위칭 프로토콜을 사용하도록 함으로써, 버스 효율과 메모리 성능을 보다 높게 향상시킬 수 있다.
도 1은 어드레싱가능한 DRAM 메모리 뱅크를 포함하는 통상의 고속 I/O DRAM 메모리 페이지 레지스터 장치의 블럭도.
도 2는 본 발명에 따른 DRAM 장치의 블럭도.
도 3은 도 2에 도시한 회로의 데이타 판독/기록 동작을 위한 흐름도.
도 4a 내지 도 4c는 각각 기록 동작, 판독 동작, 동시 판독 및 기록 동작을 나타내는 타이밍도.
도면의 주요 부분에 대한 부호의 설명
10, 12, 14, 16 : 서브어레이 20, 22, 24, 26 : 페이지 레지스터
30 : 64비트 버스 32 : 드라이버
34 : 버퍼 36 : 8:1 멀티플렉서
38 : I/O 포트 40 : 1:8 디멀티플렉서
42 : 제어 논리 회로 44 : 데이타 마스크 레지스터
63 : 데이타 입력 레지스터 80 : 어드레스 제어 레지스터
82 : 커맨드 제어 레지스터
전술한 목적, 특징, 장점들 및 그외 다른 목적, 특징, 장점들은 도면을 참조하여 기술된 본 발명의 바람직한 실시예로부터 보다 명확히 이해될 수 있을 것이다.
도면, 특히 도 1을 참조하면, 본 발명에 의해 향상될 것이라고 생각되는 타입의 관련된 고속 I/O DRAM 메모리 장치가 도시되어 있다. 16Mb 메모리 어레이는 4개의 4Mb(64×256×1024)의 서브어레이(10, 12, 14, 16)로 이루어져 있다. 각각의 서브어레이는 각각 페이지 레지스터(20, 22, 24, 26)에 의해 버퍼링된다. 페이지 레지스터들은 64×256 비트 어드레스들(즉, 2Kb)로 구성된다. 페이지 레지스터(20, 22, 24, 26)에 대해 입력 및 출력되는 데이타는 드라이버(32) 혹은 버퍼(34)로부터 64 비트 버스(30)상에 전송된다. 버퍼(34)는 데이타를 64 비트 버스(30)로부터 8:1 멀티플렉서(MUX)(36)로 전송하고, 다시 멀티플렉서(36)는 그 데이타를 I/O 핀(38)(DQ0-DQ7)으로 칩 밖으로 전송한다. 64 비트 버스(30)는 8 비트의 8개 버스트(burst)를 전송할 수 있다. 유사하게, I/O 핀(38)으로부터의 데이타 입력은 1:8 디멀티플렉서(DEMUX)에 의해 수신되며, 이 수신된 신호는 제어 논리 회로(42) 및 데이타 마스크 레지스터(44)의 제어에 따라 버스(37) 및 드라이버(32)를 통해 64 비트 버스(30) 상으로 전송된다.
도 1에 도시한 장치에 있어서, 액세스 어드레스 및 커맨드들은 어드레스 입력단(46) 및 커맨드 입력단(47)을 통해 제어 논리 회로(42)로 전송된다(piped). 제 1 커맨드 패킷, 후속하는 어드레스, 커맨드들은 데이타 전송시 어드레스입력단(46)과 커맨드 입력단(47) 내로 연속적으로 주사된다. 제어 논리회로(42)로부터의 신호는 디멀티플렉서(40)로부터 버스(41) 상으로 전송된다. 모든 판독 및 기록 데이타는 I/O 포트(38)에 의해 전송된다. 그러므로, I/O 포트(38)는 데이타가 입력인지 출력인지에 따라 방향을 끊임없이 바꾼다.
도 2를 참조하면, 본 발명에 따른 메모리 장치가 도시되어 있다. 전술한 바와 같이, 16Mb 메모리 어레이는 4개의 4Mb(64×256×1024)의 서브어레이(50, 52, 54, 56)로 구성된다. 서브어레이의 각각은 페이지 레지스터(51, 53, 55, 57)에 의해 버퍼링된다. 그러나, 본 발명이 64Mb의 메모리 뱅크에 대해 기술되었지만 구성 및 밀도는 예시적인 것에 지나지 않으며 본 발명이 기술한 밀도들에 국한되는 것은 아니다.
페이지 레지스터는 64×256 비트 어드레스(즉, 2Kb)로서 구성된다. 페이지 레지스터(51, 53, 55, 57)에 대해 입출력되는 데이타는 드라이버의 데이타 입력 레지스터(63) 또는 버퍼(64)로부터 64 비트 버스(60) 상으로 전송된다. 버퍼(64)는 64 비트 버스(60)로부터 8:1 멀티플렉서(MUX)(66)로 데이타를 전송하며, 그 후 멀티플렉서(66)는 그 데이타를 핀(DQ0-DQ7)으로 구성되는 I/O 포트(68)를 통해 칩 밖으로 전송한다. 64 비트 버스(60)는 8개의 8 비트 버스트를 전송할 수 있다. 유사하게, I/O 포트(68)를 통해 입력되는 데이타는 1:8 멀티플렉서(DEMUX)(70)에 의해 수신되며, 이 수신된 데이타는 데이타 입력 레지스터(63)에 의해 64 비트 버스(60)로 전송된다. 또한, I/O 포트(68)가 판독 데이타로 인해 비지(busy) 상태일 때는 언제든 커맨드 데이터 및 커맨드 데이타와 멀티플렉싱된 기록 데이타를 수신하도록 부가의 디멀티플렉서(DEMUX)(74)가 프로그램될 수 있다. 이 실시예에서, 부가의 디멀티플렉서(74)는 1:10 디멀티플렉서로서, 기록 데이타는 8 비트로 구성되며 나머지 2 비트는 각각의 1 비트로 이루어진 제어 및 어드레스 데이타에 의해 사용된다. 데이타 입력 레지스터(63)는 기록 데이타를 한 페이지까지 저장할 수 있으며, 버스(60)가 판독 동작에 묶여 있을 때마다 어드레스/커맨드 포트(72)로부터 수신된 기록 데이타를 일시적으로 유지한다.
가령, 기록 동작시, 서브어레이(50, 52, 54, 56)에 기록될 입력 데이타는 디멀티플렉서(70)와 레지스터(63)를 통해 I/O 포트(68)로 입력될 수 있다. 그러나, 본 발명에 따르면, 기록 데이타는 이와는 달리 부가의 디멀티플렉서(74)를 통해 커맨드 포트(72)를 경유해 입력될 수도 있다. 이러한 경우 데이타 입력 레지스터(63)는 입력 데이타를 일시적으로 저장한다. 제어 데이타 및 어드레스 데이타는 또한 커맨드 포트(72)를 통해 입력되어 기록 데이타 패킷과 함께 2-비트로 멀티플렉싱된다. 어드레스 및 제어 데이타는 각각 어드레스 제어 레지스터(80)와 커맨드 제어 레지스터(82)로 라우팅되어 서브어레이(50, 52, 54, 56)를 제어한다. 또한, 커맨드 제어 레지스터(82)는 프로그래머블 어드레스/커맨드 포트(74)를 제어하여 어드레스/커맨드 데이타와 함께 멀티플렉싱된 기록 데이타를 수신하는데 사용될 수 있다. 그러므로, 본 발명에 따르면, 데이타 I/O 포트(68)는 데이타 입력 상태와 데이타 출력 상태 사이에서 스위칭될 필요가 더 이상 없으므로 데이타를 중단없이 연속적으로 흐르게 하는데 전용될 수 있다. 일단 한 페이지의 데이타가 판독되는 경우, 데이타 입력 레지스터(63)에 저장된 기록 데이타 페이지는 서브어레이(50, 52, 54, 56)에 기록될 수 있다. 이것은 버스(60) 사용을 매우 효율적으로 하게 한다.
또한, 커맨드 데이타 패킷 전송동안 판독이 행해지지 않을 때 데이타 기록이 데이타 I/O 포트(68)로 다시 스위칭되면 버스 효율을 보다 높게 구현할 수 있다. 고대역폭 메모리로 하여금 데이타 입력 포트 스위칭 프로토콜을 사용하게 함으로써 버스 효율과 메모리 성능을 보다 더 향상시킬 수 있다.
도 3을 참조하면, 본 발명에 따른 데이타 판독/기록 동작을 예시하는 흐름도가 도시되어 있다. 블럭(100)에서 시작하여, 데이타 기록 동작이 블럭(102)에서 개시된다. 만약 블럭(104)에서, 데이타 I/O 포트(68)가 판독 데이타를 출력하는 비지 상태에 있지 않다면, 블럭(106)에서 기록 데이타는 I/O 포트(68)를 통해 입력된다. 그러나, I/O 포트(68)가 판독 데이타를 출력하는 비지 상태이면, 블럭(108)에서 기록 데이타는 커맨드 포트(72)를 통해 입력된다. 만약 판정 블럭(110)에서 커맨드 포트(72)가 커맨드 데이타로 인한 비지 상태가 아니면, 커맨드 포트(72)에 제공된 기록 데이타는 블럭(112)에서 서브어레이(50, 52, 54, 56)에 기록된다. 한편, 커맨드 포트(72)가 커맨드 데이타를 입력하는 비지 상태에 있으면, 기록 데이타는 블럭(114)에서 커맨드 데이타 패킷과 함께 멀티플렉싱된다. 그 후, 블럭(112)에서 기록 데이타는 서브어레이에 기록된다.
도 4a 내지 도 4c를 참조하면, 기록 동작, 판독 동작, 동시 판독 및 기록 동작을 각각 나타내는 타이밍가 도시되어 있다. 기록 및 판독 동작은 상당히 일직선상으로 진행하고 있다. 기록 동작시, 어드레스 데이타 및 제어 데이타(커맨드패킷 A, B, C)는 도 2에 도시된 바와 같이 커맨드 포트(72)를 통해 입력된다. 기록 데이타 패킷은 I/O 포트(68)를 통해 입력된다. 마찬가지로, 판독 동작시, 어드레스 데이타 및 제어 데이타(커맨드 패킷 A, B, C)는 여전히 커맨드 포트(72)를 통해 입력되며, 판독 데이타는 I/O 포트(68)를 통해 출력된다. 판독 데이타의 제 1 공백 시간 슬롯은 어레이 액세스 시간의 지연으로 인해 발생된다. 이러한 모든 경우에서, I/O 포트(68)는 통상의 방식으로 데이타를 판독 또는 기록(둘 중의 어느 하나)하는데 사용될 수 있다. 판독 동작동안 기록 동작이 요구되면, 판독 동작이 종료할 때까지 기록 동작이 지연되거나 혹은 기록 동작이 I/O 포트(68) 및 버스(60)를 사용하는 판독 동작을 인터럽트할 것이다.
도 4c를 참조하면, 동시 판독 및 기록 동작의 타이밍도가 도시되어 있다. 본 발명에 따르면, 데이타 포트(68, 72)는 동시 판독 및 기록 동작동안 통상의 I/O 포트(68)와 커맨드 포트(72) 사이에서 기록 데이타를 스위칭하도록 프로그램될 수 있다. 이 경우, 어드레스 및 커맨드 패킷(패킷 A, B, C)은 여전히 커맨드 포트(72)를 통해 입력되며, 판독 데이타는 I/O 포트(68)를 통해 출력된다. 그러나, 판독 데이타가 I/O 포트(68)를 통해 출력되기 때문에 판독 및 기록 동작은 동시에 수행될 수 있다. 동시에, 기록 데이타는 어드레스 및 제어 데이타와 함께 멀티플렉싱되어 커맨드 포트(72)를 통해 입력된다. 따라서, 데이타 I/O 포트(68)는 데이타 입력과 데이타 출력 사이에서 더 이상 바뀔 필요가 없기 때문에 데이타를 중단없이 지속적으로 흐르게 하도록 전용될 수 있다.
본 발명에 따르면, 데이타 I/O 포트가 데이타 입력과 데이타 출력 사이에서 더 이상 스위칭될 필요가 없기 때문에 데이타를 중단없이 지속적으로 흐르게 하도록 전용될 수 있다. 만약 커맨드 패킷 전송시 DRAM으로의 데이타 기록이 데이타 I/O 포트로 다시 스위칭된다면 버스 효율은 보다 높게 구현될 수 있으며, 또한 입력 포트 스위칭 프로토콜에 의해 버스 효율 및 메모리 성능을 보다 향상시킬 수 있다.
본 발명이 일실시예에 따라 기술되었지만 당업자라면 첨부되는 특허청구범위의 사상과 범위내에서 실시예에 대한 수정이 가해질 수 있음을 알 수 있을 것이다.

Claims (11)

  1. 랜덤 액세스 메모리(RAM) 장치에 있어서,
    데이타 입력/출력 포트와,
    프로그램가능한 커맨드 포트를 포함하되,
    상기 랜덤 액세스 메모리에 기록될 기록 데이타는 상기 데이타 입력/출력 포트 및 상기 프로그램가능한 커맨드 포트 중의 어느 하나로 입력되고, 상기 프로그램가능한 커맨드 포트로 입력되는 기록 데이터는 상기 랜덤 액세스 메모리를 제어하고 어드레싱하는데 이용되는 커맨드 데이타 및 어드레스 데이타와 함께 일련의 스트림(a serial stream)으로 멀티플렉싱됨으로써, 상기 데이타 입력/출력 포트가 상기 랜덤 액세스 메모리로부터의 판독 데이타를 출력하는 데 전용될 수 있도록 하는
    랜덤 액세스 메모리 장치.
  2. 랜덤 액세스 메모리(RAM) 장치에 있어서,
    데이타 입력/출력 포트와,
    프로그램가능한 커맨드 포트―상기 랜덤 액세스 메모리에 기록될 기록 데이타는 상기 데이타 입력/출력 포트 및 상기 프로그램가능한 커맨드 포트 중의 어느 하나로 입력되고, 상기 프로그램가능한 커맨드 포트에 대한 기록 데이터는 상기 랜덤 액세스 메모리를 제어하는데 이용되는 커맨드 데이타와 멀티플렉싱됨으로써, 상기 데이타 입력/출력 포트가 상기 랜덤 액세스 메모리로부터의 판독 데이타를 출력하는 데 전용될 수 있게 함 ―와,
    상기 데이타 입력/출력 포트가 판독 데이타를 출력하고 있는 동안 상기 프로그램가능한 커맨드 포트로부터의 기록 데이타를 유지하기 위한 데이타 입력 레지스터를 포함하는,
    랜덤 액세스 메모리 장치.
  3. 랜덤 액세스 메모리(RAM) 장치에 있어서,
    데이타 입력/출력 포트와,
    프로그램가능한 커맨드 포트―상기 랜덤 액세스 메모리에 기록될 기록 데이타는 상기 데이타 입력/출력 포트 및 상기 프로그램가능한 커맨드 포트 중의 어느 하나로 입력되고, 상기 프로그램가능한 커맨드 포트에 대한 기록 데이터는 상기 랜덤 액세스 메모리를 제어하는데 이용되는 커맨드 데이타와 멀티플렉싱됨으로써, 상기 데이타 입력/출력 포트가 상기 랜덤 액세스 메모리로부터의 판독 데이타를 출력하는 데 전용될 수 있게 함 ―를 포함하되,
    상기 프로그램가능한 커맨드 포트는 상기 기록 데이타와 상기 커맨드 데이타를 디멀티플렉싱하기 위한 디멀티플렉서를 포함하는,
    랜덤 액세스 메모리 장치.
  4. 제 3 항에 있어서,
    상기 디멀티플렉서는 커맨드 데이타를 제어 데이타 및 어드레스 데이타로 디멀티플렉싱하는 랜덤 액세스 메모리 장치.
  5. 동시 판독 및 기록 모드를 갖는 랜덤 액세스 메모리 장치 제어기에 있어서,
    입력/출력 포트와,
    상기 입력/출력 포트에 접속되어, 상기 랜덤 액세스 메모리로부터의 판독 데이타를 제공하기 위한 멀티플렉서와,
    상기 입력/출력 포트에 접속되어, 상기 랜덤 액세스 메모리에 기록 데이타를 제공하기 위한 제 1 디멀티플렉서와,
    프로그램가능한 입력 포트와,
    상기 프로그램가능한 입력 포트에 접속된 제 2 디멀티플렉서와,
    상기 제 1 디멀티플렉서와 상기 제 2 디멀티플렉서에 접속되어, 기록 데이타를 버퍼링하기 위한 레지스터를 포함하며,
    기록 모드에서, 상기 프로그램가능한 입력 포트는 상기 랜덤 액세스 메모리를 제어하기 위한 커맨드 데이타를 수신하고, 상기 입력/출력 포트는 상기 랜덤 액세스 메모리에 기록될 기록 데이타를 수신하며,
    동시 판독 및 기록 모드에서, 상기 프로그램가능한 입력 포트는 상기 기록데이타와 멀티플렉싱된 커맨드 데이타를 수신하며, 상기 입력/출력 포트는 판독 데이타를 출력하는,
    랜덤 액세스 메모리 장치 제어기.
  6. 제 5 항에 있어서,
    상기 제 2 디멀티플렉서는 상기 제 1 디멀티플렉서보다 더 광폭인,
    랜덤 액세스 메모리 장치 제어기.
  7. 제 6 항에 있어서,
    상기 제 1 디멀티플렉서는 1:8 디멀티플렉서를 포함하며, 상기 제 2 디멀티플렉서는 1:10 디멀티플렉서를 포함하는,
    랜덤 액세스 메모리 장치 제어기.
  8. 제 5 항에 있어서,
    상기 레지스터는 한 페이지의 기록 데이타를 저장할 수 있는 크기를 갖는 랜덤 액세스 메모리 장치 제어기.
  9. 랜덤 액세스 메모리에 대한 동시 판독 및 기록 동작을 수행하는 방법에 있어서,
    ① 커맨드 포트에 상기 랜덤 액세스 메모리를 제어하기 위한 커맨드 데이타를 입력하는 단계와,
    ② 판독 모드시, 상기 랜덤 액세스 메모리로부터의 판독 데이타를 입력/출력 포트로 출력하는 단계와,
    ③ 기록 모드시, 상기 랜덤 액세스 메모리에 기록될 기록 데이타를 상기 입력/출력 포트에 입력하는 단계와,
    ④ 동시 판독 및 기록 모드시, 멀티플렉싱된 기록 데이타와 커맨드 데이타를 상기 커맨드 포트에 입력하고 상기 랜덤 액세스 메모리로부터의 상기 판독 데이타를 상기 입력/출력 포트로 출력하는 단계를 포함하는
    랜덤 액세스 메모리의 동시 판독 및 기록 방법.
  10. 제 9 항에 있어서,
    버퍼 레지스터에 상기 기록 데이타를 저장하는 단계를 더 포함하는 랜덤 액세스 메모리의 동시 판독 및 기록 방법.
  11. 제 9 항에 있어서,
    상기 멀티플렉싱된 기록 데이타와 커맨드 데이타를 기록 데이타, 어드레스 데이타, 제어 데이타로 디멀티플렉싱하는 단계를 더 포함하는 랜덤 액세스 메모리의 동시 판독 및 기록 방법.
KR1019980042255A 1997-10-09 1998-10-09 랜덤액세스메모리장치,랜덤액세스메모리제어기,랜덤액세스메모리의동시판독및기록방법 Expired - Fee Related KR100310568B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/947,762 1997-10-09
US08/947,762 US5898623A (en) 1997-10-09 1997-10-09 Input port switching protocol for a random access memory
US08/947,762 1997-10-09

Publications (2)

Publication Number Publication Date
KR19990036982A KR19990036982A (ko) 1999-05-25
KR100310568B1 true KR100310568B1 (ko) 2001-11-15

Family

ID=25486719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980042255A Expired - Fee Related KR100310568B1 (ko) 1997-10-09 1998-10-09 랜덤액세스메모리장치,랜덤액세스메모리제어기,랜덤액세스메모리의동시판독및기록방법

Country Status (2)

Country Link
US (1) US5898623A (ko)
KR (1) KR100310568B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275751B1 (ko) * 1998-11-09 2000-12-15 윤종용 구조가 간단한 반도체 메모리 장치
US7466160B2 (en) * 2002-11-27 2008-12-16 Inapac Technology, Inc. Shared memory bus architecture for system with processor and memory units
US20070061494A1 (en) 2005-08-30 2007-03-15 Paul Wallner Semiconductor memory system, semiconductor memory chip, and method of masking write data in a semiconductor memory chip
US7415581B2 (en) * 2005-10-04 2008-08-19 Infineon Technologies Ag Semiconductor memory chip
US7221615B2 (en) * 2005-10-04 2007-05-22 Infineon Technologies Ag Semiconductor memory chip
DE102006009027A1 (de) * 2006-02-27 2007-08-30 Infineon Technologies Ag Speicheranordnung
WO2007130640A2 (en) * 2006-05-04 2007-11-15 Inapac Technology, Inc. Memory device including multiplexed inputs
US20070289760A1 (en) * 2006-06-16 2007-12-20 Exhaust Technologies, Inc. Shock attenuating coupling device and rotary impact tool
US20080028148A1 (en) * 2006-07-31 2008-01-31 Paul Wallner Integrated memory device and method of operating a memory device
WO2008042403A2 (en) * 2006-10-03 2008-04-10 Inapac Technologies, Inc. Memory accessing circuit system
US7660177B2 (en) * 2007-12-21 2010-02-09 Silicon Storage Technology, Inc. Non-volatile memory device having high speed serial interface
KR101386489B1 (ko) 2008-01-14 2014-04-21 삼성전자주식회사 메모리 장치 및 멀티 비트 프로그래밍 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882709A (en) * 1988-08-25 1989-11-21 Integrated Device Technology, Inc. Conditional write RAM
US5511024A (en) * 1993-06-02 1996-04-23 Rambus, Inc. Dynamic random access memory system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3408652B2 (ja) * 1995-02-03 2003-05-19 沖電気工業株式会社 ビット位相同期回路
US5768211A (en) * 1996-07-31 1998-06-16 Cypress Semiconductor Corporation Multi-port arbitration for high performance width expansion

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882709A (en) * 1988-08-25 1989-11-21 Integrated Device Technology, Inc. Conditional write RAM
US5511024A (en) * 1993-06-02 1996-04-23 Rambus, Inc. Dynamic random access memory system

Also Published As

Publication number Publication date
KR19990036982A (ko) 1999-05-25
US5898623A (en) 1999-04-27

Similar Documents

Publication Publication Date Title
AU721764B2 (en) High performance universal multi-port internally cached dynamic random access memory system, architecture and method
KR100272072B1 (ko) 동기형 다이나믹 램들을 활용한 고성능, 고대역폭 메모리 버스구조체
US6212597B1 (en) Apparatus for and method of architecturally enhancing the performance of a multi-port internally cached (AMPIC) DRAM array and like
KR100329893B1 (ko) 메모리 버스 시스템 및 이중 모드 메모리 시스템
US10056123B2 (en) Method and system for improving serial port memory communication latency and reliability
WO1997024725A9 (en) High performance universal multi-port internally cached dynamic random access memory system, architecture and method
US6920510B2 (en) Time sharing a single port memory among a plurality of ports
US20040019703A1 (en) Switch/network adapter port incorporating shared memory resources selectively accessible by a direct execution logic element and one or more dense logic devices
KR100310568B1 (ko) 랜덤액세스메모리장치,랜덤액세스메모리제어기,랜덤액세스메모리의동시판독및기록방법
US6560669B1 (en) Double data rate synchronous memory with block-write
KR100295930B1 (ko) 램 장치 및 고속 메모리 시스템
KR100609623B1 (ko) 내부 메모리 디바이스간의 직접적 데이터 이동이 가능한 복합 메모리 칩 및 데이터 이동방법
US6823402B2 (en) Apparatus and method for distribution of signals from a high level data link controller to multiple digital signal processor cores
US20020174291A1 (en) High speed embedded dram with sram-like interface
US6597690B1 (en) Method and apparatus employing associative memories to implement limited switching
JP3384770B2 (ja) コマンド・スタッキングを有する高帯域幅で狭い入出力のメモリ装置
KR100438736B1 (ko) 어드레스 라인을 이용해 데이터 쓰기를 수행하는 메모리제어 장치
US6570887B2 (en) Method and apparatus employing associative memories to implement message passing

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19981009

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19981210

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19981009

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20001129

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20010822

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20010918

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20010919

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee