KR100302606B1 - Analog/digital converter - Google Patents
Analog/digital converter Download PDFInfo
- Publication number
- KR100302606B1 KR100302606B1 KR1019990011008A KR19990011008A KR100302606B1 KR 100302606 B1 KR100302606 B1 KR 100302606B1 KR 1019990011008 A KR1019990011008 A KR 1019990011008A KR 19990011008 A KR19990011008 A KR 19990011008A KR 100302606 B1 KR100302606 B1 KR 100302606B1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- data storage
- data
- register
- output data
- Prior art date
Links
- 238000013500 data storage Methods 0.000 claims abstract description 49
- 238000006243 chemical reaction Methods 0.000 claims abstract description 31
- 230000011664 signaling Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
본 발명은 아나로그/디지털컨버터에 관한 것으로, 종래장치는 변환된 출력데이터를 처리함에 있어서 출력데이터를 레지스터에서 바로 읽어들여 처리하기 때문에 성능에 한계가 발생하여 리솔루션이 증가함에 따라 그 비교값은 아이디얼한 값과 상당한 차이를 보이고, 또한 출력데이터를 임의로 조작할 수 없어 응용범위를 확대하기 어려운 문제점이 있었다. 따라서, 본 발명은 변환제어레지스터에 의해 출력데이터저장레지스터에 저장된 출력값을 입력받아 이를 일시 저장하는 제2 출력데이터저장레지스터와, 상기 제2 출력데이터저장레지스터에 의해 저장된 데이터를 입력받아 이를 엔코딩하여 그에 따른 어드레스를 생성하는 엔코더 및 어드레스발생부와, 상기 제1 출력데이터저장레지스터의 데이터와 이상적인 데이터를 비교하여 그에 따른 보정값을 미리 저장하고, 상기 엔코더 및 어드레스발생부의 어드레스신호를 입력받아 그에 따른 어드레스영역의 데이터가 리드되는 아이디얼데이터저장부와; 상기 아이디얼데이터저장부의 보정된 데이터를 상기 변환제어레지스터의 설정 모드에 따라 입력받아 이를 일시 저장한후 인터널 데이터버스에 출력하는 제3 출력데이터저장레지스터를 더 포함하여 구성함으로써 변환된 출력데이터를 읽어들이기 전에 아이디얼 데이터화 시킬수 있는 로직과 메모리영역을 추가하여 변환의 정확도를 향상시킴과 아울러 변환 출력데이터를 임의로 바꿀수 있게 하여 응용범위를 확대할 수 있고, 또한 변환된 출력데이터를 가지고 임의의 선택영역을 설정하여 그 선택범위에서의 값을 임의로 변환하거나 보정하여 필요로 하는 출력값 또는 아이디얼값을 얻어낼 수 있으며, 또한 전체적으로 특성을 보정하여 성능을 향상시킬 수 있는 효과가 있다.The present invention relates to an analog / digital converter. In the conventional apparatus, since the output data is read directly from a register and processed, the comparison value is increased as the resolution increases. There was a significant difference from the ideal value, and the output data could not be arbitrarily manipulated, making it difficult to expand the application range. Accordingly, the present invention receives a second output data storage register that receives the output value stored in the output data storage register by the conversion control register and temporarily stores it, and receives the data stored by the second output data storage register and encodes it. The encoder and the address generator for generating an address according to the present invention are compared with the data of the first output data storage register and the ideal data, and the correction value is stored in advance, and the address signal of the encoder and the address generator is received in advance. An ideal data storage unit to which data of the area is read; And further comprising a third output data storage register configured to receive the corrected data of the ideal data storage unit according to a setting mode of the conversion control register, temporarily store the received data, and output the temporary data storage register to the internal data bus. By adding logic and memory areas that can be idealized data beforehand, the accuracy of the conversion can be improved, and the output range can be expanded by changing the conversion output data arbitrarily, and the arbitrary selection area can be set with the converted output data. By arbitrarily converting or correcting the value in the selection range, it is possible to obtain the required output value or ideal value, and there is an effect of improving the performance by correcting the characteristic as a whole.
Description
본 발명은 아나로그/디지털컨버터에 관한 것으로, 특히 변환된 출력데이터를 읽어들이기 전에 이 데이터를 아이디얼화 시킬수 있는 로직과 메모리영역을 추가하여 변환의 정확도를 향상시킴과 아울러 변환 출력 데이터를 임의로 바꿀수 있게 하여 그 응용범위를 확대시킬 수 있도록 한 아나로그/디지털컨버터에 관한 것이다.The present invention relates to an analog / digital converter, and in particular, a logic and a memory area that can idealize the data before reading the converted output data are added to improve the accuracy of the conversion and to change the converted output data arbitrarily. The present invention relates to an analog / digital converter capable of expanding its application range.
도1은 종래 아나로그/디지털컨버터에 대한 구성을 보인 블록도로서, 이에 도시된 바와같이 동작모드를 설정하는 변환제어레지스터(10)와; 상기 변환제어레지스터 (10)에 의해 동작모드가 설정되면 그에 따라 아나로그 입력신호(AVin)의 입력을 제어함과 아울러 변환된 값의 최종리드 여부를 제어하는 디지털제어레지스터(11)와; 상기 디지털제어레지스터(11)에 의해 아나로그입력신호(AVin)를 샘플링하거나 홀딩하는 샘플및 홀딩부(12)와; 기준출력전압을 선택 제어하는 기준출력전압선택제어부 (13)와; 상기 기준출력전압선택제어부(13)의 제어신호에 의해 소정 기준전압을 선택하여 출력하는 기준출력전압선택부(14)와; 상기 기준출력전압선택부(14)의 기준전압(AVref)과 상기 샘플및 홀딩부(12)의 입력 아나로그신호(AVin)를 입력받아 이를 비교하여 그에 따른 디지털신호를 출력하는 비교기(15)와; 상기 비교기(15)의 출력신호를 입력받아 이를 출력데이터저장레지스터(17)에 저장하고, 그 출력신호의 상태에 따라 시프팅하여 그에 따른 시프팅신호를 상기 기준출력전압선택제어부(13)로 출력하는 시프트부(16)로 구성되며, 이와같이 구성된 종래 장치의 동작을 설명한다.1 is a block diagram showing a configuration of a conventional analog / digital converter, and a conversion control register 10 for setting an operation mode as shown therein; A digital control register 11 for controlling the input of the analog input signal AVin and controlling whether or not the final value of the converted value is set accordingly when an operation mode is set by the conversion control register 10; A sample and holding unit 12 for sampling or holding an analog input signal AVin by the digital control register 11; A reference output voltage selection control unit 13 for selectively controlling the reference output voltage; A reference output voltage selection unit 14 for selecting and outputting a predetermined reference voltage according to a control signal of the reference output voltage selection control unit 13; A comparator 15 which receives the reference voltage AVref of the reference output voltage selector 14 and the input analog signal AVin of the sample and holding part 12 and compares them, and outputs a digital signal accordingly; ; Receives the output signal of the comparator 15 and stores it in the output data storage register 17, shifts according to the state of the output signal and outputs the shifting signal according to the reference output voltage selection control unit 13 accordingly. The operation of the conventional apparatus configured as described above, which is constituted by the shift unit 16, will be described.
먼저, 변환제어레지스터(10)에 의해 동작모드가 설정되면, 디지털제어레지스터(11)에 의해 샘플및 홀딩부(12)가 인에이블되어 아나로그입력신호(AVin)가 비교기(15)의 일측단자에 인가된다.First, when the operation mode is set by the conversion control register 10, the sample and holding unit 12 is enabled by the digital control register 11 so that the analog input signal AVin is connected to one terminal of the comparator 15. Is applied to.
또한, 기준출력전압선택제어부(13)에 의해 기준출력전압선택부(14)가 제어되어 소정 아나로그 기준전압(AVref)이 상기 비교기(15)의 타측단자에 인가된다.In addition, the reference output voltage selector 14 controls the reference output voltage selector 14 so that a predetermined analog reference voltage AVref is applied to the other terminal of the comparator 15.
그러면, 상기 비교기(15)는 디지털제어레지스터(11)의 소정 제어에 의해 입력아나로그신호(AVin)와 기준전압(AVref)을 비교하여 그에 따른 비교신호를 시프트부(16)에 인가하고, 이에 의해 상기 시프트부(16)는 상기 비교기(15)의 비교신호를 입력받아 이를 시프팅하여 그에 따른 디지털신호를 출력데이터저장레지스터(17)에 저장함과 아울러 기준출력전압선택제어부(13)에 출력한다.Then, the comparator 15 compares the input analog signal AVin and the reference voltage AVref by the predetermined control of the digital control register 11 and applies the corresponding comparison signal to the shift unit 16. The shift unit 16 receives the comparison signal of the comparator 15, shifts it, stores the digital signal in the output data storage register 17, and outputs the digital signal to the reference output voltage selection control unit 13. .
이때, 상기 출력데이터저장레지스터(17)는 상기 디지털제어레지스터(11)에 변환이 완료되었음을 알려 변환동작을 완료한다.At this time, the output data storage register 17 notifies the digital control register 11 that the conversion is completed and completes the conversion operation.
그러나, 상기와 같이 동작하는 종래 장치는 변환된 출력데이터를 처리함에 있어서 출력데이터를 레지스터에서 바로 읽어들여 처리하기 때문에 성능에 한계가 발생하여 리솔루션이 증가함에 따라 그 비교값은 아이디얼한 값과 상당한 차이를 보이고, 또한 출력데이터를 임의로 조작할 수 없어 응용범위를 확대하기 어려운 문제점이 있었다.However, the conventional apparatus operating as described above reads the output data directly from the register and processes the output data, so that the performance is limited and the resolution increases as the resolution increases. In addition, there was a problem in that it was difficult to expand the scope of application because there was a difference, and the output data could not be arbitrarily manipulated.
따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 변환된 출력데이터를 읽어들이기전에 이 데이터를 아이디얼화 시킬수 있는 로직과 메모리영역을 추가하여 변환의 정확도를 향상시킴과 아울러 변환 출력 데이터를 임의로 바꿀수 있게 하여 그 응용범위를 확대시킬수 있도록 한 아나로그/디지털컨버터를 제공함에 그 목적이 있다.Therefore, the present invention devised in view of the above problems adds a logic and a memory area that can idealize the data before reading the converted output data to improve the accuracy of the conversion and change the converted output data arbitrarily. The aim is to provide an analog / digital converter that can extend its application range.
도1은 종래 아나로그/디지털컨버터에 대한 구성을 보인 블록도.1 is a block diagram showing a configuration of a conventional analog / digital converter.
도2는 본 발명 아나로그/디지털컨버터에 대한 구성을 보인 블록도.Figure 2 is a block diagram showing the configuration of the analog / digital converter of the present invention.
*****도면의 주요부분에 대한 부호의 설명********** Description of the symbols for the main parts of the drawings *****
10:변환제어레지스터 11:디지털제어레지스터10: Conversion control register 11: Digital control register
12:샘플및 홀딩부 13:기준출력전압선택제어부12: Sample and holding section 13: Reference output voltage selection control section
14:기준출력전압선택부 15:비교기14: reference output voltage selector 15: comparator
16:시프트부 17:제1 출력데이터저장레지스터16: Shift section 17: First output data storage register
20:제2 출력데이터저장레지스터 21:엔코더및 어드레스발생부20: Second output data storage register 21: Encoder and address generator
22:아이디얼데이터저장부 23:제3 출력데이터저장레지스터22: ID data storage 23: third output data storage register
상기와 같은 목적을 달성하기 위한 본 발명은 동작모드를 설정하는 변환제어레지스터와; 상기 변환제어레지스터에 의해 동작모드가 설정되면 그에 따라 아나로그 입력신호의 입력을 제어함과 아울러 변환된 값의 최종리드 여부를 제어하는 디지털제어레지스터와; 상기 디지털제어레지스터에 의해 아나로그입력신호를 샘플링하거나 홀딩하는 샘플및 홀딩부와; 기준출력전압을 선택 제어하는 기준출력전압선택제어부와; 상기 기준출력전압선택제어부의 제어신호에 의해 소정 기준전압을 선택하여 출력하는 기준출력전압선택부와; 상기 기준출력전압선택부의 기준전압과 상기 샘플및 홀딩부의 입력 아나로그신호를 입력받아 이를 비교하여 그에 따른 디지털신호를 출력하는 비교기와; 상기 비교기의 출력신호를 입력받아 이를 제1 출력데이터저장레지스터에 저장하고, 그 출력신호의 상태에 따라 시프팅하여 그에 따른 시프팅신호를 상기 기준출력전압선택제어부로 출력하는 시프트부로 구성된 아나로그/디지털 컨버터에 있어서, 상기 변환제어레지스터에 의해 출력데이터저장레지스터에 저장된 출력값을 입력받아 이를 일시 저장하는 제2 출력데이터저장레지스터와, 상기 제2 출력데이터저장레지스터에 의해 저장된 데이터를 입력받아 이를 엔코딩하여 그에 따른 어드레스를 생성하는 엔코더 및 어드레스발생부와, 상기 제1 출력데이터저장레지스터의 데이터와 이상적인 데이터를 비교하여 그에 따른 보정값을 미리 저장하고, 상기 엔코더 및 어드레스발생부의 어드레스신호를 입력받아 그에 따른 어드레스영역의 데이터가 리드되는 아이디얼데이터저장부와; 상기 아이디얼데이터저장부의 보정된 데이터를 상기 변환제어레지스터의 설정 모드에 따라 입력받아 이를 일시 저장한후 인터널 데이터버스에 출력하는 제3 출력데이터저장레지스터를 더 포함하여 구성한 것을 특징으로 한다.The present invention for achieving the above object is a conversion control register for setting the operation mode; A digital control register for controlling an input of an analog input signal and controlling whether or not a final value of the converted value is set accordingly when an operation mode is set by the conversion control register; A sample and holding unit for sampling or holding an analog input signal by the digital control register; A reference output voltage selection control unit for selecting and controlling the reference output voltage; A reference output voltage selection unit for selecting and outputting a predetermined reference voltage according to a control signal of the reference output voltage selection control unit; A comparator configured to receive a reference voltage of the reference output voltage selector and an input analog signal of the sample and holding part and compare the same and output a digital signal accordingly; An analog / converter which receives an output signal of the comparator and stores it in a first output data storage register, shifts according to the state of the output signal, and outputs a shifting signal according to the state of the output signal to the reference output voltage selection controller; A digital converter comprising: a second output data storage register for receiving an output value stored in an output data storage register by the conversion control register and temporarily storing the output value; and receiving the data stored by the second output data storage register and encoding the same; The encoder and the address generator for generating the address and the data of the first output data storage register are compared with the ideal data, and the correction value is stored in advance, and the address signal of the encoder and the address generator is received accordingly. The data in the address area is read. Ideal data storage unit; And a third output data storage register configured to receive the corrected data of the ideal data storage unit according to a setting mode of the conversion control register, temporarily store the received data, and output the temporary data storage register to the internal data bus.
이하, 본 발명에 의한 아나로그/디지털 컨버터에 대한 작용 및 효과를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, the operation and effect of the analog / digital converter according to the present invention will be described in detail with reference to the accompanying drawings.
도2는 본 발명 아나로그/디지털 컨버터에 대한 구성을 보인 블록도로서, 이에 도시한 바와같이 동작모드를 설정하는 변환제어레지스터(10)와; 상기 변환제어레지스터 (10)에 의해 동작모드가 설정되면 그에 따라 아나로그 입력신호(AVin)의 입력을 제어함과 아울러 변환된 값의 최종리드 여부를 제어하는 디지털제어레지스터(11)와; 상기 디지털제어레지스터(11)에 의해 아나로그입력신호(AVin)를 샘플링하거나 홀딩하는 샘플및 홀딩부(12)와; 기준출력전압을 선택 제어하는 기준출력전압선택제어부 (13)와; 상기 기준출력전압선택제어부(13)의 제어신호에 의해 소정 기준전압 (AVref)을 선택하여 출력하는 기준출력전압선택부(14)와; 상기 기준출력전압선택부 (14)의 기준전압(AVref)과 상기 샘플및 홀딩부(12)의 입력 아나로그신호(AVin)를 입력받아 이를 비교하여 그에 따른 디지털신호를 출력하는 비교기(15)와; 상기 비교기(15)의 출력신호를 입력받아 이를 제1 출력데이터저장레지스터(17)에 저장하고, 그 출력신호의 상태에 따라 시프팅하여 그에 따른 시프팅신호를 상기 기준출력전압선택제어부(13)로 출력하는 시프트부(16)와; 상기 변환제어레지스터(10)에 의해 상기 제1 출력데이터저장레지스터(17)에 저장된 출력값을 입력받아 이를 일시 저장하는 제2 출력데이터저장레지스터(20)와, 상기 제2 출력데이터저장레지스터 (20)에 의해 저장된 데이터를 입력받아 이를 엔코딩하여 그에 따른 어드레스를 생성하는 엔코더 및 어드레스발생부(21)와, 상기 제1 출력데이터저장레지스터(17)의 데이터와 이상적인 데이터를 비교하여 그에 따른 보정값을 미리 저장하고, 상기 엔코더 및 어드레스발생부(21)의 어드레스신호를 입력받아 그에 따른 어드레스영역의 데이터가 리드되는 아이디얼데이터저장부(22)와; 상기 아이디얼데이터저장부(22)의 보정된 데이터를 상기 변환제어레지스터(10)의 설정 모드에 따라 입력받아 이를 일시 저장한후 인터널 데이터버스에 출력하는 제3 출력데이터저장레지스터(23)로 구성하며, 이와같이 구성한 본 발명의 동작을 설명한다.Fig. 2 is a block diagram showing the configuration of the analog / digital converter of the present invention, and a conversion control register 10 for setting an operation mode as shown in the figure; A digital control register 11 for controlling the input of the analog input signal AVin and controlling whether or not the final value of the converted value is set accordingly when an operation mode is set by the conversion control register 10; A sample and holding unit 12 for sampling or holding an analog input signal AVin by the digital control register 11; A reference output voltage selection control unit 13 for selectively controlling the reference output voltage; A reference output voltage selector 14 for selecting and outputting a predetermined reference voltage AVref according to a control signal of the reference output voltage selection control unit 13; A comparator 15 which receives the reference voltage AVref of the reference output voltage selector 14 and the input analog signal AVin of the sample and holding part 12, compares them, and outputs a digital signal accordingly; ; The output signal of the comparator 15 is received and stored in the first output data storage register 17, and shifted according to the state of the output signal, thereby shifting the shifting signal according to the reference output voltage selection control unit 13. A shift unit 16 for outputting the data; A second output data storage register 20 which receives the output value stored in the first output data storage register 17 by the conversion control register 10 and temporarily stores the output value; and the second output data storage register 20. The encoder and address generator 21 for receiving the data stored therein and encoding the encoded data to generate the corresponding address, and compares the ideal data with the data of the first output data storage register 17 to preset the correction value accordingly. An ideal data storage unit 22 for storing the data and receiving the address signals of the encoder and the address generator 21 and reading the data of the address area accordingly; And a third output data storage register 23 which receives the corrected data of the ideal data storage unit 22 according to the setting mode of the conversion control register 10, temporarily stores the data and outputs it to the internal data bus. The operation of the present invention configured as described above will be described.
먼저, 일반적인 동작은 종래와 동일하다. 즉, 변환제어레지스터(10)에 의해 동작모드가 설정되면, 디지털제어레지스터(11)에 의해 샘플및 홀드부(12)가 인에이블되어 아나로그입력신호(AVin)가 비교기(15)의 일측단자에 인가된다.First, the general operation is the same as in the prior art. That is, when the operation mode is set by the conversion control register 10, the sample and hold section 12 is enabled by the digital control register 11 so that the analog input signal AVin is connected to one terminal of the comparator 15. Is applied to.
또한, 기준출력전압선택제어부(13)에 의해 기준출력전압선택부(14)가 제어되어 소정 아나로그 기준전압(AVref)이 상기 비교기(15)의 타측단자에 인가된다.In addition, the reference output voltage selector 14 controls the reference output voltage selector 14 so that a predetermined analog reference voltage AVref is applied to the other terminal of the comparator 15.
그러면, 상기 비교기(15)는 디지털제어레지스터(11)의 소정 제어에 의해 입력아나로그신호(AVin)와 기준전압(AVref)을 비교하여 그에 따른 비교신호를 시프트부(16)에 인가하고, 이에 의해 상기 시프트부(16)는 상기 비교기(15)의 비교신호를 입력받아 이를 시프팅하여 그에 따른 디지털신호를 제1 출력데이터저장레지스터(17)에저장함과 아울러 기준출력전압선택제어부(13)에 출력한다.Then, the comparator 15 compares the input analog signal AVin and the reference voltage AVref by the predetermined control of the digital control register 11 and applies the corresponding comparison signal to the shift unit 16. The shift unit 16 receives the shift signal of the comparator 15 and shifts it to store the digital signal in the first output data storage register 17 and to the reference output voltage selection control unit 13. Output
이때, 상기 제1 출력데이터저장레지스터(17)는 상기 디지털제어레지스터(11)에 변환이 완료되었음을 알려 변환동작을 완료한다.At this time, the first output data storage register 17 notifies the digital control register 11 that the conversion is completed and completes the conversion operation.
여기서, 본 발명은 아나로그/디지털 변환동작을 정확하게 구현하기 위하여 보정동작을 수행하는 데 이를 설명하면 다음과 같다.Herein, the present invention performs the correction operation in order to accurately implement the analog / digital conversion operation.
우선, 변환제어레지스터(10)의 설정모드에 따라 제1 출력데이터저장레지스터(17)의 저장값을 인터널 데이터버스를 통해 출력한다.First, the stored value of the first output data storage register 17 is output via the internal data bus in accordance with the setting mode of the conversion control register 10.
이때, 상기 제1 출력데이터저장레지스터(17)의 출력신호로부터 아나로그/디지털컨버터의 실제 특성을 알수 있게 되고, 이에 의해 아이디얼데이터와의 차이를 보정해주는 테이블을 작성하여 이를 미리 아이디얼데이터저장부(22)에 저장한다.At this time, the actual characteristics of the analog / digital converter can be known from the output signal of the first output data storage register 17, thereby creating a table for correcting the difference with the ideal data and generating the table in advance. 22).
이후, 상기 변환제어레지스터(10)의 모드설정에 따라, 제1 출력데이터저장레지스터 (17)의 데이터를 인터널 데이터버스를 통해 임시로 제2 출력데이터저장레지스터 (20)에 저장하고, 엔코더및 어드레스발생부(21)는 상기 제2 출력데이터저장레지스터(20)의 데이터를 입력받아 이를 엔코딩하여 그에 따른 데이터의 조합에 따라 하나의 어드레스를 발생하게 된다.Thereafter, according to the mode setting of the conversion control register 10, the data of the first output data storage register 17 is temporarily stored in the second output data storage register 20 through the internal data bus, and the encoder and The address generator 21 receives the data of the second output data storage register 20 and encodes the data to generate one address according to the combination of the data.
그러면, 아이디얼데이터저장부(22)는 상기 엔코더및 어드레스발생부(21)의 어드레스에 의해 선택된 영역의 데이터를 제3 출력데이터저장레지스터(23)에 저장하게 되고, 이후 변환제어레지스터(10)의 설정모드에 따라 그 보정되어 저장된 데이터를 인터널 데이터버스에 출력한다.Then, the ideal data storage unit 22 stores the data of the area selected by the address of the encoder and the address generator 21 in the third output data storage register 23, and then the conversion control register 10 According to the setting mode, the corrected and stored data are output to the internal data bus.
다시 말하면, 입력아나로그신호값과 출력값을 비교하여 작성된 일대일의 비교테이블을 이용하여 입력 아나로그신호의 실제값과 가장 가까운 값을 얻을 수 있게 보정표를 작성하고, 데이터조합에 따라 하나의 메모리 어드레스를 지정하게 로직을 설정해 두었으므로, 이에 맞추어 메모리 영역에 보정값을 써주면 실제 아나로그/디지털동작에서 입력아나로그신호가 입력되었을 때 최종 출력데이터를 보정된 값을 읽을 수 있어 보다 정교한 아나로그/디지털컨버터를 구현할 수 있다.In other words, by using the one-to-one comparison table created by comparing the input analog signal value and the output value, a correction table is prepared to obtain a value closest to the actual value of the input analog signal. Since the logic is set to specify, the correction value is written in the memory area accordingly so that the final output data can be read when the input analog signal is input in the actual analog / digital operation. Digital converter can be implemented.
이상에서 상세히 설명한 바와같이 본 발명은 변환된 출력데이터를 읽어들이기 전에 아이디얼 데이터화 시킬수 있는 로직과 메모리영역을 추가하여 변환의 정확도를 향상시킴과 아울러 변환 출력데이터를 임의로 바꿀수 있게 하여 응용범위를 확대할 수 있고, 또한 변환된 출력데이터를 가지고 임의의 선택영역을 설정하여 그 선택범위에서의 값을 임의로 변환하거나 보정하여 필요로 하는 출력값 또는 아이디얼값을 얻어낼 수 있으며, 또한 전체적으로 특성을 보정하여 성능을 향상시킬 수 있는 효과가 있다.As described in detail above, the present invention improves the accuracy of the conversion by adding logic and a memory area that can be converted into ideal data before reading the converted output data, and can expand the scope of application by arbitrarily changing the converted output data. In addition, by setting an arbitrary selection area with the converted output data, it is possible to arbitrarily convert or correct the value in the selection range to obtain the required output value or ideal value. It can be effected.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990011008A KR100302606B1 (en) | 1999-03-30 | 1999-03-30 | Analog/digital converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990011008A KR100302606B1 (en) | 1999-03-30 | 1999-03-30 | Analog/digital converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000061732A KR20000061732A (en) | 2000-10-25 |
| KR100302606B1 true KR100302606B1 (en) | 2001-10-29 |
Family
ID=19578203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990011008A KR100302606B1 (en) | 1999-03-30 | 1999-03-30 | Analog/digital converter |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100302606B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230002473U (en) | 2022-06-21 | 2023-12-28 | 유양숙 | Image conversion Moving car using Solar panel |
-
1999
- 1999-03-30 KR KR1019990011008A patent/KR100302606B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230002473U (en) | 2022-06-21 | 2023-12-28 | 유양숙 | Image conversion Moving car using Solar panel |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000061732A (en) | 2000-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4285506B2 (en) | Auto gain control circuit | |
| US7030800B2 (en) | Analog-to-digital conversion apparatus and method | |
| KR100302606B1 (en) | Analog/digital converter | |
| US5982312A (en) | A/D converter circuit capable of compensating A/D-converted digital signals | |
| US6181268B1 (en) | Successive approximation A/D converter improving tracking ability of digital signal to analog signal | |
| JP2007158719A (en) | Image reader and sampling timing decision method | |
| US4037226A (en) | Pulse code modulation compressor | |
| US6104327A (en) | Interface circuit for serial D-A converter | |
| JP3461672B2 (en) | Successive approximation A / D converter | |
| JPS6161577B2 (en) | ||
| KR100824378B1 (en) | Apparatus for comparing bit reverse amplitude of word and method thereof | |
| US4068229A (en) | High speed coding system for PCM signals with coarse and fine coding in an overlapping range | |
| US7236022B2 (en) | Device and method for setting an initial value | |
| KR100280494B1 (en) | Analog / Digital Converter | |
| JPH0526372B2 (en) | ||
| US4998107A (en) | Control method of multi-channel digital-to-analog converting circuit | |
| KR100933585B1 (en) | Tracking Analog-to-Digital Converter with Hysteresis | |
| KR100318446B1 (en) | An analog-digital converter using successive approximation register | |
| JP2006287505A (en) | Digital video signal processing circuit | |
| KR100667907B1 (en) | Analog to digital converter | |
| KR19980057443U (en) | D / A Inverter for PLC | |
| JPH0568912B2 (en) | ||
| JPS5819184B2 (en) | Image reading method and reading device | |
| KR940010431B1 (en) | Direct level compensation circuit of adc | |
| WO2001061862A3 (en) | Digital/analogue converter which may be calibrated |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050620 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |