KR100299593B1 - Back lapping in-line system for semiconductor fabrication - Google Patents

Back lapping in-line system for semiconductor fabrication Download PDF

Info

Publication number
KR100299593B1
KR100299593B1 KR1019980001983A KR19980001983A KR100299593B1 KR 100299593 B1 KR100299593 B1 KR 100299593B1 KR 1019980001983 A KR1019980001983 A KR 1019980001983A KR 19980001983 A KR19980001983 A KR 19980001983A KR 100299593 B1 KR100299593 B1 KR 100299593B1
Authority
KR
South Korea
Prior art keywords
wafer
unit
vinyl
centering
perform
Prior art date
Application number
KR1019980001983A
Other languages
Korean (ko)
Other versions
KR19990066232A (en
Inventor
황도윤
김진흥
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980001983A priority Critical patent/KR100299593B1/en
Priority to US09/234,498 priority patent/US6269281B1/en
Publication of KR19990066232A publication Critical patent/KR19990066232A/en
Application granted granted Critical
Publication of KR100299593B1 publication Critical patent/KR100299593B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

PURPOSE: A back lapping in-line system for semiconductor fabrication is provided to process a wafer polishing process such as a vinyl coating process, a backside polishing process, and a vinyl removal process by using an in-line process. CONSTITUTION: A server(124) including a program performing an in-line process is connected with a network line(120). The server(124) is connected with an in-line system(126). The server(124) exchanges necessary information for performing the in-line process with the in-line system(126). The inline system(126) is formed with a loading portion(128), the first centering portion(130), a taping laser cutting portion(132), the second centering portion(134), a grinding portion(136), a cleaning portion(138), the third centering portion(140), a UV inspection portion(142), a removal portion(144), and an unloading portion(146). A wafer is loaded on the loading portion(128) and unloaded from the unloading portion(146).

Description

반도체장치 제조용 백 랩핑 인라인 시스템(Back lapping in-line system for fabrication semiconductor device)Back lapping in-line system for fabrication semiconductor device

본 발명은 반도체장치 제조를 위한 백 랩핑(Back Lapping) 인라인(In-line) 시스템에 관한 것으로서, 보다 상세하게는 비닐 도포, 이면 연마 및 비닐 제거 공정을 포함하는 일련의 공정을 인라인으로 진행하도록 개선시킨 반도체장치 제조를 위한 백 랩핑 인라인 시스템에 관한 것이다.BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to a back lapping in-line system for semiconductor device manufacturing, and more particularly, to improve in-line a series of processes including vinyl coating, back polishing and vinyl removal processes. The present invention relates to a back wrapping inline system for manufacturing a semiconductor device.

통상, 반도체 웨이퍼는 패키지(Package)로 가공되며, 반도체 웨이퍼를 패키지로 가공하는 공정에는 웨이퍼의 이면(Back side)을 연마하는 공정이 포함되어 있고, 이면 연마를 포함하는 일련의 단위 공정은 백 랩(Back Lap) 또는 백 그라인드(Back Grind) 공정이라 한다.In general, a semiconductor wafer is processed into a package, and the process of processing the semiconductor wafer into a package includes a process of polishing the back side of the wafer, and a series of unit processes including backside polishing are performed in the back wrap. (Back Lap) or back grind (Back Grind) process.

도1을 참조하면, 연삭기를 이용하는 이면 연마 공정을 포함하는 백 랩 공정은 웨이퍼 제조 공정(10)과 어셈블리 공정(20) 사이에 진행되며, 백 랩 공정은 상세하게는 이면 연마 전(前) 공정(12), 비닐도포 공정(14), 이면연마 공정(16), 비닐제거 공정(18) 및 이면연마 후(後) 공정(20)의 순으로 진행된다.Referring to FIG. 1, a back wrap process including a back polishing process using a grinding machine is performed between a wafer fabrication process 10 and an assembly process 20, and the back wrap process is specifically a back surface pre-process. (12), the vinyl coating step 14, the back polishing step 16, the vinyl removal step 18, and the back polishing step 20 are performed in this order.

전술한 공정 중 비닐 도포 공정(14)은 후속되는 이면 연마 공정(16) 중에 발생되는 실리콘 가루로부터 웨이퍼의 패턴면을 보호하기 위하여 랩 전에 비닐을 패턴면 상부에 도포하는 것이고, 비닐 제거 공정(14, 18)은 이면 연마 공정(16) 후 웨이퍼 표면의 불필요하게된 비닐을 제거하는 것으로며, 이들 공정은 이면 연마 공정 중 웨이퍼의 패턴을 보호하기 위한 필수적인 공정이다.In the above-described process, the vinyl coating process 14 is to apply vinyl on top of the patterned surface before the wrap in order to protect the patterned surface of the wafer from the silicon powder generated during the subsequent backside polishing process 16, and the vinyl removal process 14 , 18) is to remove unnecessary vinyl on the wafer surface after the backside polishing process 16, which is an essential process for protecting the pattern of the wafer during the backside polishing process.

전술한 이면 연마 공정(16)은 다이아몬드 휠에 의하여 웨이퍼의 이면이 연삭되며, 웨이퍼의 이면 연마 중에 다이아몬드 휠의 강한 회전에 의하여 마찰열이 필연적으로 발생되고, 웨이퍼는 종종 이 마찰열에 의하여 어느 정도 휘어지는 현상이 발생된다. 이를 랩페이지(Wrapage) 불량이라 한다.In the above-described back surface polishing process 16, the back surface of the wafer is ground by a diamond wheel, and friction heat is inevitably generated by the strong rotation of the diamond wheel during back surface polishing of the wafer, and the wafer is often bent to some extent by this frictional heat. Is generated. This is called a wrappage failure.

랩페이지 불량은 웨이퍼의 구경이 커질수록 심하게 발생되며, 랩페이지 불량은 웨이퍼의 카세트 로딩/언로딩시에 웨이퍼의 부적절한 적재 또는 로딩/언로딩 오류를 유발시켜서 심하게는 웨이퍼에 치명적인 손상을 야기시키기도 한다.Lap page defects are more severe as the wafer size increases, and lap page defects can lead to improper loading or loading / unloading of the wafer during cassette loading / unloading of the wafer, which can result in severe damage to the wafer. .

도1의 공정을 수행하기 위해서 비닐 도포 공정, 이면 연마 공정 및 비닐 제거 공정을 수행하기 위한 설비는 도2와 같이 구성된다.In order to perform the process of FIG. 1, a facility for performing a vinyl coating process, a back surface polishing process, and a vinyl removing process is configured as shown in FIG. 2.

즉, 네트워크 회선(30)에 매뉴얼 인터페이스(32, 34, 36)가 연결되어 있으며, 매뉴얼 인터페이스(32, 34, 36)는 해당 설비인 비닐 도포를 수행하는 라미네이터(Laminator)(38), 이면 연마를 수행하는 백 그라인더(40) 및 비닐 제거를 수행하는 제거기(Remover)(42)와 네트워크 회선(30)을 접속시키고 있다.That is, the manual interface 32, 34, 36 is connected to the network line 30, and the manual interface 32, 34, 36 is a laminator 38 for performing vinyl coating, which is a corresponding facility, and backside polishing. The back grinder 40 for performing the operation and the remover 42 for performing the vinyl removal are connected to the network line 30.

그리고, 구체적으로, 라이네이터(38)는 로딩부(44)와 프리컷(Pre-cut)부(46), 센터링부(Centering)(48), 와이어컷(Wire Cut)부(50) 및 언로딩부(52)로 이루어진다. 그리고, 백 그라인더(40)는 로딩부(54), 센터링부(56), 그라인딩부(58), 클리닝부(60) 및 언로딩부(62)로 이루어진다. 또한, 제거기(42)는 로딩부(64), 센터링부(66), UV조사부(68), 제거부(70) 및 언로딩부(72)로 이루어진다.In detail, the reiner 38 includes a loading unit 44, a pre-cut unit 46, a centering unit 48, a wire cut unit 50, and an unmounter unit. It consists of a loading unit 52. The back grinder 40 includes a loading part 54, a centering part 56, a grinding part 58, a cleaning part 60, and an unloading part 62. In addition, the remover 42 includes a loading unit 64, a centering unit 66, a UV irradiation unit 68, a removing unit 70, and an unloading unit 72.

전술한 라미네이터(38), 백 그라인더(40) 및 제거기(42)는 각각의 매뉴얼 인터페이스(32, 34, 36)를 통하여 호스트 컴퓨터(도시되지 않음) 또는 다른 설비와 정보를 통신하면서 정해진 동작을 수행한다.The above-described laminator 38, back grinder 40, and eliminator 42 perform predetermined operations while communicating information with a host computer (not shown) or other facilities through respective manual interfaces 32, 34, and 36. do.

그러나, 종래의 웨이퍼의 이면 연마를 수행하기 위한 설비는 도2와 같이 각각의 설비, 즉 라미네이터(38), 백 그라인더(40) 및 제거기(42) 별로 로딩부와 언로딩부가 필수적으로 구비되어 있어서 일련의 연속되는 공정을 수행하기 위한 중복적인 구성 요소가 발생되었다.However, in the conventional apparatus for performing backside polishing of the wafer, as shown in FIG. 2, the loading unit and the unloading unit are essentially provided for each facility, that is, the laminator 38, the back grinder 40, and the remover 42. Duplicate components have been created to perform a series of successive processes.

그리고, 중복적인 구성요소가 발생되는 만큼의 시간 지연이 종래의 설비에서는 불가피하였으며, 라미네이터(38)와 백 그라인더(40) 사이의 웨이퍼 이송을 위한 임시저장고와 백 그라인더(40)와 제거기(42) 사이의 웨이퍼 이송을 위한 임시저장고가 필요하여서 불필요한 작업공간이 요구되었다.In addition, a time delay as long as a redundant component is generated is inevitable in a conventional installation, and a temporary storage, a back grinder 40, and a remover 42 for wafer transfer between the laminator 38 and the back grinder 40 are removed. There was a need for temporary storage for wafer transfer between them, thus requiring unnecessary work space.

그리고, 전술한 각 단위 설비 중 이면 연마 후 랩페이지 불량이 발생된 웨이퍼의 경우 세 번의 로딩과 세 번의 언로딩이 수행되는 중 휘어짐 정도에 따라서 긁힘이나 파손되는 경우가 종종 발생되어서 수율이 저하되는 문제점이 있었으며, 특히 최근 웨이퍼가 대 구경화되는 상태에서 이는 심각하게 고려되어야 할 사항으로 인식되고 있다.In addition, in the case of the wafers in which the lappage defects are generated after the polishing of the back surface of each of the above-described unit facilities, scratches or breakages are often caused depending on the degree of warpage during three loading and three unloading operations. In particular, in recent years with large wafers, this has been recognized as a serious consideration.

즉, 종래의 이면 연마를 수행하기 위한 설비는, 첫째 랩페이지 불량 웨이퍼가 로딩 및 언로딩될 때 그 로딩 및 언로딩되는 회수가 많았으므로 웨이퍼가 손상될 확률이 높았으며, 둘째 각 단위 공정들이 서로 다른 설비에서 분리되어 진행되었으므로 그로 인한 불필요한 저장공간이 필요하였으며, 세째 한 런(Run)을 진행함에 있어서 설비간의 연속성이 단절됨으로써 각각의 공정이 완료되어야 다음 공정이 진행되었으므로 턴 어라운드 타임(Turn Around Time)이 길어지는 현상이 발생되어서 생산성이 저하되는 등의 문제점이 있었다.In other words, the conventional apparatus for performing backside polishing has a high probability of damaging the wafer because the number of times the loaded and unloaded wafers are first loaded and unloaded is high, and the second unit processes are different from each other. Since it was separated from other facilities, unnecessary storage space was required.Turn Around Time was performed because the next process was completed after each process was completed by disconnecting the continuity between facilities in the third run. There is a problem that the longer the) occurs, the lower the productivity.

본 발명의 목적은, 웨이퍼의 이면 연마를 위한 비닐 도포 공정과 이면 연마 공정 및 비닐 제거 공정을 인라인화하여 단일 공정으로 진행시키기 위한 반도체장치 제조를 위한 백 랩핑 인라인 시스템을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a back lapping inline system for manufacturing a semiconductor device for inlining a vinyl coating process for backside polishing of a wafer, a backside polishing process and a vinyl removal process in a single process.

본 발명의 다른 목적은 웨이퍼의 이면 연마를 위한 비닐 도포 공정과 이면 연마 공정 및 비닐 제거 공정을 인라인화하여 단위 공정간 웨이퍼의 이송빈도를 줄임으로써 랩페이지 불량 웨이퍼의 손상을 줄일수 있는 반도체장치 제조를 위한 백 랩핑 인라인 시스템을 제공하는 데 있다.Another object of the present invention is to manufacture a semiconductor device that can reduce damage to a defective wafer wafer by reducing the transfer frequency of wafers between unit processes by inlining a vinyl coating process, a back polishing process, and a vinyl removal process for backside polishing of a wafer. To provide a back wrapping inline system for the system.

본 발명의 또다른 목적은 웨이퍼의 이면 연마를 위한 비닐 도포 공정과 이면 연마 공정 및 비닐 제거 공정을 인라인화하여 단위 공정을 수행하기 위한 설비간의 불필요한 저장요소를 없애기 위한 반도체장치 제조를 위한 백 랩핑 인라인 시스템을 제공하는 데 있다.It is still another object of the present invention to provide a back lapping inline for manufacturing a semiconductor device for eliminating unnecessary storage elements between equipment for performing a unit process by inlining a vinyl coating process for backside polishing of a wafer, and a backside polishing process and a vinyl removal process. To provide a system.

본 발명의 또다른 목적은 웨이퍼의 이면 연마를 위한 비닐 도포 공정과 이면 연마 공정 및 비닐 제거 공정을 인라인화하여 턴 어라운드 타임(Turn Around Time)을 줄이기 위한 반도체장치 제조를 위한 백 랩핑 인라인 시스템을 제공하는 데 있다.It is still another object of the present invention to provide a back lapping inline system for manufacturing a semiconductor device for reducing turn around time by inlining a vinyl coating process, a back polishing process, and a vinyl removal process for backside polishing of a wafer. There is.

도1은 종래의 반도체장치 제조용 백 랩핑 공정을 포함하는 공정을 나타내는 공정도이다.1 is a process diagram showing a process including a back lapping process for manufacturing a conventional semiconductor device.

도2는 종래의 백 랩핑 공정을 수행하기 위한 시스템의 블록도이다.2 is a block diagram of a system for performing a conventional back lapping process.

도3은 본 발명에 따른 백 랩핑을 위한 인라인 공정을 포함하는 공정을 나타내는 공정도이다.3 is a process diagram showing a process including an inline process for back lapping according to the present invention.

도4는 본 발명에 따른 반도체장치 제조용 백 랩핑 인라인 시스템의 실시예를 나타내는 블록도이다.4 is a block diagram illustrating an embodiment of a back wrapping inline system for manufacturing a semiconductor device according to the present invention.

※도면의 주요부분에 대한 부호의 설명※ Explanation of symbols for main parts of drawing

10, 110 : 웨이퍼 제조공정 12, 112 : 이면 연마 전 공정10, 110: wafer manufacturing process 12, 112: backside polishing process

14 : 비닐도포 공정 16 : 이면 연마 공정14: vinyl coating process 16: back surface polishing process

18 : 비닐제거 공정 20, 116 : 이면 연마 후 공정18: vinyl removal process 20, 116: back side polishing process

22, 118 : 어셈블리 공정 30, 120 : 네트워크 회선22, 118: assembly process 30, 120: network circuit

32, 34, 36 : 매뉴얼 인터페이스 38 : 라미네이터32, 34, 36: manual interface 38: laminator

40 : 백 그라인더 42 : 제거기40: Back Grinder 42: Eliminator

44, 54, 62, 128 : 로딩부 46 : 프리컷부44, 54, 62, 128: Loading part 46: Precut part

50 : 와이어컷부 52, 64, 72, 146 : 언로딩부50: wire cut portion 52, 64, 72, 146: unloading portion

58, 136 : 그라인딩부 60, 138 : 클리닝부58, 136: grinding unit 60, 138: cleaning unit

68, 142 : UV 조사부 70, 144 : 제거부68, 142: UV irradiation 70, 144: removal

114 : 인라인 공정 124 : 서버114: Inline Process 124: Server

126 : 인라인 설비 132 : 테이핑 레이저 커팅부126: in-line equipment 132: taping laser cutting unit

상기 목적을 달성하기 위한 본 발명에 따른 반도체장치 제조용 백 랩핑 인라인 시스템은, 네트워크 회선에 접속되고 웨이퍼에 대한 소정 비닐 도포 공정, 이면 연마 공정 및 비닐 제거 공정을 포함하는 인라인 공정을 제어하는 프로그램이 내장되는 서버 및 상기 서버에 통상의 통신을 위한 규격화된 라인으로 연결되고, 상기 비닐 도포 공정, 이면 연마 공정 및 비닐 제거 공정을 수행하기 위한 각 부가 순서대로 조합되며, 상기 각 부는 상기 서버와 통신되는 정보에 의하여 웨이퍼에 대하여 해당 공정을 수행하고, 로딩된 웨이퍼를 각 부의 해당 공정을 순차적으로 거치면서 언로딩되도록 이송시키는 온라인 설비를 구비하여 이루어진다.In order to achieve the above object, a back lapping inline system for manufacturing a semiconductor device according to the present invention includes a program for controlling an inline process connected to a network line and including a predetermined vinyl coating process, a backside polishing process and a vinyl removal process for a wafer. Connected to a server and a standardized line for normal communication to the server, the respective parts being combined in order to perform the vinyl coating process, the back polishing process and the vinyl removal process, wherein each part is information communicated with the server. By performing the process for the wafer by the, and is provided with an on-line facility for transferring the loaded wafer to be unloaded while going through the corresponding process of each part sequentially.

그리고, 상기 온라인 설비는, 웨이퍼가 로딩되는 로딩부, 상기 로딩된 웨이퍼가 이송되어 일차 센터링을 수행하는 제 1 센터링부, 일차 센터링되어 이송되는 웨이퍼의 패턴 형성면에 비닐을 도포하여 컷팅하는 테이핑 레이저 커팅부, 상기 비닐이 도포된 웨이퍼가 이송되면 이차 센터링을 수행하는 제 2 센터링부, 상기 이차센터링되어 이송되는 웨이퍼를 이면 연마하는 그라인딩부, 상기 그라인딩되어 이송되는 웨이퍼를 클리닝하는 클리닝부, 상기 클리닝된 웨이퍼가 이송되어 삼차 센티링하는 제 3 센터링부, 상기 삼차 센터링된 웨이퍼가 이송되어 UV로 조사하는 UV 조사부, 상기 UV 조사되어 연화된 비닐을 제거하는 제거부 및 상기 비닐이 제거된 웨이퍼를 언로딩하는 언로딩부의 순으로 조합되고; 상기 각 부분들은 상기 서버와의 정보교환에 의하여 단위공정 및 웨이퍼 이송을 수행하도록 구성될 수 있다.The on-line facility includes: a taping laser for applying and cutting vinyl to a loading portion on which a wafer is loaded, a first centering portion on which the loaded wafer is transferred to perform primary centering, and a pattern forming surface of the wafer to be primarily centered and transferred A cutting unit, a second centering unit performing secondary centering when the vinyl-coated wafer is transferred, a grinding unit polishing the back surface of the secondary-centered wafer to be transported, a cleaning unit to clean the wafer to be transferred, and the cleaning unit A third centering unit for transferring and transferring the wafer to the third center, a UV irradiation unit for transferring the third centered wafer and irradiating with UV, a removing unit for removing the UV-irradiated softened vinyl, and a wafer from which the vinyl is removed In order of unloading part to load Combined; Each of the parts may be configured to perform unit processing and wafer transfer by exchanging information with the server.

그리고, 단위 공정을 수행하는 상기 각 부분들에는 웨이퍼의 이송을 위한 이송벨트가 구비되어 인라인을 위한 웨이퍼 이송을 수행하도록 구성되거나, 웨이퍼의 이송을 위한 로봇이 구비되어 상기 로봇의 아암에 의하여 웨이퍼 이송이 수행되도록 구성될 수 있다.Each of the portions performing the unit process is provided with a transfer belt for transferring wafers and configured to perform wafer transfer for inline, or a robot for transferring wafers is provided for wafer transfer by the arm of the robot. This can be configured to be performed.

그리고, 상기 서버는 상기 인라인 설비를 이루는 각 부분들 중 미리 공정을 수행할 것이 선택된 부분에서 공정을 수행시키고 다른 부분에서 웨이퍼를 공정수행없이 이송시키도록 구성될 수 있다.In addition, the server may be configured to perform the process in a portion selected to perform a process in advance among the respective parts of the inline facility, and transfer the wafer in another portion without performing the process.

그리고, 상기 인라인 설비는 상기 각 부분들 중 필요에 따라서 단위 공정을 수행하기 위한 부분을 가감하여 구성될 수 있다.In addition, the inline facility may be configured by adding or subtracting a part for performing a unit process as necessary among the respective parts.

이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명에 따른 반도체장치 제조를 위한 백 랩핑 인라인 시스템의 실시예는 웨이퍼 이면 연마를 위한 일련의 도3과 같이 제조공정(110)과 어셈블리 공정(118) 사이의 백 랩 공정 중 비닐 도포, 이면 연마 및 비닐 제거 공정을 하나의 단위 공정인 인라인 공정(114)에서 수행하도록 하였고, 인라인 공정(114)의 전후에는 이면 연마 전 공정(112)과 이면 연마 후 공정(116)이 수행되도록 하였다.An embodiment of a back lapping inline system for manufacturing a semiconductor device according to the present invention is applied to vinyl backing and back polishing during the back wrap process between the fabrication process 110 and the assembly process 118 as shown in FIG. And the vinyl removal process is performed in one unit process, the in-line process 114, and before and after the in-line process 114, the pre-grinding process 112 and the post-grinding process 116 are performed.

도3의 인라인 공정(114)은 도4의 시스템에 의하여 수행된다.The inline process 114 of FIG. 3 is performed by the system of FIG.

도4를 참조하면, 네트워크 회선(120)에 다른 시스템이 접속되어 있고, 여기에 인라인 공정을 수행시키기 위한 프로그램이 내장된 서버(124)가 연결되어 있다. 서버(124)는 통상의 서버간 통신을 위한 규격을 갖는 라인을 통하여 인라인 설비(126)에 접속되어 인라인 공정을 진행하는데 필요한 정보를 인라인 설비(126)와 교환하도록 구성되어 있다.Referring to Fig. 4, another system is connected to the network line 120, and a server 124 in which a program for executing an inline process is embedded is connected. The server 124 is configured to be connected to the inline facility 126 via a line having a standard for normal server-to-server communication to exchange information with the inline facility 126 necessary to proceed with the inline process.

그리고, 인라인 설비(126)는 로딩부(128), 제 1 센터링부(130), 테이핑 레이저 커팅부(132), 제 2 센터링부(134), 그라인딩부(136), 클리닝부(138), 제 3 센터링부(140), UV조사부(142), 제거부(144) 및 언로딩부(146)가 조합되어 있으며, 이들 각 부간에는 웨이퍼를 이송하기 위한 통상의 로봇이나 이송벨트와 같은 것을 이용한 메카니즘을 갖는 이송장치(도시되지 않음)가 구성되고, 웨이퍼는 로딩부(128)에 로딩된 후 전술한 각부를 경유하면서 단계별 공정을 거친 후 최종적으로 언로딩부(146)에 언로딩된다.In addition, the inline facility 126 may include a loading unit 128, a first centering unit 130, a taping laser cutting unit 132, a second centering unit 134, a grinding unit 136, a cleaning unit 138, The third centering part 140, the UV irradiating part 142, the removing part 144 and the unloading part 146 are combined, and each of these parts uses a common robot or a conveying belt for conveying the wafer. A conveying apparatus (not shown) having a mechanism is configured, and the wafer is loaded into the loading unit 128 and then unloaded into the unloading unit 146 after a stepwise process through each of the above-described parts.

구체적으로 설명하면 다음과 같다.Specifically, it is as follows.

웨이퍼는 백 랩 공정을 수행하기 위한 이면 연마 전 공정(112)을 종료한 후 로딩부(128)로 이송되어 로딩되고, 그 후 웨이퍼는 센터링부(130)로 이송되어 테이핑 레이저 커팅 처리를 위한 일차 센터링이 수행되어 웨이퍼의 정렬이 이루어지며, 일차 센터링된 웨이퍼는 테이핑 레이저 커팅부(132)로 이송되어 테이핑 레이저 커팅이 수행되고, 커팅된 웨이퍼는 센터링부(134)로 이송되어 그라인딩을 위한 이차 센터링이 수행되어 웨이퍼의 정렬이 이루어지며, 이 정렬된 상태의 웨이퍼는 그라인딩부(136)로 이송되어 이면이 연마된다.The wafer is transferred to the loading unit 128 after finishing the back grinding process 112 to perform the back wrap process, and then the wafer is transferred to the centering unit 130 to perform the first step for the taped laser cutting process. Centering is performed to align the wafers, and the first centered wafer is transferred to the taping laser cutting unit 132 to perform taping laser cutting, and the cut wafer is transferred to the centering unit 134 to perform secondary centering for grinding. This is performed to align the wafer, and the wafer in the aligned state is transferred to the grinding unit 136 to polish the back surface.

이때 이면이 연마되면서 발생되는 실리콘 가루는 도포된 비닐에 의하여 웨이퍼의 표면 패턴에 영향을 미치지 못한다.At this time, the silicon powder generated while the back surface is polished does not affect the surface pattern of the wafer by the coated vinyl.

그라인딩부(136)에서 이면 연마된 웨이퍼는 클리닝부(138)로 이송되어 클리닝된 후 센터링부(140)로 이송되어 삼차 센터링이 수행되고, 삼차 센터링이 수행된 웨이퍼는 UV조사부(142)로 이송되어 UV를 조사받는다. 이때 UV에 의하여 웨이퍼 표면의 비닐은 제거하기 좋은 상태로 연화(軟貨)되고, 웨이퍼는 제거부(144)로 이송되어 표면의 연화된 비닐을 제거한 후 언로딩부(146)로 이송되어 언로딩된다.The wafer polished on the back surface of the grinding unit 136 is transferred to the cleaning unit 138, cleaned and then transferred to the centering unit 140 to perform tertiary centering, and the wafer on which tertiary centering is performed is transferred to the UV irradiation unit 142. UV light is irradiated. At this time, the vinyl on the surface of the wafer is softened in a good state to be removed by UV, and the wafer is transferred to the removing unit 144 to remove the softened vinyl from the surface, and then transferred to the unloading unit 146 to be unloaded. do.

전술한 일련의 공정은 각 조합된 부분들의 제어부(도시되지 않음)와 서버(124)의 통상의 규격화된 인터페이스 방식에 의하여 제어되어지며, 각 공정별로 발생되는 공정정보는 서버(124)로 전송되어 저장되고, 이 공정정보는 네트워크 회선(30)을 통하여 호스트 컴퓨터(도시되지 않음)의 메인 공정관리 프로그램에 의하여 활용된다.The above-described series of processes are controlled by the control unit (not shown) of the combined parts and the normalized interface method of the server 124, and process information generated for each process is transmitted to the server 124. This process information is utilized by the main process control program of the host computer (not shown) via the network line 30.

그리고, 도4와 같이 조합된 각 부분은 제작자의 의도에 따라서 가감이 가능하며, 각 부분의 가감이 있을 때마다 서버(124)는 그를 위한 제어 프로그램을 갱신하거나 공정제어 조건을 변경시켜서 변경된 공정환경에 적용한다.In addition, each part combined as shown in FIG. 4 can be added or subtracted according to the intention of the manufacturer, and whenever there is an addition or decrease of each part, the server 124 updates the control program for it or changes the process control conditions to change the process environment. Applies to

즉, 본 발명에 따른 실시예는 상황에 따른 생산방식의 변경이 자유롭다. 구체적으로 연속된 두 공정만 선택하여 인라인으로 구성함이 그 예이다.That is, the embodiment according to the present invention is free to change the production method according to the situation. Specifically, for example, selecting two consecutive processes and configuring them inline.

따라서, 본 발명에 의하면 첫째, 각 설비의 불필요한 로딩/언로딩에 소요되는 시간이 최소화됨으로서 턴 어라운드 타임을 줄일 수 있고, 둘째, 각 설비간의 로딩/언로딩 단계가 제거되기 때문에 그로써 발생되었던 랩페이지 불량 웨이퍼의 손상이 방지되어 수율이 향상될 수 있으며, 셋째, 인라인을 적용함에 따른 매뉴얼 조작이나 관리방식이 간단화됨에 따라서 관리도가 향상될 수 있다.Therefore, according to the present invention, first, the turn-around time can be reduced by minimizing the time required for unnecessary loading / unloading of each equipment, and second, the wrappage generated by the loading / unloading step between the equipments is eliminated. The damage of the defective wafer can be prevented and the yield can be improved. Third, the management degree can be improved as the manual operation or management method by applying the inline is simplified.

전술한 바와 같이 본 발명에 따른 실시예는 각 부분별 웨이퍼 손실 및 공정 시간 손실을 최소화하여 설계됨으로서 생산성이 극대화되며, 특히 랩페이지에 약한 대구경 웨이퍼의 경우 그 효과가 극명하게 나타날 수 있다.As described above, the embodiment according to the present invention is designed by minimizing wafer loss and process time loss of each part, thereby maximizing productivity, and particularly, the effect of the large diameter wafers weak in the wrappage may be apparent.

이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the present invention has been described in detail only with respect to the described embodiments, it will be apparent to those skilled in the art that various modifications and variations are possible within the technical scope of the present invention, and such modifications and modifications are within the scope of the appended claims.

Claims (5)

네트워크 회선에 접속되고 웨이퍼에 대한 소정 비닐 도포 공정, 이면 연마 공정 및 비닐 제거 공정을 포함하는 인라인 공정을 제어하는 프로그램이 내장되는 서버; 및A server connected to a network circuit and having a program embedded therein for controlling an inline process including a predetermined vinyl application process, a backside polishing process and a vinyl removal process for the wafer; And 상기 서버에 통상의 통신을 위한 규격화된 라인으로 연결되고, 상기 비닐 도포 공정, 이면 연마 공정 및 비닐 제거 공정을 수행하기 위한 각 부가 순서대로 조합되며, 상기 각 부는 상기 서버와 통신되는 정보에 의하여 웨이퍼에 대하여 해당 공정을 수행하고, 로딩된 웨이퍼를 각 부의 해당 공정을 순차적으로 거친 후에 언로딩되도록 이송시키는 온라인 설비를 포함하되,Connected to the server by a standardized line for normal communication, and combined in each additional order for performing the vinyl coating process, the back polishing process and the vinyl removal process, each portion being a wafer by information communicated with the server. Including an on-line facility to perform the process for, and to transfer the loaded wafer to be unloaded after sequentially going through the corresponding process of each part, 상기 온라인 설비는 웨이퍼가 로딩되는 로딩부, 상기 로딩된 웨이퍼가 이송되어 일차 센터링을 수행하는 제 1 센터링부, 일차 센터링되어 이송되는 웨이퍼의 패턴 형성면에 비닐을 도포하여 컷팅하는 테이핑 레이저 커팅부, 상기 비닐이 도포된 웨이퍼가 이송되면 이차 센터링을 수행하는 제 2 센터링부, 상기 이차센터링되어 이송되는 웨이퍼를 이면 연마하는 그라인딩부, 상기 그라인딩되어 이송되는 웨이퍼를 클리닝하는 클리닝부, 상기 클링닝된 웨이퍼가 이송되어 삼차 센터링하는 제 3 센터링부, 상기 삼차 센터링된 웨이퍼가 이송되어 UV로 조사하는 UV 조사부, 상기 UV 조사되어 연화된 비닐을 제거하는 제거부 및 상기 비닐이 제거된 웨이퍼를 언로딩하는 언로딩부의 순으로 조합되고; 상기 각 부분들은 상기 서버와의 정보교환에 의하여 단위공정 및 웨이퍼 이송을 수행하도록 구성됨을 특징으로 하는 반도체장치 제조용 백 랩핑 인라인 시스템.The on-line facility includes a loading part for loading a wafer, a first centering part for transferring the loaded wafer to perform primary centering, a taping laser cutting part for applying and cutting vinyl to a pattern forming surface of the wafer to be primarily centered and transported; A second centering unit performing secondary centering when the wafer coated with vinyl is transferred, a grinding unit polishing the back surface of the secondary centered and transported wafer, a cleaning unit cleaning the ground and transported wafer, and the kneaded wafer A third centering unit for transferring and tertiary centering, a UV irradiating unit for transferring the tertiary centered wafer and irradiating with UV, a removing unit for removing the UV irradiated softened vinyl, and an unloading wafer for unloading the vinyl removed. Combined in the order of the loading section; And each of the portions is configured to perform a unit process and a wafer transfer by exchanging information with the server. 제 1 항에 있어서,The method of claim 1, 단위 공정에 수행하는 상기 각 부분들에는 웨이퍼의 이송을 위한 이송벨트가 구비되어 인라인을 위한 웨이퍼 이송을 수행하도록 구성됨을 특징으로 하는 상기 반도체장치 제조용 백 랩핑 인라인 시스템.Each of the portions to be carried out in the unit process is provided with a transfer belt for the transfer of the wafer is configured to perform the wafer transfer for in-line back lapping inline system for manufacturing a semiconductor device. 제 1 항에 있어서,The method of claim 1, 단위 공정을 수행하는 상기 각 부분들에는 웨이퍼의 이송을 위한 로봇이 구비되어 상기 로봇의 아암에 의하여 웨이퍼 이송이 수행되도록 구성됨을 특징으로 하는 상기 반도체장치 제조용 백 랩핑 인라인 시스템.Each of the portions performing the unit process is provided with a robot for transferring the wafer is configured to perform the wafer transfer by the arm of the robot. 제 1 항에 있어서,The method of claim 1, 상기 서버는 상기 인라인 설비를 이루는 각 부분들 중 미리 공정을 수행할 것이 선택된 부분에서 공정을 수행시키고 다른 부분에서 웨이퍼를 공정수행없이 이송시키도록 구성됨을 특징으로 하는 상기 반도체장치 제조용 백 랩핑 인라인 시스템.And the server is configured to perform a process at a portion selected to perform a process in advance among respective portions of the inline facility and to transfer a wafer at another portion without performing the process. 제 2 항에 있어서,The method of claim 2, 상기 인라인 설비는 상기 각 부분들 중 필요에 따라서 단위 공정을 수행하기 위한 부분을 가감하여 구성됨을 특징으로 하는 상기 반도체장치 제조용 백 랩핑 인라인 시스템.The in-line facility is a back-lapping in-line system for manufacturing a semiconductor device, characterized in that by adding or subtracting a portion for performing a unit process of each of the parts as necessary.
KR1019980001983A 1998-01-23 1998-01-23 Back lapping in-line system for semiconductor fabrication KR100299593B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980001983A KR100299593B1 (en) 1998-01-23 1998-01-23 Back lapping in-line system for semiconductor fabrication
US09/234,498 US6269281B1 (en) 1998-01-23 1999-01-21 Back lapping in-line system for semiconductor device fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980001983A KR100299593B1 (en) 1998-01-23 1998-01-23 Back lapping in-line system for semiconductor fabrication

Publications (2)

Publication Number Publication Date
KR19990066232A KR19990066232A (en) 1999-08-16
KR100299593B1 true KR100299593B1 (en) 2001-11-30

Family

ID=19531977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980001983A KR100299593B1 (en) 1998-01-23 1998-01-23 Back lapping in-line system for semiconductor fabrication

Country Status (2)

Country Link
US (1) US6269281B1 (en)
KR (1) KR100299593B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5171393A (en) * 1991-07-29 1992-12-15 Moffat William A Wafer processing apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121521A (en) * 1991-10-29 1993-05-18 Komatsu Electron Metals Co Ltd Apparatus and method for manufacture of semiconductor wafer
US5679060A (en) * 1994-07-14 1997-10-21 Silicon Technology Corporation Wafer grinding machine
KR970030225A (en) * 1995-11-08 1997-06-26 김광호 Manufacturing method of semiconductor small in which the backside of wafer is polished using UV tape
JP3993918B2 (en) * 1997-08-25 2007-10-17 富士通株式会社 Manufacturing method of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5171393A (en) * 1991-07-29 1992-12-15 Moffat William A Wafer processing apparatus

Also Published As

Publication number Publication date
KR19990066232A (en) 1999-08-16
US6269281B1 (en) 2001-07-31

Similar Documents

Publication Publication Date Title
US5389579A (en) Method for single sided polishing of a semiconductor wafer
WO2001062436A1 (en) Method and apparatus for polishing outer peripheral chamfered part of wafer
US20060185784A1 (en) Apparatus, system and method to reduce wafer warpage
JP6937370B2 (en) Grinding equipment, grinding methods and computer storage media
JP6877585B2 (en) Board processing system, board processing method and computer storage medium
JP7002874B2 (en) Board processing system
JP7076557B2 (en) Board processing system
KR100299593B1 (en) Back lapping in-line system for semiconductor fabrication
JPH1167701A (en) Manufacture of bonded soi board and protective agent applying apparatus
US20090246955A1 (en) Wafer processing method and wafer processing apparatus
JPH09223680A (en) Polishing apparatus with etching function
WO2019124032A1 (en) Substrate processing system, substrate processing method, and computer storage medium
KR100884939B1 (en) Apparatus for grinding wafer
JP7301512B2 (en) Substrate grinding device and substrate grinding method
CN101086965A (en) Method for reducing large patter sinking in chemical and mechanical grinding of metal and multi-crystal silicon
KR100425471B1 (en) Treatment apparatus for grinding and polishing backside of wafer
JP7242142B2 (en) Workpiece processing method
CN104952775B (en) Substrate processing method
JP7242141B2 (en) Workpiece processing method
JP2894904B2 (en) Daisa
JP7038822B2 (en) Processing equipment and processing method
JP2005517308A (en) Integrated semiconductor wafer processing system
JPS61219570A (en) Manufacture of semiconductor device
KR20060089801A (en) Wafer back grinding apparatus
JPH07130691A (en) Automatic wafer grinder

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120531

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee