KR100299118B1

KR100299118B1 - 인터럽트신호발생방법및장치

Info

Publication number: KR100299118B1
Application number: KR1019930005527A
Authority: KR
Inventors: 팽상기
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1993-03-31
Filing date: 1993-03-31
Publication date: 2001-10-22
Also published as: KR940022256A

Abstract

본 발명은 발생 가능한 모든 인터럽트 소스에 대해 CPU의 명령에 따라서 선택적으로 인터럽트를 발생시키기 위한 인터럽트 발생방법 및 장치에 관한 것이다. 이를 위하여 본 발명에 따른 장치는, 마이크로프로세서로부터 제공되는 신호에 의해 인터럽트 소스로부터 인터럽트 요청이 없는 초기상태와 인터럽트를 요청한 상태에 따라 마이크로프로세서로 제공되는 인터럽트 신호의 상태를 제어하기 위한 마스킹 신호를 출력하는 마스킹수단; N개의 인터럽트 소스에 대한 인터럽트 요청신호를 래치하기 위한 래치수단; 래치된 인터럽트 요청신호를 버퍼링하여 마이크로프로세서로 출력하는 버퍼수단; 마스킹수단에서 출력되는 마스킹신호에 따라 래치수단으로부터 제공되는 인터럽트 소스에 대한 인터럽트 요청을 허락할 것인지 여부를 판단한 인터럽트 신호를 마이크로프로세서로 출력하기 위한 인터럽트신호출력수단; 및 버퍼수단에서 출력된 인터럽트 요청신호와 인터럽트신호 출력수단에서 출력된 인터럽트신호가 마이크로프로세서로 제공된 후, 마이크로프로세서로부터 제공되는 제어신호에 의해 래치수단을 리셋시키는 리셋수단으로 구성된다. 따라서 마이크로프로세서에 있는 인터럽트 입력포트보다 더 많은 인터럽트 소스가 있는 경우 발생 가능한 모든 인터럽트 소스에 대한 인터럽트를 처리하도록 인터럽트신호를 발생시킬 수 있다.

Description

인터럽트신호 발생방법 및 장치

제1도는 본 발명에 의한 인터럽트신호 발생장치를 나타낸 블럭도.

제2도는 제1도에 도시된 블럭도의 상세회로도.

제3a도∼제4b도는 제2도에 있어서 각부의 동작타이밍도.

<도면의 주요부분에 대한 부호의 설명>

10 : 마스킹부 20 : 래치부

30 : 버퍼부 40 : 인터럽트신호 출력부

50 : 리셋부 Ⅳ1 : 인버터

본 발명은 인터럽트신호 발생방법 및 장치에 관한 것으로, 특히 발생가능한 모든 인터럽트 소스에 대해 마이크로 프로세서의 명령에 따라서 선택적으로 인터럽트신호를 발생시키기 위한 인터럽트신호 발생방법 및 장치에 관한 것이다.

인터럽트(Interrupt)는 마이크로 프로세서가 정상 프로그램 순차를 벗어나도록 하는 프로그램의 다양성을 처리하는데 사용되는 것으로, 외부적으로 발생되는 제어신호의 결과에 따라 정상 프로그램에서 서어비스 프로그램으로 제어권을 넘겨주도록 한다. 각 인터페이스 모듈은 마이크로 프로세서의 인터럽트 입력포트에 제어신호를 보냄으로써 마이크로 프로세서의 정상작동에 인터럽트를 걸 수 있다. 이 인터럽트는 서어비스 요청이거나 인터럽트에 의해 전에 수행된 서어비스의 회답이다.

일반적으로 광자기 디스크 드라이브(Magneto-Optical Disk Drive; 이하 MODD라 함)는 여러 가지 인터럽트 소스(NMI 8개, INTO 8개)에 의해 인터럽트(Interrupt)신호를 선택적으로 발생시킨다.

그러나 종래에는 MODD에 사용되는 마이크로프로세서 (uPD78310)의 인터럽트 입력포트인 NMI, INTO, INT1, INT2로 4가지의 한정된 인터럽트 소스에 대한 인터럽트 요청신호만 받아서 인터럽트를 처리해 주므로 발생가능한 모든 인터럽트 소스에 대한 인터럽트를 처리할 수 없는 문제점이 있었다.

따라서 본 발명의 목적은 상술한 문제점을 해결하기 위하여 마이크로프로세서에 있는 인터럽트 입력포트보다 더 많은 인터럽트 소스가 있는 경우 발생가능한 모든 인터럽트 소스에 대한 인터럽트를 처리하도록 인터럽트신호를 발생시키기 위한 인터럽트신호 발생방법을 제공하는데 있다.

본 발명의 다른 목적은 인터럽트신호 발생방법을 실현하는데 가장 적합한 인터럽트신호 발생장치를 제공하는데 있다.

상기 목적을 달성하기 위하여 본 발명에 의한 인터럽트신호 발생방법은, 인터럽트 요청신호에 대한 입력포트가 구비된 마이크로프로세서로 인터럽트를 발생하는 방법에 있어서, 인터럽트 요청신호에 대해 마이크로프로세서가 허락하는지 여부를 나타내는 인터럽트 신호를 인터럽트 소스로부터 인터럽트 요청이 없는 초기 상태에 적합하도록 제어하는 과정; N개의 인터럽트 소스로부터 인터럽트 요청이 이루어지면, N개의 인터럽트 요청에 대한 인터럽트 요청 신호를 래치하는 과정; 래치된 인터럽트 요청신호를 마이크로프로세서로 제공하는 과정; 인터럽트 요청신호가 마이크로프로세서로 제공된 후, 인터럽트 신호의 상태가 인터럽트 요청신호를 허락하는 것을 나타내도록 제어하는 과정; 인터럽트 신호의 상태가 인터럽트 요청신호를 허락하도록 설정된 후, 마이크로프로세서에서 인터럽트 요청신호에 대한 인터럽트 처리가 완료되면, 래치된 인터럽트 요청신호를 리셋시키는 과정을 포함하는 것이 바람직하다.

상기 다른 목적을 달성하기 위하여 본 발명에 의한 인터럽트 발생장치는, 인터럽트 요청신호에 대한 입력포트가 구비된 마이크로프로세서로 인터럽트를 발생하는 장치에 있어서, 마이크로프로세서로부터 제공되는 신호에 의해 인터럽트 소스로부터 인터럽트 요청이 없는 초기상태와 인터럽트를 요청한 상태에 따라 마이크로프로세서로 제공되는 인터럽트 신호의 상태를 제어하기 위한 마스킹 신호를 출력하는 마스킹수단; N개의 인터럽트 소스에 대한 인터럽트 요청신호를 래치하기 위한 래치수단; 래치된 인터럽트 요청신호를 버퍼링하여 마이크로프로세서로 출력하는 버퍼수단; 마스킹수단에서 출력되는 마스킹신호에 따라 래치수단으로부터 제공되는 인터럽트 소스에 대한 인터럽트 요청을 허락할 것인지 여부를 판단한 인터럽트 신호를 마이크로프로세서로 출력하기 위한 인터럽트신호 출력수단; 및 버퍼수단에서 출력된 인터럽트 요청신호와 인터럽트신호 출력수단에서 출력된 인터럽트신호가 마이크로프로세서로 제공된 후, 마이크로프로세서로부터 제공되는 제어신호에 의해 래치수단을 리셋시키는 리셋수단을 포함하는 것이 바람직하다.

이하 첨부된 도면을 참조하여 본 발명에 대하여 상세히 설명하기로 한다.

제1도는 본 발명에 의한 인터럽트신호 발생장치를 나타낸 블럭도이다.

제1도에 도시된 블럭도의 구성은, 마이크로프로세서 (CPU;도면에 예시되지 않음)로부터 출력되는 제어신호1과 기입신호(WR)를 오아한 신호에 따라서 마이크로프로세서로부터 출력되는 마스킹 신호를 후술할 인터럽트신호 출력부(40)로 출력하기 위한 마스킹부(10)와, 서보회로(도면에 예시되지 않음)로부터 출력되는 N개의 인터럽트 소스에 대한 인터럽트 요청신호(INPUT1∼INPUTN)를 입력으로 하는 래치부(20)와, 래치부(20)의 출력신호를 버퍼링하여 마이크로프로세서로부터 출력되는 제어신호2와 독출신호(RD)에 따라서 마이크로프로세서로 출력하기 위한 버퍼부(30)와, 래치부(20)의 각 출력신호를 반전시키기 위한 인버터(Ⅳ1)와, 마스킹부(10)에서 출력되는 마스킹 신호와 래치부(20)의 각 출력신호를 반전시킨 신호를 입력으로 하는 인터럽트신호 출력부(40)와, 마이크로프로세서로부터 출력되는 제어신호2를 반전시킨 신호와 기입신호(WR)에 따라서 마이크로프로세서로부터 출력되는 리셋데이타를 래치부(20)로 출력하기 위한 리셋부(50)로 이루어진다.

제2도는 제1도에 도시된 블럭도의 상세회로도로서, 8개의 인터럽트소스에 대한 인터럽트 요청신호(INPUT1∼INPUT8)를 예로 든 것이다.

제2도에 도시된 회로도의 구성은, 집적회로 74374S로 구성되어 마이크로프로세서(CPU;도면에 예시되지 않음)로부터 출력되는 제어신호1과 기입신호(WR)를 오아한 오아게이트(OR1)의 출력신호를 클럭(CLK)단자에 인가하고, (WRITE DATA)버스를 통해 마이크로프로세서로부터 출력되는 마스킹 신호를 입력단자(D)에 인가하는 마스킹부(10)와, 8개의 D플립플롭(DFF1∼DFF8)으로 구성되어 서보회로(도면에 예시되지 않음)로부터 출력되는 8개의 인터럽트 소스에 대한 인터럽트 요청신호(INPUT1∼INPUT8)를 클럭단자(CLK)에 인가하고, 전원(VCC)을 입력단자(D)에 인가하는 래치부(20)와, 집적회로 74244M으로 구성되어 래치부(20)의 각 D플립플롭(DFF1∼DFF8)의 출력신호를 입력단자(1A1∼1A4, 2A1∼2A4)에 인가하여, 마이크로프로세서로부터 출력되는 제어신호2와 독출신호(RD)에 따라서 마이크로프로세서로 출력하기 위한 버퍼부(30)와, 마스킹부(10)에서 출력되는 8개의 마스킹 신호와 래치부(20)의 각 D플립플롭(DFF1∼DFF8)의 출력신호를 반전시킨 신호를 오아하기 위한 오아게이트(OR2∼OR9)와, 오아게이트(OR2∼OR9)의 각 출력신호를 앤드하기 위한 앤드게이트(AND1)로 구성된 인터럽트신호 출력부(40)와, 마이크로프로세서로부터 출력되는 제어신호2를 인버터(INV9)에 의해 반전시킨 신호와 기입신호(WR)에 따라서 마이크로프로세서로부터 출력되는 리셋 신호를 래치부(20)의 각 D플립플롭(DFF1∼DFF8)의 클리어단자(CLR)로 출력하기 위한 리셋부(50)로 이루어진다.

제3a∼4b도는 제2도에 있어서 각부의 동작타이밍도로서, 제3a, 3b도는 각각 마이크로프로세서로부터 출력되는 제어신호1과 제어신호2를 나타낸 것이고, 제3c, 3d도는 각각 마이크로프로세서로부터 출력되는 기입신호(WR)와 독출신호(RD)를 나타낸 것이고, 제3e∼3l도는 각각 8개의 인터럽트 소스에 대한 어드레스를 나타낸 것이고, 제3m∼3s도는 각각 래치부(20)에 입력되는 8개의 인터럽트 소스에 대한 인터럽트 요청신호를 나타낸 것이고, 제3t도는 인터럽트신호 출력부(40)에서 출력되는 인터럽트신호(INT)를 나타낸 것이고, 제3u∼4b도는 마스킹부(10)에서 출력되는 8개의 마스킹신호를 나타낸 것이다.

그러면 본 발명의 동작을 제1도, 제2도와 제3도를 참조하여 설명하기로 한다.

마스킹부(10)는 인터럽트 소스로부터 인터럽트 요청이 없는 초기상태에 액티브 "로우"인 인터럽트신호(INT)를 "하이"로 설정해 주기 위한 것으로, 74383S IC 칩의 클럭(CLK)단자에 인가되는 제어신호1(제3a도)와 기입신호(WR:제3c도)를 오아한 오아게이트(OR1)의 출력신호에 의해 입력단자(D)에 인가되는 (WRITE DATA)버스를 통해 마이크로프로세서로부터 출력되는 8개의 마스킹 신호인 "하이"레벨을 인터럽트신호 출력부(40)의 오아게이트(OR2∼OR9)의 제1입력단자로 인가한다. 즉, 인터럽트 소스로부터 인터럽트 요청이 없는 초기상태에는 오아게이트(OR2∼OR9)의 제2입력단자에는 "하이"레벨이 인가되므로 인터럽트신호(INT)는 "하이"상태가 된다.

래치부(20)는 8개의 인터럽트 소스에 대한 각 인터럽트 요청신호(INPUT1∼INPUT8)를 래치하기 위한 것으로, 8개의 D플립플롭(DFF1∼DFF8)으로 구성되어 서보회로(도면에 예시되지 않음)로부터 출력되는 8개의 인터럽트 소스에 대한 인터럽트 요청신호(INPUT1∼INPUT8;제3m∼3s도)는 클럭단자(CLK)에 인가되고, 전원(VCC)은 입력단자(D)에 인가된다 즉, 제3n도와 제30도와 같이 인터럽트 소스로부터 인터럽트를 요청한 경우 이 인터럽트 요청신호(INPUT2,3)가 인가되는 D플립플롭(DFF2, DFF3)은 "하이"레벨을 버퍼부(30)로 출력하고, 제3m도, 제3p∼3s도와 같이 인터럽트 소스로부터 인터럽트를 요청하지 않은 경우 이 인터럽트 요청신호(INPUT1, INPUT4∼INPUT8)가 인가되는 D플립플롭(DFF1, DFF4∼DFF8)은 "로우"레벨을 버퍼부(30)로 출력한다.

버퍼부(30)는 74244M IC 칩으로 구성되어 래치부(20)의 각 D플립플롭(DFF1∼DFF8)의 출력신호를 입력단자(1A1∼1A4, 2A1∼2A4)에 인가하여 버퍼링하고, 마이크로프로세서로부터 출력되는 제어신호2(제3b도)와 독출신호(RD;제3d도)에 따라서 마이크로프로세서로 출력하기 위한 것이다.

인터럽트신호 출력부(40)는 마스킹부(10)에서 출력되는 마스킹신호(제3u∼4b도)와 래치부(20)의 각 출력신호를 반전시킨 신호를 입력으로 하여 인터럽트 소스의 인터럽트 요청을 허락할것인지 여부를 판단하는 인터럽트신호(INT;제3t도)를 출력하기 위한 것이다. 따라서, 마이크로프로세서가 해당하는 인터럽트 소스의 인터럽트 요청을 허락한다면, 인터럽트를 요청한 시점에서 오아게이트(OR2, OR3)의 제1입력단자에는 "로우"레벨인 마스킹 신호가 인가되고, 제2입력단자에도 "로우"레벨인 인터럽트 요청신호가 인가되어 오아게이트(OR2, OR3)는 "로우"레벨을 출력하고, 따라서 앤드게이트(AND1)가 "로우"레벨의 인터럽트신호(INT;제3t도)를 출력한다.

리셋부(50)는 마이크로프로세서가 버퍼부(30)로부터 출력되는 인터럽트 요청신호와 인터럽트 출력부(40)로부터 출력되는 인터럽트신호(INT;제3t도)로부터 인터럽트 순위에 우선하는 것부터 처리한 다음 래치부(20)를 리셋시키기 위한 것으로, 이 동작은 8개의 인터럽트 소스 중 인터럽트 요청이 있는 모든 인터럽트 소스에 대한 인터럽트를 처리할때까지 반복된다.

상술한 바와 같이 본 발명에 의한 인터럽트신호 발생방법 및 장치에서는 마이크로프로세서에 있는 인터럽트 입력포트보다 더 많은 인터럽트 소스가 있는 경우 발생가능한 모든 인터럽트 소스에 대한 인터럽트를 처리하도록 인터럽트신호를 발생시킬수 있을뿐 아니라, 게이트 어레이(gate array)로 집적화시킬 수 있는 이점이 있다.

Claims

인터럽트 요청신호에 대한 입력포트가 구비된 마이크로프로세서로 인터럽트를 발생하는 방법에 있어서, 상기 인터럽트 요청신호에 대해 상기 마이크로프로세서가 허락하는지 여부를 나타내는 인터럽트 신호를 인터럽트 소스로부터 인터럽트 요청이 없는 초기 상태에 적합하도록 제어하는 과정; N개의 인터럽트 소스로부터 인터럽트 요청이 이루어지면, 상기 N개의 인터럽트 요청에 대한 인터럽트 요청 신호를 래치하는 과정; 래치된 상기 인터럽트 요청신호를 상기 마이크로프로세서로 제공하는 과정; 상기 인터럽트 요청신호가 상기 마이크로프로세서로 제공된 후, 상기 인터럽트 신호의 상태가 상기 인터럽트 요청신호를 허락하는 것을 나타내도록 제어하는 과정; 상기 인터럽트 신호의 상태가 상기 인터럽트 요청신호를 허락하도록 설정된 후, 상기 마이크로프로세서에서 상기 인터럽트 요청신호에 대한 인터럽트 처리가 완료되면, 래치된 상기 인터럽트 요청신호를 리셋시키는 과정을 포함하는 인터럽트 발생방법.
인터럽트 요청신호에 대한 입력포트가 구비된 마이크로프로세서로 인터럽트를 발생하는 장치에 있어서, 상기 마이크로프로세서로부터 제공되는 신호에 의해 인터럽트 소스로부터 인터럽트 요청이 없는 초기상태와 인터럽트를 요청한 상태에 따라 상기 마이크로프로세서로 제공되는 인터럽트 신호의 상태를 제어하기 위한 마스킹 신호를 출력하는 마스킹수단; N개의 인터럽트 소스에 대한 인터럽트 요청신호를 래치하기 위한 래치수단; 래치된 상기 인터럽트 요청신호를 버퍼링하여 상기 마이크로프로세서로 출력하는 버퍼수단; 상기 마스킹수단에서 출력되는 상기 마스킹신호에 따라 상기 래치수단으로부터 제공되는 상기 인터럽트 소스에 대한 인터럽트 요청을 허락할 것인지 여부를 판단한 상기 인터럽트 신호를 상기 마이크로프로세서로 출력하기 위한 인터럽트신호 출력수단; 및 상기 버퍼수단에서 출력된 상기 인터럽트 요청신호와 상기 인터럽트신호 출력수단에서 출력된 상기 인터럽트신호가 상기 마이크로프로세서로 제공된 후, 상기 마이크로프로세서로부터 제공되는 제어신호에 의해 상기 래치수단을 리셋시키는 리셋수단을 포함하는 인터럽트신호 발생장치.
제2항에 있어서, 상기 인터럽트신호 출력수단은, 제1입력단자에 인가되는 상기 마스킹신호와, 제2입력단자에 인가되는 상기 래치수단의 출력신호를 반전시킨 신호에 대하여 오아논리를 수행하는 N개의 오아게이트와 상기 오아게이트의 출력신호에 대하여 앤드논리를 수행한 결과를 상기 인터럽트 신호로 출력하는 앤드게이트로 이루어짐을 특징으로 하는 인터럽트신호 발생장치.