KR930005748Y1 - 데이지체인 방식의 인터럽트 제어회로 - Google Patents

데이지체인 방식의 인터럽트 제어회로 Download PDF

Info

Publication number
KR930005748Y1
KR930005748Y1 KR2019880008014U KR880008014U KR930005748Y1 KR 930005748 Y1 KR930005748 Y1 KR 930005748Y1 KR 2019880008014 U KR2019880008014 U KR 2019880008014U KR 880008014 U KR880008014 U KR 880008014U KR 930005748 Y1 KR930005748 Y1 KR 930005748Y1
Authority
KR
South Korea
Prior art keywords
interrupt
signal
host
control circuit
output
Prior art date
Application number
KR2019880008014U
Other languages
English (en)
Other versions
KR890023518U (ko
Inventor
박희종
Original Assignee
주식회사 금성사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 최근선 filed Critical 주식회사 금성사
Priority to KR2019880008014U priority Critical patent/KR930005748Y1/ko
Publication of KR890023518U publication Critical patent/KR890023518U/ko
Application granted granted Critical
Publication of KR930005748Y1 publication Critical patent/KR930005748Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
    • G06F9/327—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for interrupts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30029—Logical and Boolean instructions, e.g. XOR, NOT

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

내용 없음.

Description

데이지체인 방식의 인터럽트 제어회로
제1도는 본 고안의 인터럽트 제어회로가 적용되는 컴퓨터 시스템을 보인 블록도.
제2도는 본 고안의 인터럽트 제어회로의 접속상태를 보인 블록도.
제3도는 본 고안의 인터럽트 제어회로의 일실시예를 보인 상세도.
제4a~d도는 제3도 각부의 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 호스트 11, 12 : 슬레이브프로세서
111, 121, … : 인터럽트제어회로 111A : 인터럽트 발생부
111B : 인터럽트벡터 발생부 111C : 인터럽트언더 서비스부
111D : 인터럽트 제어부 112, 122, … : 슬레이브중앙처리장치
FF1-FF3 : 플립플롭 AND1, AND2 : 앤드게이트
NAND1-NAND3 : 낸드게이트 I1, I2 : 인버터
IEI, IEI11, IEI12, … : 인터럽트인에이블신호
IEO, IEO11, IEO12, … : 인터럽트인에이블제어신호
SIM : 세트인터럽트모드신호: 호스트인터럽트인식신호
SIR : 세트인터럽트요청신호: 리세트신호
: 인터럽트벡터신호: 인터럽트요청신호
: 호스트어드레스스트로브신호
: 호스트데이타스트로브신호
본 고안은 멀티프로세서를 이용하는 컴퓨터시스템에 있어서, 인터럽트 제어방식 중에서 데이지체인(DAISYCHAIN)방식의 인터럽트 제어회로에 관한 것으로, 특히 슬레이브(SLAVE)프로세서가 인터럽트를 요청하고 인식하는 것을 제어하는 데이지체인 방식의 인터럽트 제어회로에 관한 것이다.
종래에도 슬레이브프로세서가 인터럽트를 요청하고 인식하는 것을 제어하는 여러가지의 인터럽트 제어회로가 있으나, 그들의 대부분은 회로의 구성이 매우 복잡하고 많은 수의 부품이 소요되어 제작시간이 많이 소요됨은 물론 제품의 생산원가가 상승되었으며, 인터럽트를 제어하는 데 많은 시간이 소요되어 인터럽트를 효율적으로 제어하지 못하는 결함이 있었다.
본 고안은 이와 같은 종래의 결함을 감안하여, 슬레이브프로세서가 인터럽트를 요청하고 인식하는 것을 효율적으로 제어하는 간단한 구성의 인터럽트 제어회로를 안출한 것으로, 이를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
제1도는 본 고안의 인터럽트 제어회로가 적용되는 컴퓨터시스템을 보인 블록도로서, 이에 도시된 바와 같이 슬레이브프로세서(11,12,…)에서 각기 출력되는 인터럽트요청신호(IR11,IR12,…)가 호스트(1)로 입력되고, 호스트(1)에서 출력되는 인터럽트인에이블제어신호(IEO1)는 슬레이브프로세서(11)에서 인터럽트인에이블신호(IEI11)로 입력되며, 슬레이브프로세서(11,12,…)에서 각기 출력되는 인터럽트인에이블제어신호(IEO11,IEO12,…)는 슬레이브프로세서(12,13,…)에 인터럽트인에이블신호(IEI12,IEI13,…)로 입력되게 접속 즉, 호스트(1)에 다수의 슬레이브프로세서(11,12,)가 종속접속되어 있다.
이와 같은 컴퓨터시스템에 있어서, 본 고안은 제2도에 도시한 바와 같이 슬레이브프로세서(11,12,…)내에 본고안의 인터럽트제어회로(111,121,…)를 구성하고, 슬레이브중앙처리 장치(112,122,…)에서 출력되는 제어신호 즉, 슬레이브프로세서(11,12,…)가 인터럽트모드로 동작함을 알리는 세트인터럽트모드신호(SIM), 슬레이브프로세서(11, 12, …)가 주위환경의 변화로 인터럽터의 발생이 필요함을 알리는 세트인터럽트 요청신호(), 슬레이브프로세서(11,12,…)의 인터럽트벡터가 데이타버스를 통해 호스트(1)로 전송되게 제어하는 인터럽트벡터신호() 및 인터럽트의 종료를 알리는 리세트신호()가 인터럽트제어회로(111,121,…)로 입력되게 하며, 호스트(1)에서 출력되는 제어신호 즉, 인터럽트의 요청이 가능함을 알리는 인터럽트인에이블제어신호(IEO1)가 인터럽트 제어회로(111)에 인터럽트인에이블신호(IEI11)로 입력되게 함과 아울러 인터럽트의 승락을 알리는 호스트인터럽트인식신호()가 인터럽트제어회로(111)에 입력되게 하며, 호스트(1)와 인터럽트제어회로(111)간에는 호스트어드레스스트로브신호()가 전송되게 하고, 인터럽트제어회로(111)에서 출력하는 인터럽트요청신호()는 호스트(1)로 입력되게 하며, 인터럽트제어회로(111)에서 출력하는 인터럽트인에이블제어신호(IEO11)는 종속접속된 슬레이브프로세서(12)에 인터럽트인에이블신호(IEI12)로 입력되게 하였다.
이와 같은 본 고안의 인터럽트 제어회로는 슬레이브프로세서(11,12,…)가 호스트(1)에게 인터럽트의 발생을 요구하는 인터럽트 발생로직과, 호스트(1)로 부터 호스트인터럽트인식신호()가 입력될 경우 슬레이브프로세서(11,12,…)의 인터럽트벡터를 호스트(1)로 전송하는 인터럽트벡터 발생로직과, 또다른 슬레이브프로세서(11,12,…)의 인터럽트 발생을 방지하는 인터럽트 언더서비스 로직으로 구성되는 것으로, 이를 일실시예를 보인 제3도를 참조하여 설명하면 다음과 같다.
제3도에 도시한 바와 같이 세트인터럽트요청신호() 및 리세트신호()가 플립플롭(FF1)의 세트단자() 및 리세트단자()에 인가되게 하여 플립플롭(FF1)의 출력단자(Q1)의 신호가 세트인터럽트모드신호(SIM)과 함께 앤드게이트(AND1)의 입력단자로 입력되게 하고, 리세트신호() 및 인터럽트벡터신호()가 플립플롭(FF2)의 리세트단자() 및 클럭단자(CK2)에 인가되게 하여 플립플롭(FF2)의 출력단자(Q2)의 인터럽트수행신호()를 호스트인터럽트인식신호() 및 앤드게이트(AND1)의 출력신호와 함께 낸드게이트(NAND1)를 통하고 인버터(I1)를 통한 후 인터럽트인에이블신호(IEI)와 함께 낸드게이트(NAND1)에 입력되게 하여 낸드게이트(NAND2)가 인터럽트요청신호()를 출력하게 하며, 호스트인터럽트인식신호()가 인버터(I2)를 통해 플립플롭(FF3)의 리세트단자()에 인가되게 하고, 플립플롭(FF3)의 입력단자(D3) 및 클럭단자(CK3)에는 앤드게이트(AND1)의 출력신호 및 호스트어드레스스트로브신호()가 인가되게 하여 플립플롭(FF3)의 출력단자(Q3)의 신호는 인터럽트인에이블신호(IEI) 및 인터럽트수행신호()와 함께 낸드게이트(NAND3)를 통해 플립플롭(FF2)의 입력단자(D2)에 인가되게 하고, 출력단자()의 신호는 인터럽트인에이블신호(IEI) 및 인터럽트수행신호()와 함께 앤드게이트(AND2)에 입력되게 하여 앤드게이트(AND2)에서 인터럽트인에이블제어신호(IEO)가 출력되게 구성하였다.
제3도의 도면설명 중 미설명 부호 Vcc는 전원단자이다.
이와 같은 본 고안의 인터럽트 제어회로의 작용효과를 제4도의 파형도를 참조하면서 각 동작상태별로 나누어 설명하면 다음과 같다.
1. 인터럽트 발생로직 동작
슬레이브프로세서(11,12,…)가 데이타 캐리어 디텍트 및 데이타전송요청 등의 외부환경의 변화에 따라 호스트(1)에서 자신이 해야할 일을 알려야 할 경우에 슬레이브중앙 처리장치(112,122,…)가 외부환경의 변화를 감지하여 제4a도에 도시한 바와 같이 저전위의 세트인터럽트요청신호()를 출력하면, 그 세트인터럽트요청신호()는 플립플롭(FF1)의 세트단자()에 인가되어 그가 세트되므로 플립플롭(FF1)은 제4b도에 도시한 바와 같이 출력단자(Q1)로 고전위를 출력하여 앤드게이트(AND1)에 입력되고, 이때 슬레이브프로세서(11,12,…)가 다른 인터럽트를 수행하지 않아 플립플롭(FF2)의 출력단자(Q2)에서 제4c도에 도시한 바와 같이 고전위를 출력하고, 또다른 슬레이브프로세서(11,12,…)도 인터럽트를 수행하지 않아 제4d도에 도시한 바와 같이 고전위의 인터럽트인에이블신호(IEI)가 입력됨과 아울러 슬레이브프로세서(11,12,…)가 인터럽트모드로 동작하여 고전위의 세트인터럽트모드신호(SIM)가 입력되면, 앤드게이트(AND1)가 고전위를 출력하고, 낸드게이트(NAND1)가 저전위를 출력하여 인버터(I1)를 통해 고전위로 반전된 후 고전위의 인터럽트인에이블신호(IEI)와 함께 낸드게이트(NAND2)에 입력되므로 낸드게이트(NAND2)는 제4e도에 도시한 바와 같이 저전위의 인터럽트요청신호()를 출력하여 호스트(1)에 인터럽트 서비스를 요청하게 된다.
2. 인터럽트벡터 발생로직 동작
상기의 인터럽트 발생로직 동작에서 저전위의 인터럽트 요청신호()가 출력되어 호스트(1)에 입력되면, 호스트(1)는 제4f도에 도시한 바와 같이 저전위의 호스트어드레스스트로브신호()를 출력함과 아울러 제4g도에 도시한 바와 같이 저전위의 호스트인터럽트인식신호()를 출력하게 되고, 슬레이브프로세서(11,12,…)는 그 호스트어드레스스트로브신호() 및 호스트인터럽트인식신호()에 따라 다음과 같은 동작을 수행하게 된다.
1) 인터럽트제어회로(111,121,…)는 저전위의 호스트인터럽트 인식신호가 인버터(I2)를 통해 고전위로 반전된 후 플립플롭(FF3)의 리세트단자()에 인가되어 플립플롭(FF3)의 리세트가 해제되고, 플립플롭(FF3)의 입력단자(D3)에는 앤드게이트(AND1)에서 출력산 고전위가 인가되며, 클럭단자(CK3)에는 호스트어드레스스트로브신호()가 인가되므로 플립플롭(FF3)의 출력단자(Q3)()에는 제4h도 및 i도에 도시한 바와 같이 고전위 및 저전위를 각기 출력하고, 출력단자()에서 출력된 저전위는 앤드게이트(AND2) 입력되므로 앤드게이트(AND2)는 제4j도에 도시한 바와 같이 저전위의 인터럽트인에이블제어신호(IEO)를 출력하여 다른 슬레이브프로세서(11,12,…)가 인터럽트를 요청하지 못하게 한다.
2) 호스트(1)는 저전위의 호스트어드레스스트로브신호()를 출력하고 수 사이클 후에 호스트데이타스트로브신호()를 저전위로 출력 즉, 고전위의 인터럽트인에이블신호(IEO)가 전송될 수 있는 충분한 시간을 지연시킨다.
3) 슬레이브프로세서(11,12,…)는 인터럽트를 요청한 이유를 나타내는 인터럽트벡터를 호스트데이타스트로브신호()가 저전위로 되는 시간을 이용 즉, 제4k도에 도시한 바와 같이 인터럽트벡터신호()가 저전위인 시간을 이용하여 시스템 데이타버스를 통해 호스트(1)로 전송한다.
3. 인터럽트 언더서비스 로직동작
상기의 인터럽트벡터 발생로직 동작에서 호스트(1)로 부터 전송된 호스트인터럽트인식신호()에 따라 인터럽트벡터를 시스템 데이타버스를 통해 호스트(1)로 전송한 후 인터럽트벡터신호()로 플립플롭(FF2)의 출력단자(Q2)에서 제4c도에 도시한 바와 같이 저전위의 인터럽트수행신호()가 출력되게 하여 인터럽트가 수행중임을 나타내고, 인터럽트의 수행이 완료되면, 제4d도에 도시한 바와 같이 저전위의 리세트신호()로 인터럽트제어신호(111,121,…)를 초기상태로 만든다.
이상에서 상세히 설명한 바와 같이 본 고안의 인터럽트 제어회로는 구성이 간단하고 소요되는 부품이 적어 간단히 제작할 수 있음은 물론 제품의 생산원가가 절감되며, 빠른 시간내에 인터럽트를 제어하는 효과가 있다.

Claims (2)

  1. 호스트(1)에서 출력되는 인터럽트 인에이블 제어신호(IEO1)가 인터럽트 인에이블신호(IEI11)로 입력됨과 아울러 호스트 인터럽트 인식신호()가 입력되어 상기 호스트(1)에 인터럽트 요청신호()를 출력하고, 호스트 어드레스 스트로브신호()를 전송하는 인터럽트 제어회로(111)와 상기 인터럽트 제어회로(111)에 세트인터럽트 모드신호(SIM), 세트인터럽트 요청신호(), 인터럽트벡터신호(), 리세트신호()를 각기 인가하는 슬레이브 중앙처리장치(112)를 포함하여 구성된 슬레이브 프로세서(11)와, 상기 인터럽트 제어회로(111)에서 출력되는 인터럽트 인에이블 제어신호(IEO11)를 인터럽트 인에이블신호(IEI12)로 입력하는 인터럽트 제어회로(121)와 슬레이브 중앙처리장치(122)를 포함하여 구성된 슬레이브 프로세서(12)가 다단으로 접속되어 구성됨을 특징으로 하는 데이지 체인 방식의 인터럽트 제어회로.
  2. 제1항에 있어서 상기 인터럽트 제어회로(111)는, 세트인터럽트 요청신호(SIR) 및 리세트신호()에 의해 세트 및 리세트되는 플립플롭(FF1)의 출력신호를 세트인터럽트 모드신호(SIM)와 함께 앤드하여 인터럽트를 발생시키는 인터럽트 발생부(111A)와, 리세트신호() 및 인터럽트 벡터신호()가 각기 플립플롭(FF2)의 리세트 및 클럭단자에 인가되어 그에 따라 인터럽트 수행신호()를 출력하는 인터럽트 벡터 발생부(111B)와, 호스트 인터럽트 인식신호() 및 상기 인터럽트 발생부(111A)와 인터럽트 벡터발생부(111B)의 출력신호를 낸드 및 반전한후 인터럽트 인에이블신호(IEI)와 함께 낸드하여 인터럽트 요청신호()를 출력하는 인터럽트 언더서비스부(111C)와, 호스트 인터럽트 인식신호() 및 어드레스 스트로브신호()를 플립플롭(FF3)의 리세트 및 클럭단자에 인가함과 아울러 상기 인터럽트 발생부(111A)의 출력신호를 입력하여 그에 따른 비반전 출력과 인터럽트 인에이블신호(IEI) 및 인터럽트 수행신호()를 낸드하여 상기 인터럽트 벡터발생부(111B)에 입력하고, 상기 플립플롭(FF3)의 반전출력과 인터럽트인에이블신호(IEI) 및 상기 인터럽트 벡터발생부(111B)의 출력을 앤드하여 인터럽트 인에이블 제어신호(IEO)를 출력하는 인터럽트 제어부(111D)로 구성된 것을 특징으로 하는 데이지 체인 방식의 인터럽트 제어회로.
KR2019880008014U 1988-05-30 1988-05-30 데이지체인 방식의 인터럽트 제어회로 KR930005748Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880008014U KR930005748Y1 (ko) 1988-05-30 1988-05-30 데이지체인 방식의 인터럽트 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880008014U KR930005748Y1 (ko) 1988-05-30 1988-05-30 데이지체인 방식의 인터럽트 제어회로

Publications (2)

Publication Number Publication Date
KR890023518U KR890023518U (ko) 1989-12-02
KR930005748Y1 true KR930005748Y1 (ko) 1993-08-27

Family

ID=19275707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880008014U KR930005748Y1 (ko) 1988-05-30 1988-05-30 데이지체인 방식의 인터럽트 제어회로

Country Status (1)

Country Link
KR (1) KR930005748Y1 (ko)

Also Published As

Publication number Publication date
KR890023518U (ko) 1989-12-02

Similar Documents

Publication Publication Date Title
US5191657A (en) Microcomputer architecture utilizing an asynchronous bus between microprocessor and industry standard synchronous bus
US4112490A (en) Data transfer control apparatus and method
KR100306636B1 (ko) Pci-isa인터럽트프로토콜컨버터및선택메카니즘
US5220651A (en) Cpu-bus controller for accomplishing transfer operations between a controller and devices coupled to an input/output bus
US4504906A (en) Multiprocessor system
US4716526A (en) Multiprocessor system
EP0102242A2 (en) Data processing apparatus
US4845712A (en) State machine checker
EP0238090A2 (en) Microcomputer capable of accessing internal memory at a desired variable access time
US8825924B2 (en) Asynchronous computer communication
US4641308A (en) Method of internal self-test of microprocessor using microcode
US7904695B2 (en) Asynchronous power saving computer
US8339869B2 (en) Semiconductor device and data processor
KR970076251A (ko) 데이타 프로세서 및 데이타 처리시스템
JPH09212447A (ja) Ｐｃｍｃｉａカード上の割り込み共有技術
CN110968352B (zh) 一种pcie设备的复位系统及服务器系统
US4004281A (en) Microprocessor chip register bus structure
KR940000289B1 (ko) 프로그래머블 콘트롤러(programmable controller)
KR930005748Y1 (ko) 데이지체인 방식의 인터럽트 제어회로
EP0929847B1 (en) Universal operator station module for a distributed process control system
US4941157A (en) Slow peripheral handshake interface circuit
EP0378242B1 (en) Integrated circuit with a debug environment
EP1821217B1 (en) Asynchronous computer communication
US5768571A (en) System and method for altering the clock frequency to a logic controller controlling a logic device running at a fixed frequency slower than a computer system running the logic device
KR950002316B1 (ko) 1바이트 래치를 이용한 보드간 데이타 전송장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee