KR100297991B1

KR100297991B1 - Test pattern

Info

Publication number: KR100297991B1
Application number: KR1019980063481A
Authority: KR
Inventors: 서유완
Original assignee: 김영환; 현대반도체 주식회사
Priority date: 1998-12-31
Filing date: 1998-12-31
Publication date: 2001-10-26
Also published as: KR20000046758A

Abstract

본 발명은 테스트 패턴에 관한 것으로서 기판 상의 칩영역 이외의 테스트 패턴 영역에 형성된 절연층과, 상기 절연층 상에 형성된 포토레지스트와, 상기 포토레지스트스트가 상기 절연층을 노출시키도록 패터닝된 다수 개의 좁은 폭의 직사각형의 형태를 갖는 표시패턴을 포함한다. 따라서, 이온 주입 공정의 유무를 육안으로 확인할 수 있으므로 확인 단계를 감소시켜 생산 TAT를 감소시킬 수 있다.The present invention relates to a test pattern, comprising: an insulating layer formed on a test pattern region other than a chip region on a substrate, a photoresist formed on the insulating layer, and a plurality of narrow patterns patterned so that the photoresist exposes the insulating layer. And a display pattern in the form of a rectangle of width. Therefore, the presence or absence of the ion implantation process can be visually confirmed, thereby reducing the verification step, thereby reducing the production TAT.

Description

Test pattern

본 발명은 반도체장치의 테스트 패턴에 관한 것으로서, 특히, 이온 주입 공정의 진행 유무를 확인할 수 있는 테스트 패턴에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a test pattern of a semiconductor device, and more particularly, to a test pattern capable of confirming whether or not an ion implantation process is performed.

반도체장치의 제조 공정에 있어서 다수 번의 이온 주입 공정이 필요하다. 이온 주입 공정은 포토레지트를 마스크로 사용하여 소정 부분을 노출시킨 후에 불순물 이온을 주입하므로써 완료된다.In the manufacturing process of a semiconductor device, many ion implantation processes are required. The ion implantation process is completed by implanting impurity ions after exposing a predetermined portion using the photoresist as a mask.

종래에는 이러한 이온 주입 공정 후에 진행 유무를 육안으로 알 수 없게 된다. 즉, 식각 등의 공정은 진행 결과 패턴이 형성되므로 공정 완료 후에 진행 유무를 육안으로 확인할 수 있는 데, 이온 주입 공정은 별도의 패턴 등이 형성되지 않으므로 진행 유무를 육안으로 알 수 없다.In the related art, it is not possible to visually recognize the progress after the ion implantation process. That is, in the process of etching, etc., the result of the progress pattern is formed, so that the progress of the process can be visually confirmed after the completion of the process. However, the ion implantation process does not form a separate pattern.

그러므로, 이온 주입 공정을 완료한 웨이퍼를 다시 이온 주입하거나, 또는, 이온 주입 공정을 진행하지 않고 다음 공정을 진행하는 경우가 발생되는 데, 이러한 경우에는 불량으로 처리되어 웨이퍼의 손실이 막대하게 된다.Therefore, there is a case where the wafer which has completed the ion implantation process is ion implanted again, or the next process is performed without proceeding with the ion implantation process, in which case it is treated as defective and the loss of the wafer is enormous.

따라서, 별도의 확인 장비를 이용하여 이온 주입 공정 진행의 유무를 확인하여 웨이퍼의 손실을 방지하였다.Accordingly, the loss of the wafer was prevented by checking the existence of the ion implantation process using a separate verification device.

그러나, 이온 주입 공정의 유무를 육안으로 확인하지 못하고 별도의 장비를 사용하여 확인하여야 하므로 공정 시간이 증가되어 생산 TAT(turn around time)가 증가되는 문제점이 있었다.However, there is a problem in that the production time is increased and the production turn-around time (TAT) is increased because the presence of the ion implantation process cannot be visually confirmed and must be confirmed using a separate equipment.

따라서, 본 발명의 목적은 이온 주입 공정의 유무를 육안으로 확인할 수 있어 생산 TAT를 감소시킬 수 있는 테스트 패턴을 제공함에 있다.Accordingly, an object of the present invention is to provide a test pattern that can visually confirm the presence or absence of the ion implantation process to reduce the production TAT.

상기 목적을 달성하기 위한 본 발명에 따른 테스트 패턴은 기판 상의 칩 이외의 테스트 패턴 영역에 형성된 절연층과, 상기 절연층 상에 형성된 포토레지스트와, 상기 포토레지스트이 패터닝되어 상기 절연층을 노출시키도록 형성되며 상기 좁은 폭을 갖는 직사각형의 형태를 갖는 표시패턴을 포함한다.The test pattern according to the present invention for achieving the above object is formed to expose the insulating layer by insulating layer formed in the test pattern region other than the chip on the substrate, the photoresist formed on the insulating layer, and the photoresist patterned And a display pattern having a rectangular shape having the narrow width.

상기에서 표시패턴이 0.1∼0.2㎛ 의 폭을 갖는다.In the above, the display pattern has a width of 0.1 to 0.2 mu m.

도 1은 본 발명에 따른 테스트 패턴의 평면도1 is a plan view of a test pattern according to the present invention

도 2는 도 1을 Ⅰ-Ⅰ선으로 자른 단면도2 is a cross-sectional view taken along the line II of FIG.

이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 반도체장치의 테스트 패턴의 평면도이고, 도 2는 도 1을 Ⅰ-Ⅰ선으로 자른 단면도이다.1 is a plan view of a test pattern of a semiconductor device according to the present invention, and FIG. 2 is a cross-sectional view taken along line II of FIG. 1.

본 발명에 따른 테스트 패턴(10)은 기판(11) 상에 절연막(13)이 형성되고, 이 절연막(13) 상에 포토레지스트(15)가 형성된다. 상기에서 포토레지스트(15)는 절연막(13)을 노출시키는 다 수개의 표시패턴(17)이 형성된다.In the test pattern 10 according to the present invention, an insulating film 13 is formed on a substrate 11, and a photoresist 15 is formed on the insulating film 13. In the photoresist 15, a plurality of display patterns 17 exposing the insulating layer 13 are formed.

상기에서 테스트 패턴(10)은 칩을 절단하기 위한 영역인 스크라이브라인(scribe line) 등과 같이 소자의 동작에 영향을 주지 않는 영역에 형성된다.The test pattern 10 is formed in a region that does not affect the operation of the device, such as a scribe line, which is a region for cutting a chip.

표시패턴(17)은 직사각형의 형상을 가지며 0.1∼0.2㎛ 정도의 폭을 갖도록 형성된다. 상기에서 포토레지스트(15)는 반도체소자가 형성될 칩영역(도시되지 않음)에 이온 주입 공정시 마스크로 사용되는 포토레지스트(도시되지 않음)를 도포할 때 형성되고, 표시패턴(17)은 칩영역 내의 이온 주입될 영역을 노출시키기 위해 노광 및 현상에 의해 포토레지스트를 패터닝할 때 형성된다.The display pattern 17 has a rectangular shape and is formed to have a width of about 0.1 to 0.2 μm. The photoresist 15 is formed when a photoresist (not shown) used as a mask in an ion implantation process is applied to a chip region (not shown) on which a semiconductor device is to be formed, and the display pattern 17 is a chip. It is formed when patterning the photoresist by exposure and development to expose a region to be ion implanted in the region.

상술한 구조의 테스트 패턴(10)은 인(P) 또는 아세닉(As) 등의 N형 불순물이나 보론(B) 또는 BF₂등의 P형 불순물을 포토레지스트를 마스크로 사용하여 칩영역의 노출된 부분에 이온 주입할 때 기판(11)의 표시패턴(17)이 형성되어 노출된 부분에도 이온 주입된다.The test pattern 10 having the above-described structure is exposed to the chip region by using a photoresist as a mask using N-type impurities such as phosphorus (P) or asic (As) or P-type impurities such as boron (B) or BF ₂ . When ion implantation is performed on the exposed portion, the display pattern 17 of the substrate 11 is formed and ionically implanted into the exposed portion.

상기에서 칩영역에서는 이온 주입될 영역이 넓으므로 이온이 균일하게 주입된다. 그러나, 전하가 좁은 영역에 집중되는 것과 같이 테스트 패턴(10)에서는 표시패턴(17)의 폭이 좁으므로 기판(11)의 노출된 부분에 주입되는 이온이 집중하게 되는 데, 표시패턴(17)이 직사각형의 형상을 가지므로 이온의 집중 효율이 증가된다. 이 때, 테스트 패턴(10) 내에서 표시패턴(17)을 형성하는 포토레지스트(15)에 집중적으로 주입되는 이온에 의해 버닝(burming) 현상이 발생된다. 이에 의해, 절연층(13)의 표시패턴(17)이 형성되어 있던 부분이 회색에서 검은색으로 변색된다.In the chip region, since the region to be ion implanted is wide, ions are uniformly implanted. However, since the width of the display pattern 17 is narrow in the test pattern 10 as in the case where the charge is concentrated in the narrow region, ions implanted in the exposed portion of the substrate 11 are concentrated. This rectangular shape increases the concentration efficiency of ions. At this time, a burning phenomenon occurs due to ions implanted intensively into the photoresist 15 forming the display pattern 17 in the test pattern 10. As a result, the portion where the display pattern 17 of the insulating layer 13 is formed is discolored from gray to black.

상기에서 절연층(13)의 표시패턴(17)이 형성되어 있던 부분은 포토레지스트(15)를 제거해도 검은색으로 변색된 상태로 남게 된다. 그러므로, 이온 주입 공정을 진행한 것을 별도의 장비없이 육안으로 확인할 수 있으며, 이에 의해, 생산 TAT를 향상시킬 수 있게 된다.The portion where the display pattern 17 of the insulating layer 13 is formed remains black even when the photoresist 15 is removed. Therefore, the progress of the ion implantation process can be visually confirmed without any equipment, thereby improving the production TAT.

상술한 바와 같이 본 발명에 따른 테스트 패턴은 절연막이 형성된 기판 상의 스크라이브라인 내에 형성된 포토레지스트가 절연막을 좁은 폭을 갖는 직사각형의 형상으로 노출시키는 다수 개의 표시패턴을 갖도록 하므로써 이온 주입 공정시 주입되는 이온이 테스트 패턴 내에서 좁은 영역의 표시패턴으로 집중되어 포토레지스트에 버닝 현상이 발생되도록하여 절연층의 표시패턴이 형성되어 있던 부분이 검은색으로 변색되도록 한다. 그러므로, 이온 주입 공정의 유무를 별도의 장비를 이용하지 않고 육안으로 확인할 수 있다.As described above, the test pattern according to the present invention allows the photoresist formed in the scribe brine on the substrate on which the insulating film is formed to have a plurality of display patterns that expose the insulating film to a rectangular shape having a narrow width. In the test pattern, the display pattern is concentrated in a narrow area so that a burning phenomenon occurs in the photoresist so that the portion where the display pattern of the insulating layer is formed is discolored black. Therefore, the presence or absence of the ion implantation process can be visually confirmed without using a separate equipment.

따라서, 본 발명은 이온 주입 공정의 유무를 육안으로 확인할 수 있으므로 확인 단계를 감소시켜 생산 TAT를 감소시킬 수 있다.Therefore, the present invention can visually confirm the presence or absence of the ion implantation process can reduce the production step to reduce the production TAT.

Claims

An insulating layer formed in the test pattern region other than the chip region on the substrate;

A photoresist formed on the insulating layer;

And a display pattern in the form of a plurality of narrow width rectangles patterned such that the photoresist exposes the insulating layer.

The test pattern of claim 1, wherein the display pattern has a width of about 0.1 μm to about 0.2 μm.