KR100296620B1 - Sigulation mold for the semi-conductor - Google Patents
Sigulation mold for the semi-conductor Download PDFInfo
- Publication number
- KR100296620B1 KR100296620B1 KR1019990018642A KR19990018642A KR100296620B1 KR 100296620 B1 KR100296620 B1 KR 100296620B1 KR 1019990018642 A KR1019990018642 A KR 1019990018642A KR 19990018642 A KR19990018642 A KR 19990018642A KR 100296620 B1 KR100296620 B1 KR 100296620B1
- Authority
- KR
- South Korea
- Prior art keywords
- mold
- gate
- runner
- compound
- semiconductor package
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 150000001875 compounds Chemical class 0.000 claims abstract description 39
- 238000002347 injection Methods 0.000 claims abstract description 9
- 239000007924 injection Substances 0.000 claims abstract description 9
- 230000000149 penetrating effect Effects 0.000 claims abstract description 3
- 229920005989 resin Polymers 0.000 claims description 10
- 239000011347 resin Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 4
- 238000000465 moulding Methods 0.000 abstract description 32
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 210000002374 sebum Anatomy 0.000 abstract description 2
- 239000011159 matrix material Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
Abstract
본 발명은 리드프레임에 다수열 부착되는 반도체칩을 컴파운드등으로 몰딩하기 위한 반도체용 몰드금형에 관한 것으로, 최근 개발되고 있는 새로운 형태의 팩키지의 복잡한 구조와 그 크기의 소형화 및 얇은 두께에 구애됨이 없이 런너 (RUNNER)와 게이트(GATE)가 리드프레임(READ FRAME)과 당접되지 않도록 상부케비티블럭에 콘(CORN)모양의 게이트를 수직 형성하고 상기 게이트와 포토 사이에 런너가 연통되도록 하여 반도체팩키지의 크기와 두께등이 작고 얇은 경우는 물론 팩키지간의 피치가 작아 종래의 몰드금형 장치에 의해서 몰딩작업이 불가능하던 것을 가능하게 하고, 또한 종래 사이드게이트보다 외형이 깨끗하고 컴파운드의 유동성을 향상시켜 웹피지(WARPAGE) 현상이 감소되도록 하며, 반도체팩키지의 구조에 따라 게이트의 위치변경이 용이하도록 하여 제작공정의 간편성의 제공은 물론 대량생산이 가능하도록 하기 위한 것으로. 상부금형에 상부지지플레이트가 형설되고, 상부금형 과 상부지지플레이트로 컴파운드주입부와 연통되는 런너가 구비되고, 상부금형의 상부케비티블럭 중앙부위로부터 런너를 관통하는 게이트가 상광하협상으로 수직 형설되어지는 반도체용 몰드금형에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mold mold for semiconductors for molding a semiconductor chip attached to a lead frame with a compound or the like. The present invention relates to a complex structure of a new type of package recently developed, and to miniaturization and thinness thereof. A semiconductor package is formed by vertically forming a cone-shaped gate in the upper cavity block so that the runner and the gate do not contact the lead frame without the contact and the runner is communicated between the gate and the photo. Small size, thickness, etc. are small, as well as the pitch between packages is small, it is possible to make the molding work impossible by the conventional mold mold apparatus, and also the appearance is cleaner than the conventional side gates, and the compound fluidity is improved to improve the web sebum (WARPAGE) phenomenon is reduced, and it is easy to change the position of the gate according to the structure of the semiconductor package. Providing ease of manufacturing processes as well as open to mass production is possible. An upper support plate is formed on the upper mold, and a runner communicating with the compound injection portion is provided by the upper mold and the upper support plate, and a gate penetrating the runner from the center of the upper cavity block of the upper mold is vertically vertically arranged. The present invention relates to a mold mold for semiconductors.
Description
본 발명은 판상 또는 릴상의 리드프레임에 다수열 배열 부착되는 반도체칩을 보호하기 위해 컴파운드등으로 상기 반도체칩을 몰딩하기 위한 반도체용 몰드금형에 관한 것으로, 특히 반도체칩이 다수열 배열되는 리드프레임에 컴파운드가 유동 유입되어지는 런너(runner)와 게이트(gate)가 직접 당접되지 않도록 상부케비티블럭에 콘(corn)모양을 갖는 게이트를 형성하고, 상기 게이트와 포토 사이에 런너가 연통되도록 하여 반도체팩키지의 크기가 매우 작고, 두께 또한 얇으며 팩키지와 팩키지의 이격된 간극도 매우 작게 형성되는 최근 개발되고 있는 반도체팩키지를 원할하게 몰딩할 수 있도록 하고, 컴파운드의 유동성이 양호하며 웹피지의 현상을 감소시킴은 물론 반도체팩키지의 구조에 따라 게이트의 위치변경이 용이하도록 하는 반도체용 몰드금형에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor mold mold for molding the semiconductor chip with a compound or the like to protect a semiconductor chip attached to a plate or reel-shaped lead frame. A semiconductor package is formed by forming a gate having a cone shape in the upper cavity block so that runners and gates in which the compound flows inflow are not directly contacted, and allowing runners to communicate between the gate and the photo. It has a very small size, a thin thickness, and allows the molding of a recently developed semiconductor package, which has a very small gap between the package and the package, to be molded smoothly, the compound has good fluidity, and reduces the phenomenon of web sebum. Of course, the mold mold for semiconductors to easily change the position of the gate according to the structure of the semiconductor package It relates.
일반적으로 반도체팩키지를 생산하기 위해서는 여러 작업공정을 거치게 되는바, 그 개략적인 공정은 먼저 판상 또는 릴상의 필름 형태를 갖는 리드프레임 (LEAD FRAME)에 반도체 칩을 부착하기 위한 다이본딩(DIE BONDING)공정을 거친 후, 리드프레임 하면으로 부착되는 회로망을 연결하여 통전되도록 하는 와이어 본딩 (WIRE BONDING)공정을 거쳐 반도체 칩과 회로망을 보호하기 위해 컴파운드나 에폭시 수지등으로 몰딩(MOLDING)을 한 후 트리밍(TRIMMING)공정과 포밍(FORMING)공정을 거친 후 싱귤레이션 공정을 거쳐 반도체팩키지(310)가 생산되고 있음은 주지의 사실이며, 특히 반도체팩키지를 몰딩성형하기 위해 도 3에서 보는바와 같은 구조에 의해 실시되고 있으며 그 구성 및 작동순을 대략적으로 서술하면 다음과 같다.In general, a semiconductor package goes through several working steps, and a schematic process is a die-bonding process for attaching a semiconductor chip to a lead frame having a plate or reel film form. After going through the wire frame, it is wire-bonding process that connects the network attached to the lower surface of the lead frame to conduct electricity, and then molds it with compound or epoxy resin to protect the semiconductor chip and network. It is well known that the semiconductor package 310 is produced through a singulation process after the process and the forming process, and in particular, the semiconductor package 310 is formed by a structure as shown in FIG. 3 to mold the semiconductor package. The composition and the operation order are outlined as follows.
종래의 반도체용 몰드금형에 있어서는 주로 하부금형(200)과 상부금형(100)으로 이루어지는 각각의 금형부(100)(200)에 캐비티블럭(150)(210)이 형설되도록 하고, 각각의 캐비티블럭(150)(210)에 리드프레임(300)에 다수열 부착되는 반도체팩키지(310)가 위치되도록 한다. 한편 상기 하부금형(200)에 이젝터홀이 형성되도록 하여 상기 이젝터 홀에 이젝터핀이 출몰자재되는 구조로 되어 있다. 또한 상,하부금형(100)(200)에는 상기 상하부캐비티블럭(150(210)과 연결되는 게이트 (140) (GATE)가 형설되고, 하부금형(200)상으로는 상기 게이트(140)(GATE)와 연설됨과 동시에 포토(120)의 컬부(121)와 연결되는 런너(130)(RUNNER)가 형성되어져 있고, 상기 포토(120)에는 플런저(122)가 삽입되어져 포토(120) 내부에 있는 컴파운드수지등을 가압하게 하는 구조로 형성되어 있다.In the conventional mold mold for semiconductors, the cavity blocks 150 and 210 are formed in each of the mold parts 100 and 200, which are mainly the lower mold 200 and the upper mold 100, and each cavity block is formed. The semiconductor package 310 is attached to the lead frame 300 at the 150 and 210 positions. Meanwhile, the ejector hole is formed in the lower mold 200 so that the ejector pin is protruded in the ejector hole. In addition, the upper and lower molds 100 and 200 are formed with a gate 140 (GATE) connected to the upper and lower cavity blocks 150 and 210, and on the lower mold 200, the gate 140 and the gate 140 are formed. Runner 130 (RUNNER) is formed at the same time as the speech is connected to the curl portion 121 of the photo 120, the plunger 122 is inserted into the photo 120, compound resin, etc. inside the photo 120 It is formed in the structure which makes it pressurize.
이와같이 구성되는 종래 반도체용 몰드금형의 작동을 대략적으로 설명하면, 도 3에서 보는바와 같이 하부금형(200)상에 반도체칩이 배열된 리드프레임(300)을 셋팅한 후 상부금형(100)을 하강 작동시켜 상,하부금형(100)(200)이 클램핑되어지면, 포토(120)내로 컴파운드 수지를 주입됨과 동시에 플런저(122)를 가압하게 되는바, 이때의 컴파운드는 점도가 높은 상태에서 가열되어 액상으로 상태변화하여 플런저(122)로 가압할시 런너(130)와 케이트(140)를 경유하여 캐비티블럭(150)에 유입되어지게 되어져 이에따라 상기 상,하부캐비티블럭(150)(210)에 배치되어 있는반도체칩이 몰드 성형되도록 하고 있다. 이와같이 몰딩이 완료되면 상,하부금형 (100) (200)은 분리되고 이젝터핀이 상승하여 성형이 완료된 반도체팩키지(310)를 하부금형(200)으로부터 상승되도록 하여 몰딩공정이 완료되는 것이다.Referring to the operation of the conventional mold mold for semiconductors configured as described above, as shown in FIG. 3, the upper mold 100 is lowered after setting the lead frame 300 on which the semiconductor chips are arranged on the lower mold 200. When the upper and lower molds 100 and 200 are clamped by the operation, the compound resin is injected into the photo 120 and the plunger 122 is pressed at the same time. When the state is changed to the plunger 122 and pressurized, it is introduced into the cavity block 150 via the runner 130 and the Kate 140, and is disposed in the upper and lower cavity blocks 150 and 210 accordingly. The semiconductor chip is mold-molded. When the molding is completed in this way, the upper and lower molds 100 and 200 are separated and the ejector pins are raised to raise the semiconductor package 310 from which the molding is completed, from the lower mold 200 to complete the molding process.
따라서 이와같은 종래의 몰드금형의 경우에는 주로 게이트(140)(GATE)가 반도체팩키지(310)의 측면부에 위치된 상태에서 몰딩이 이루어지도록 하므로 리이드프레임(300)의 제작공정시 런너(130)(RUNNER)와 게이트(140)(GATE)가 위치될 수 있도록 설정되어 제작되어지고 있는 실정이어서 컴파운드(COMPOUND)의 원할한 흐름을 위해서 상기 리이드프레임(300)에 적당한 사이즈(SIZE)의 런너(130) 폭과 깊이가 형성되어 있어야 하므로 상기 리이드프레임(300)의 제작시 팩키지와 팩키지사이에 런너(130)와 게이트(140)를 설치할 수 있는 여유공간의 확보가 필수적이었다.Therefore, in the case of the conventional mold mold, the molding is performed in a state where the gate 140 (GATE) is located at the side of the semiconductor package 310, so the runner 130 (in the manufacturing process of the lead frame 300) RUNNER and the gate 140 are set to be positioned so that the runner 130 of a size SIZE suitable for the lead frame 300 for a smooth flow of compound. Since the width and depth should be formed, it was necessary to secure a free space for installing the runner 130 and the gate 140 between the package and the package during the manufacture of the lead frame 300.
따라서 기존의 반도체팩키지의 경우, 즉 SOIC,DIP,PLCC,SOT 등의 종류에 해당되는 반도체팩키지의 경우에는 종래의 장치에 의해 몰드성형을 하는데는 별무리가 없으나, 최근 개발되어지는 반도체팩키지의 경우 그 크기가 매우 작고 그 두께 또한 매우 얇음은 물론 다수의 행과 열을 갖는 매트릭스 형상으로 구성되고, 리드프레임상의 반도체팩키지와 팩키지사이의 간격도 상당히 작기 때문에 리드프레임상에 런너부위를 형성하기는 불가능하여 이와같은 종래의 몰드금형에 의하여 몰드성형을 하기에는 상당히 어려운 문제점이 지적되는바, 이러한 소형의 반도체팩키지를 몰드성형하기 위해서 디스펜서에 의해 몰딩을 수행하여야 하나 상기의 디스펜서에 의한 몰딩의 경우 그 제품의 품질(Quality)이 저하되는 문제점이 있으며, 대량생산에도 부적합한 문제점등이 지적되고 있다.Therefore, in the case of the conventional semiconductor package, that is, semiconductor package corresponding to the type of SOIC, DIP, PLCC, SOT, etc., there is no problem in mold molding by the conventional apparatus, but in the case of the recently developed semiconductor package Its size is very small, its thickness is very thin, and it is composed of a matrix shape having a plurality of rows and columns, and the distance between the semiconductor package and the package on the lead frame is so small that it is impossible to form a runner part on the lead frame. Therefore, it is pointed out that the problem is very difficult to mold the mold by the conventional mold mold. In order to mold the compact semiconductor package, the molding should be performed by the dispenser. There is a problem that the quality (Quality) is deteriorated, it is not suitable for mass production This has been pointed out.
따라서 본 발명은 상기한 문제점을 해결하기 위한 것으로, 최근 개발되고 있는 새로운 형태의 팩키지의 복잡한 구조와 그 크기의 소형화와 두께의 얇은 것이나 다수의 행과 열로 배치된 매트릭스형 리드프레임에 구애됨이 없이 런너(RUNNER)와 게이트(GATE)가 리드프레임(READ FRAME)과 당접되지 않도록 상부케비티블럭에 콘(CORN)모양의 게이트를 형성하고 상기 게이트와 포토 사이에 런너가 연통되도록 하여 반도체팩키지의 크기와 두께등이 작고 얇은 경우는 물론 팩키지간의 피치가 작아 종래의 몰드금형 장치에 의해서 몰딩작업이 불가능하던 것을 가능하게 하는데 본 발명의 목적이 있으며, 또한 종래 사이드게이트보다 외형이 깨끗하고 컴파운드의 유동성을 향상시켜 웹피지(WARPAGE) 현상이 감소되도록 하는데 다른 목적이 있고, 반도체팩키지의 구조에 따라 게이트의 위치변경이 용이하도록 하여 제작공정의 간편성의 제공은 물론 대량생산이 가능하도록 하는데 본 발명의 또다른 목적이 있다.Accordingly, the present invention has been made to solve the above-mentioned problems, and is not limited to the complicated structure of a new type of package that has been recently developed, its size, its size, its thickness, and its thin matrix type lead frame arranged in a plurality of rows and columns. The size of the semiconductor package is formed by forming a cone-shaped gate in the upper cavity block so that the runner and the gate do not contact the lead frame, and allowing the runner to communicate between the gate and the photo. It is an object of the present invention to enable the molding operation is impossible by the conventional mold mold apparatus because the pitch between the packages is small and thin, and the thickness is small and thin, and the appearance is clean and the fluidity of the compound is better than that of the conventional side gate. It has a different purpose to improve the web page (WARPAGE) phenomenon, depending on the structure of the semiconductor package Another object of the present invention is to provide a simple manufacturing process to facilitate the change of the position of the la gate as well as to enable mass production.
상기한 목적을 달성하기 위한 본 발명은,The present invention for achieving the above object,
상하부케비티블럭(150)(210)이 형성되는 상하부금형(100)(200)과, 컴파운드수지를 주입하여 플런저(122)에 의해 가압되도록 하는 컴파운드주입부(120)와, 상기 컴파운드주입부(120)와 상부케비티블럭(150)을 연통하여 용융된 컴파운드수지가 반도체칩을 다수열 부착하고 있는 리드프레임(300)으로 유동되도록 하는 런너(130)와 게이트(140)를 구비하는 반도체용 몰드금형에 있어서,Upper and lower molds 100 and 200 having upper and lower cavity blocks 150 and 210 formed therein, a compound injection unit 120 for injecting compound resin and being pressed by the plunger 122, and the compound injection unit A mold for semiconductor having a runner 130 and a gate 140 in communication with the upper cavity block 150 so that the molten compound resin flows into the lead frame 300 to which the plurality of semiconductor chips are attached. In the mold,
상기 상부금형(100)으로 상부지지플레이트(110)가 형설되고, 상부금형 (100)과 상부지지플레이트(110)로 컴파운드주입부(120)와 연통되는 런너(130)가 구비되고, 상부금형(100)의 상부케비티블럭(150) 중앙부위로부터 런너(130)를 관통하는 게이트(140)가 상광하협상으로 수직 형설되도록 하는 것을 구성상 특징으로 하는 것으로 이하 첨부한 도면을 참조하여 상세히 설명한다.An upper support plate 110 is formed as the upper mold 100, a runner 130 communicating with the compound injection unit 120 as the upper mold 100 and the upper support plate 110 is provided, and the upper mold ( It is characterized in that the gate 140 penetrating the runner 130 from the center of the upper cavity block 150 of the 100 to be vertically formed in a vertical light-negotiated configuration will be described in detail with reference to the accompanying drawings. .
도 1은 본 발명에 의한 반도체용 몰드금형의 개략적 요부확대 측단면도로Figure 1 is a schematic side enlarged cross-sectional side view of a mold mold for a semiconductor according to the present invention
(가)도는 몰딩전의 요부확대 측단면도이고,(A) is the enlarged sectional side view of the main part before molding,
(나)도는 몰딩 후 상부금형이 상승된 상태의 요부확대 측단면도이고,(B) is the enlarged sectional side view of the main part with the upper mold raised after molding,
(다)도는 (나)도에 의해 몰딩된 모습을 확대도시한 도면이며,(C) is an enlarged view of the molding molded by (B),
도 2의 (가)(나)도는 게이트의 형상을 보인 예시도이고,(A) (B) of Figure 2 is an exemplary view showing the shape of the gate,
도 3은 종래의 반도체용 몰드금형을 보인 개략적 요부확대도로3 is a schematic enlarged view illustrating a conventional mold mold for a semiconductor
(가)도는 종래 반도체용 몰드금형의 평면도를 도시한것이고,(A) shows a plan view of a conventional mold mold for semiconductors,
(나)도는 몰딩이 이루어지기 전을 도시한 도면이고,(B) is a view showing before the molding is done,
(다)도는 상부금형이 하강되어 몰딩되는 모습을 도시한것이다.(C) shows the upper mold lowered and molded.
※ 도면 중 주요부호에 대한 간단한 설명※ Brief description of the main symbols in the drawings
100: 상부금형 110: 상부지지플레이트 120: 포토 121: 컬부100: upper mold 110: upper support plate 120: photo 121: curl
122: 플런저 130: 런너 140: 게이트 141: 유입구122: plunger 130: runner 140: gate 141: inlet
142: 유출구 150: 상부케비티블럭 151: 몰딩성형홈 200: 하부금형142: outlet 150: upper cavity block 151: molding groove 200: lower mold
210: 하부케비티블럭 300: 리드프레임 310: 반도체팩키지210: lower cavity block 300: lead frame 310: semiconductor package
본 발명은 개략적으로 도시한 도 1에서 보는바와 같이 상부금형(100)과 하부금형(200) 및 컴파운드주입부(120; 이하 포토라 통칭함)와 런너(130) 및 게이트 (140)를 구비하여서 구성된다.As shown in FIG. 1, the present invention includes an upper mold 100, a lower mold 200, a compound injection unit 120 (hereinafter referred to as photo), a runner 130, and a gate 140. It is composed.
상기 상부금형(100)으로 상부지지플레이트(110)가 고정형설되고, 하면으로 상부케비티블럭(150)이 형설되는바 상기 상부케비티블럭(150) 중앙부에 게이트 (140)를 천공하되 그 형상은 상광하협상으로 형설하고, 상기 게이트(140)로 반도체팩키지(310)를 몰딩하기 위한 컴파운드 수지를 유입하도록 안내하는 런너(130)가 상부금형(100)과 상부케비티블럭(150)사이에 형설되어 상부지지플레이트(110) 측방으로 컴파운드수지를 주입하기 위한 포토(120)와 연설되도록 한다.The upper support plate 110 is fixedly installed by the upper mold 100, and the upper cavity block 150 is formed on the lower surface of the upper mold 100, and the gate 140 is drilled in the center of the upper cavity block 150. The runner 130 is formed between the upper mold 100 and the upper cavity block 150, which is formed in the upper and lower side negotiations, and guides the compound resin for molding the semiconductor package 310 into the gate 140. It is designed to be addressed with the photo 120 for injecting the compound resin toward the upper support plate 110 side.
이때 상기 게이트(140)는 원뿔형상을 뒤집어 놓은 듯한 콘(CORN)모양을 갖을 수도 있으며, 사각뿔이나 사각원뿔형상을 뒤집어 놓은듯한 형상을 조건에 따라 채택하여 적용할 수도 있으며, 상기 상부케비티블럭(150) 하면부로 몰딩시 컴파운드가 게이트(140)를 통해 주입된 후 몰딩될 수 있도록 하기 위해 몰딩성형홈(151)이천설되어진다.In this case, the gate 140 may have a cone shape as if the cone shape is upside down, and may adopt a shape such as a square cone or a cone shape upside down according to a condition, and apply the upper cavity block ( When molding to the lower surface portion, the molding groove 151 is laid in order to allow the compound to be molded after being injected through the gate 140.
상기 하부금형(200)의 상면으로는 하부케비티블럭(210)이 형설되고, 하부금형(200) 중심부상으로 이젝터홀(도시하지 않음)이 천공되도록 하고 상기 이젝터홀에서 이젝터핀(도시하지 않음)핀이 출몰자재토록 하는바, 그 구성은 종래와 동일하며 리드프레임(300)의 반도체팩키지(310)가 하부금형(200)에 안착되어 몰드가 완료되면 이젝터홀에서 이젝터핀이 상승하여 반도체팩키지(310)를 하부금형(200)으로부터 탈리되도록 하는 역할을 한다.A lower cavity block 210 is formed on the upper surface of the lower mold 200, and an ejector hole (not shown) is drilled on the center of the lower mold 200, and an ejector pin (not shown) in the ejector hole. ) The pins are exposed to the material, the configuration is the same as the conventional, the semiconductor package 310 of the lead frame 300 is seated in the lower mold 200, when the mold is completed, the ejector pin is raised in the ejector hole, the semiconductor package It serves to detach the 310 from the lower mold (200).
상기 컴파운드주입부(통상 포토(120)라 명칭함)는 도면에서 보는바와 같이 상부금형(100)의 상부지지플레이트(110)에 상기 포토(120)가 형설되도록 하고, 포토(120)에는 종래와 같이 컴파운드를 가압하여 런너(130)로 유입 유동될 수 있도록 하기 위한 플런저(122)가 삽치되어져 있다.The compound injection portion (commonly named as the photo 120) is such that the photo 120 is formed on the upper support plate 110 of the upper mold 100, as shown in the drawing, and the photo 120 is conventional and Likewise, a plunger 122 is inserted to pressurize the compound so as to flow into the runner 130.
상기의 구성에 의한 본 발명의 일실시예의 작동상태를 상세히 설명하면 다음과 같다.Referring to the operation of the embodiment of the present invention by the above configuration in detail as follows.
하부금형(200)측으로 반도체칩이 다수열 배열 부착되는 리드프레임(300)을 안착하여 셋팅하면, 상부금형(100)과 상부지지플레이트(110)가 하강하여 상기 하부금형(200)과 당접됨과 동시에 클램핑 되어진다. 이와같이 상하부금형(100)(200)의 클램핑이 완료되면 포토(120)내로 컴파운드가 주입되어지는바, 이때의 컴파운드는 점도가 높은 상태로 존재하게 되나 포토(120)내로 주입됨과 동시에 플런저(122)에 의해 가압되는 압력과 금형의 온도로 인해 상기 컴파운드는 겔(gel)의 상태로 변환되어 상부금형(100)의 런너(130) (RUNNER0)와 게이트(140)(GATE)를 통과하여 리드프레임(300)상의 반도체팩키지(310)에 상기 리드프레임(300)의 간섭등을 받지않고 몰드성형되어진다.When seated and set the lead frame 300 to which a plurality of rows of semiconductor chips are attached to the lower mold 200 side, the upper mold 100 and the upper support plate 110 are lowered to be brought into contact with the lower mold 200. It is clamped. As such, when the clamping of the upper and lower molds 100 and 200 is completed, the compound is injected into the photo 120. At this time, the compound is present in a high viscosity state, but is injected into the photo 120 and at the same time, the plunger 122 Due to the pressure pressurized by the pressure and the temperature of the mold, the compound is converted into a gel state and passes through the runner 130 and the gate 140 of the upper mold 100, and leads to a lead frame ( The semiconductor package 310 on the 300 is molded without being subjected to interference of the lead frame 300.
즉, 런너(130)를 통해 유입된 컴파운드가 도 2에도시된 바와 같이 원추형상또는 사각뿔, 사각원뿔형상을 뒤집어 놓은듯한 형상으로 형성되는 상광하협상의 게이트(140)의 유입구(141)측으로 유입되어 끝단부의 유출구(142)를 통해 상기 몰딩성형홈(151)으로 확산분포되어 반도체팩키지(310) 몰딩하게 되어지는바, 리드프레임(300)과 당접되거나 간섭되는 현상없이 몰딩을 완료하게 되는 것이다.That is, the compound introduced through the runner 130 flows into the inlet 141 side of the gate 140 of the upper and lower narrow gates formed in a shape such as conical shape, square pyramid, or square cone inverted as shown in FIG. 2. The diffusion is distributed to the molding groove 151 through the outlet 142 of the end to be molded into the semiconductor package 310, thereby completing molding without contact or interference with the lead frame 300.
상기와 같이 리드프레임(300)상의 반도체팩키지(310)의 몰드성형이 완료되어 컴파운드가 경화되어지면 상하부금형(100)(200)으로부터 이형하기 위해 상부금형 (100)과 상부지지플레이트(110)가 미도시한 상승작동수단의 구동에 의해 상승작동함과 동시에 케비티블럭(150)(210)내의 반도체팩키지(310)와 게이트(140)사이의 컴파운드가 디게이팅(degating)되어진다.When the mold of the semiconductor package 310 on the lead frame 300 is completed and the compound is cured as described above, the upper mold 100 and the upper support plate 110 are released to release from the upper and lower molds 100 and 200. The compound between the semiconductor package 310 and the gate 140 in the cavity blocks 150 and 210 is degated at the same time as the lift operation is driven by the driving unit.
이와같이 경화된 컴파운드수지가 디게이팅 되어진 후 상부금형(100)과 상부지지플레이트(110)가 상승하게 되어 초기상태로 복귀됨과 동시에 상부금형(100)의 컴파운드수지를 제거하게 되고, 하부케비티블럭(210)의 이젝터핀(미도시)이 이젝터홀에서 상승되어 하부케비티에 접하고 있는 반도체팩키지(310)를 상승시켜 반도체팩키지(310)를 하부성형부(200)(200)에서 탈리되도록 하는바, 상기의 작동순을 자동반복 수행하여 리드프레임(300)상에 부착된 다수열의 반도체팩키지(310)를 몰드성형하게 되는 것이다.After the cured compound resin is degated, the upper mold 100 and the upper support plate 110 are raised to return to the initial state, and the compound resin of the upper mold 100 is removed, and the lower cavity block ( An ejector pin (not shown) of 210 is raised from the ejector hole to raise the semiconductor package 310 in contact with the lower cavity so that the semiconductor package 310 is detached from the lower molding parts 200 and 200. By repeating the above operation sequence is to mold molding a plurality of rows of semiconductor package 310 attached on the lead frame 300.
한편 본 실시예의 도면에서는 한면에만 반도체팩키지를 몰딩완료 하였지만, 양면 몰딩공정이 필요한 경우에는 하부케비티블럭(210)에도 상부케비티블럭(150)의 몰딩성형홈(151)과 대향되도록 몰딩성형홈(151)을 형설하여 타면의 반도체팩키지를 몰딩성형하면 된다.On the other hand, in the drawing of the present embodiment, the molding of the semiconductor package is completed on only one side, but when a double-sided molding process is required, the molding cavity is formed so as to face the molding groove 151 of the upper cavity block 150 in the lower cavity block 210. 151 may be formed to mold the semiconductor package on the other side.
따라서 본 발명에 의하면 종래의 몰드금형장치에 의해서는 몰딩작업이 어려운 최근에 개발되어지는 반도체팩키지의 크기가 비교적 작고, 두께가 얇거나 또는 다수의 행과 열로 배치된 매트릭스형 리드프레임상의 반도체팩키지 몰딩작업을 원할히 수행할 수 있는 장점이 있으며, 종래와 같이 리드프레임상에 런너의 일정 폭과 깊이가 형설되도록 설계하여야 하므로 적정 스페이스가 리드프레임상에서 확보되어야 하므로 리드프레임상의 반도체팩키지와 팩키지사이가 비교적 협소한 최근의 반도체팩키지의 경우에는 몰딩작업이 불가능하지만, 본 발명에 의하면 런너와 게이트가 리드프레임과 당접되지 않는 구조를 형성하므로 리드프레임의 반도체팩키지간 거리가 매우 작은 경우에도 상기 리드프레임에 직접 접하지 않은 상태를 유지하면서 캐비티블럭으로 수직 관통된 게이트와 연통되는 런너를 통해 컴파운드가 유동 유입되어 몰딩을 할 수 있는 등의 장점이 있다.Therefore, according to the present invention, a semiconductor package molding on a matrix type lead frame having a relatively small size, a thin thickness, or a plurality of rows and columns arranged in recent years, which is difficult to mold by a conventional mold mold apparatus. There is an advantage that the work can be performed smoothly, and as the width and depth of the runner must be designed on the lead frame as in the prior art, an appropriate space must be secured on the lead frame, so that the space between the semiconductor package and the package on the lead frame is relatively narrow. In the case of a recent semiconductor package, molding is impossible, but according to the present invention, since the runner and the gate form a structure that does not contact the lead frame, even if the distance between the semiconductor packages of the lead frame is very small, the lead frame is directly contacted. Cavity while remaining The compound flows through the runner inlet in communication with the vertical through the gate by Luck is advantageous, such as to the molding.
또한 종래와 같이 게이트가 측방으로 일정폭에 의해 런너와 연통되면서 형설되지 않고 수직방으로 상광하협상으로 되는 원추형의 콘(corn)형상이나, 또는 사각뿔 또는 사각원뿔형상으로 형성되므로 그 하방으로 유출되는 부위가 상당히 정교하여 몰딩후 종래의 게이트에 유출되어 몰딩되는 면보다 외형이 상당히 깨끗하고 정교하게 처리되는 장점이 있는 것이며, 리드프레임상으로 유입되는 컴파운드의 양이 일정하므로 컴파운드의 유동상태가 양호함은 물론, 정량의 컴파운드로 반도체팩키지가 몰딩성형되므로 몰드성형후 열팽창율의 차이에 의해 반도체팩키지가 휘어지는 웹피지(WARPAGE)현상이 감소하게 되는 장점이 있으며, 반도체팩키지의 구조에 따라 게이트의 위치변경에 따른 설계가 용이하여 제작이 간편하게 이루어지는등의 장점을 지닌다.In addition, since the gate is in communication with the runner by a predetermined width to the side as in the prior art, it is not formed, but is formed in a cone-shaped cone or a square cone or square cone, which is vertically narrowed in a vertical direction. Since the part is fairly precise, it has the advantage that the appearance is considerably clean and exquisitely processed than the surface which is flowed into the conventional gate after molding, and the amount of compound flowing into the lead frame is constant, so that the flow of the compound is good. Of course, since the semiconductor package is molded by quantitative compound, there is an advantage of reducing the phenomenon of warpage of the semiconductor package due to the difference in thermal expansion rate after mold molding, and according to the structure of the semiconductor package. It is easy to design according to the advantages such as made easy.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990018642A KR100296620B1 (en) | 1999-05-24 | 1999-05-24 | Sigulation mold for the semi-conductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990018642A KR100296620B1 (en) | 1999-05-24 | 1999-05-24 | Sigulation mold for the semi-conductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000074595A KR20000074595A (en) | 2000-12-15 |
| KR100296620B1 true KR100296620B1 (en) | 2001-07-12 |
Family
ID=19587321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990018642A KR100296620B1 (en) | 1999-05-24 | 1999-05-24 | Sigulation mold for the semi-conductor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100296620B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100804509B1 (en) * | 2007-03-06 | 2008-02-20 | 서경성 | Dummy for cleaning of semiconductor mold |
-
1999
- 1999-05-24 KR KR1019990018642A patent/KR100296620B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000074595A (en) | 2000-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101540289B (en) | Semiconductor integrated circuit package and method and mould for packaging semiconductor integrated circuit | |
| JP3194917B2 (en) | Resin sealing method | |
| KR200309906Y1 (en) | lead frame for fabricating semiconductor package | |
| KR20010012976A (en) | Method of manufacturing semiconductor device, apparatus for molding semiconductor device, and semiconductor device | |
| JP5065747B2 (en) | Semiconductor package manufacturing method and manufacturing apparatus | |
| KR100296620B1 (en) | Sigulation mold for the semi-conductor | |
| JP2009152507A (en) | Resin mold and method for resin molding of semiconductor package | |
| JP4451338B2 (en) | Resin sealing mold, resin sealing device using the same, and resin sealing method | |
| JP3924457B2 (en) | Resin sealing device and resin sealing method | |
| JPH06232195A (en) | Manufacture of semiconductor device and lead frame | |
| JPH091596A (en) | Molding device | |
| JPS609131A (en) | Method for resin sealing of semiconductor device and apparatus thereof | |
| KR20070035725A (en) | Molding die having double gate structure | |
| JP2003109983A (en) | Resin sealed structure for collectively sealed semiconductor package and method of manufacturing the same | |
| JP2778332B2 (en) | Method for manufacturing semiconductor device | |
| JP3609821B1 (en) | Semiconductor device sealing mold and semiconductor device sealing method using the same | |
| JPH1044180A (en) | Transfer resin sealing method and resin sealing with the method | |
| JP6062760B2 (en) | Resin sealing mold and resin sealing method | |
| JP2000124236A (en) | Manufacture of semiconductor device | |
| JPH10116847A (en) | Method of manufacturing semiconductor device and trasfer molding machine | |
| JP2684920B2 (en) | Resin encapsulation mold for semiconductor device and manufacturing method | |
| JPH11188761A (en) | Mold for molding card base, manufacture of card base using the same, and card base | |
| KR200232738Y1 (en) | Mold Die for semiconductor packaging | |
| JPH05109796A (en) | Manufacture of resin sealing type electronic components | |
| KR950004210Y1 (en) | Package mold structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |