KR100295060B1 - 메모리 영역을 열방향으로 분할하여 리프레쉬 동작이 필요치 않는 그래픽 메모리 장치 - Google Patents

메모리 영역을 열방향으로 분할하여 리프레쉬 동작이 필요치 않는 그래픽 메모리 장치 Download PDF

Info

Publication number
KR100295060B1
KR100295060B1 KR1019990025816A KR19990025816A KR100295060B1 KR 100295060 B1 KR100295060 B1 KR 100295060B1 KR 1019990025816 A KR1019990025816 A KR 1019990025816A KR 19990025816 A KR19990025816 A KR 19990025816A KR 100295060 B1 KR100295060 B1 KR 100295060B1
Authority
KR
South Korea
Prior art keywords
memory area
memory
buffer
memory device
refresh
Prior art date
Application number
KR1019990025816A
Other languages
English (en)
Other versions
KR20010005030A (ko
Inventor
배원일
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990025816A priority Critical patent/KR100295060B1/ko
Publication of KR20010005030A publication Critical patent/KR20010005030A/ko
Application granted granted Critical
Publication of KR100295060B1 publication Critical patent/KR100295060B1/ko

Links

Classifications

    • E—FIXED CONSTRUCTIONS
    • E21—EARTH OR ROCK DRILLING; MINING
    • E21D—SHAFTS; TUNNELS; GALLERIES; LARGE UNDERGROUND CHAMBERS
    • E21D9/00—Tunnels or galleries, with or without linings; Methods or apparatus for making thereof; Layout of tunnels or galleries
    • E21D9/14—Layout of tunnels or galleries; Constructional features of tunnels or galleries, not otherwise provided for, e.g. portals, day-light attenuation at tunnel openings
    • E—FIXED CONSTRUCTIONS
    • E21—EARTH OR ROCK DRILLING; MINING
    • E21F—SAFETY DEVICES, TRANSPORT, FILLING-UP, RESCUE, VENTILATION, OR DRAINING IN OR OF MINES OR TUNNELS
    • E21F1/00—Ventilation of mines or tunnels; Distribution of ventilating currents
    • E21F1/003—Ventilation of traffic tunnels
    • E—FIXED CONSTRUCTIONS
    • E21—EARTH OR ROCK DRILLING; MINING
    • E21F—SAFETY DEVICES, TRANSPORT, FILLING-UP, RESCUE, VENTILATION, OR DRAINING IN OR OF MINES OR TUNNELS
    • E21F11/00—Rescue devices or other safety devices, e.g. safety chambers or escape ways
    • E—FIXED CONSTRUCTIONS
    • E21—EARTH OR ROCK DRILLING; MINING
    • E21F—SAFETY DEVICES, TRANSPORT, FILLING-UP, RESCUE, VENTILATION, OR DRAINING IN OR OF MINES OR TUNNELS
    • E21F17/00—Methods or devices for use in mines or tunnels, not covered elsewhere

Landscapes

  • Engineering & Computer Science (AREA)
  • Mining & Mineral Resources (AREA)
  • Environmental & Geological Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Geology (AREA)
  • Dram (AREA)

Abstract

메모리 영역을 열방향으로 분할하여 리프레쉬 동작이 필요치 않는 그래픽 메모리 장치가 개시된다. 본 발명은 그래픽 환경을 제공하며 현재 화면을 저장하는 프레임 버퍼(frame buffer)용, 반복되는 영상데이터를 저장하는 텍스쳐(texture) 버퍼용 및 다음 화면 데이터를 저장하는 백 버퍼(back buffer)용으로 사용되는 그래픽 메모리 장치에 있어서, 메모리 영역을 상기 프레임 버퍼용, 텍스쳐 버퍼용, 백 버퍼용 및 라이트/레프트 버퍼용으로 분할하되 상기 메모리 영역을 열방향으로 분할하여, 상기 프레임 버퍼용 메모리 영역에 행해지는 외부에서 제공되는 스크린 리프레쉬로서 메모리 영역 전부를 리프레쉬한다. 바람직하기로, 스크린 리프레쉬 동작은 메모리 영역의 행방향으로 수행되어 메모리 전체 영역의 리프레쉬 동작을 위한 자체 리프레쉬 동작이 필요치 않는다.

Description

메모리 영역을 열방향으로 분할하여 리프레쉬 동작이 필요치 않는 그래픽 메모리 장치{Graphic memory device which do not need to be refreshed by column dividing memory block}
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 리프레쉬 동작이 필요치 않는 그래픽 메모리 장치에 관한 것이다.
일반적으로, 반도체 메모리 장치는 크게 동적 메모리 장치(Dynamic RAM, 이하 DRAM이라 함)와 정적 메모리 장치(Static RAM, 이하 SRAM이라 함)으로 분류된다.
SRAM은 래치를 구성하는 4개의 트랜지스터로 기본 셀을 구현한다. 그러므로 전원이 제거되지 않는 한, 저장된 데이터는 손상없이 보존된다. 따라서 데이터를 재충전시키는 리프레쉬(REFRESH) 동작은 요구되지 않는다.
그러나, DRAM은 1개의 트랜지스터와 1개의 커패시터로 기본 셀을 구성하고, 커패시터에 셀 데이터를 저장한다. 그런데 반도체 기판 위에 형성된 커패시터는 주변과 완벽하게 전기적으로 분리되지 않기 때문에 커패시터 주변으로 누설 전류가 발생하여 커패시터에 저장된 셀의 데이터가 손상될 수 있다. 따라서, DRAM은 정기적으로 메모리 셀 내의 데이터를 재충전하는 리프레쉬 동작이 요구된다.
리프레쉬 동작은 다음과 같은 일련의 과정을 통하여 수행된다. 즉, 일정 시간마다 순차적으로 행번지를 바꿔가면서 메모리 셀의 워드라인이 선택된다. 그리고 이 워드라인에 대응하는 커패시터에 저장된 전하는 감지 증폭수단에 의하여 증폭되어 다시 캐패시터에 저장된다. 이러한 일련의 리프레쉬 과정을 통하여 저장된 데이터가 손상없이 보존된다.
그러나, 이러한 리프레쉬 동작은 DRAM의 기입/독출 동작을 지시하는 명령에 우선하여 수행되기 때문에 DRAM의 성능을 저하시키는 하나의 요인이 된다. 또한, 리프레쉬 동작에 소모되는 전류의 크기는 DRAM의 독출 동작에서 소모되는 전류의 크기와 거의 대등하기 때문에 DRAM을 사용하는 시스템 설계자들에게는 중요한 고려사항이 된다. 특히, 노트북 설계자들에게는 노트북의 고성능화와 대용량화를 사용되는 일반적인 DRAM 기능의 그래픽 메모리 장치에 있어서의 전력소모가 가장 먼저 고려되어야 하는 문제점이다.
따라서, 그래픽 메모리 장치에서 리프레쉬 동작을 없앰으로써 그래픽 메모리 장치의 성능저하를 방지하고 전력소모를 줄일 수 있는 방법이 필수적으로 요구되고 있다.
본 발명의 목적은 리프레쉬 동작이 필요치 않는 그래픽 메모리 장치를 제공하는 것이다.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일실시예에 따른 그래픽 메모리 장치의 메모리 영역을 분할하는 방법을 나타내는 도면이다.
도 2는 도 1의 비교예로서의 메모리 영역을 분할하는 방법을 나타내는 도면이다.
상기 목적을 달성하기 위하여 본 발명은 그래픽 환경을 제공하며 현재 화면을 저장하는 프레임 버퍼(frame buffer)용, 반복되는 영상을 저장하는 텍스쳐(texture) 버퍼용 및 다음 화면 데이터를 저장하는 백 버퍼(back buffer)용으로 사용되는 그래픽 메모리 장치에 있어서, 메모리 영역을 상기 프레임 버퍼용, 텍스쳐 버퍼용, 백 버퍼용 및 라이트/레프트 버퍼용으로 분할하되 상기 메모리 영역을 열방향으로 분할하여, 상기 프레임 버퍼용 메모리 영역에 행해지는 외부에서 제공되는 스크린 리프레쉬로서 메모리 영역 전부를 리프레쉬한다.
바람직하기로, 스크린 리프레쉬 동작은 메모리 영역의 행방향으로 수행되어 메모리 영역의 리프레쉬 동작을 위한 자체 리프레쉬 동작이 필요치 않는다.
이와 같은 본 발명의 그래픽 메모리 장치 내 메모리 영역 분할 방법은 그래픽 메모리 장치 내부에서 자체적으로 메모리 영역을 리프레쉬하는 동작이 필요없게 되어, 종래의 DRAM의 기입/독출 동작을 지시하는 명령에 우선해서 리프레쉬 동작이 수행되어 DRAM의 성능을 저하시키는 문제점이 발생하지 않는다. 또한, 자체 리프레쉬 시 소모되던 전력도 절약되어 저전력화가 실현된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.
도 1은 본 발명의 일실시예에 따른 그래픽 메모리 장치의 메모리 영역 분할 방법을 나타내는 도면이다. 이를 참조하면, 그래픽 메모리 장치의 메모리 영역(1)은 통상의 DRAM의 셀 구조를 가지며 행들 및 열들로 배열되는 복수개의 메모리 셀들로 구성된다. 메모리 영역(1)은 열 어드레스 방향으로 프레임 버퍼(frame buffer)용(2), 텍스쳐(texture)용(4), 및 백 버퍼(back buffer)용(6) 등으로 분할된다. 이때 분할되는 각 메모리 영역의 크기는 본 명세서의 그래픽 메모리 장치가 장착되는 그래픽 카드나 그래픽 시스템의 설계 규정(design spec.)에 따라 다양하게 구성될 수 있다.
프레임 버퍼용 메모리 영역(2)은 현재 화면 데이터를 저장하는 영역이고 텍스쳐용 메모리 영역(4)은 반복되는 영상데이터를 저장하는 영역이다. 백 버퍼용 메모리 영역(6)은 다음 화면 데이터를 저장하는 영역이다.
프레임 버퍼용 메모리 영역(2)은 그래픽 카드나 그래픽 시스템에 장착되어 그래픽 메모리 장치를 제어하는 외부 메모리 콘트롤러(controller)로부터 제공되는 스크린 리프레쉬 지시에 의하여 리프레쉬된다. 스크린 리프레쉬는 현재 화면의 데이터를 독출하여 현재 화면의 영상을 유지하도록 함과 동시에 데이터를 리프레쉬하여 데이터 손실을 방지한다. 이 스크린 리프레쉬 동작은 프레임 버퍼용 메모리 영역(2)의 행 어드레스 방향 즉 워드라인 방향으로 진행된다.
이와 같은 스크린 리프레쉬 동작은 그래픽 메모리 장치의 메모리 영역(1) 전체적으로 수행된다. 왜냐하면, 프레임 버퍼용 메모리 영역(2)이 모든 워드라인들을 포함하게끔 분할되어 있기 때문이다. 그러므로, 프레임 버퍼용 메모리 영역(2)의 스크린 리프레쉬 동작시 나머지 텍스쳐용 메모리 영역(4), 및 백 버퍼용 메모리 영역(6) 등도 동시에 리프레쉬 된다.
따라서, 본 발명의 그래픽 메모리 장치 내에서는 기존의 DRAM이 자체적으로 행하는 리프레쉬 동작이 필요치 않게 된다. 그리하여 그래픽 메모리 장치 내부에서는 자체적으로 메모리 영역(1)을 리프레쉬하는 동작이 필요없게 되므로, 종래의 DRAM의 기입/독출 동작을 지시하는 명령에 우선하여 리프레쉬가 수행되어 DRAM의 성능을 저하시키는 문제점은 발생하지 않는다. 또한, 자체 리프레쉬 시 소모되던 전력도 절약되어 저전력화가 실현된다.
비교예
도 2는 도 1의 비교예로서 그래픽 메모리 장치의 다른 메모리 영역 분할 방법을 나타내는 도면이다. 이를 참조하면, 그래픽 장치 내 메모리 영역(10)은 행방향으로 프레임 버퍼용(12), 텍스쳐용(14), 및 백 버퍼용(16) 등으로 분할되어 있다.
이와 같은 메모리 분할 방법으로는 프레임 버퍼용 메모리 영역(12)을 리프레쉬하는 스크린 리프레쉬가 행방향으로 진행되기 때문에 프레임 버퍼용 메모리 영역(12)을 제외한 나머지 텍스쳐용 메모리 영역(14), 및 백 버퍼용 메모리영역(16) 등은 리프레쉬 동작이 일어나지 않는다. 그리하여, 텍스쳐용 메모리 영역(14), 및 백 버퍼용 메모리 영역(16) 등을 위한 자체 리프레쉬 동작이 필요하게 된다.
따라서, 이 자체 리프레쉬 동작은 기입/독출 동작을 지시하는 명령에 우선하여 수행되기 때문에 그래픽 메모리 장치의 성능을 저하시키고 이 자체 리프레쉬을 위하여 전력이 소모된다. 이는 본 발명 즉, 도 1의 메모리 영역 분할 방법이 본 비교예의 메모리 영역 분할 방법에 비하여 자체 리프레쉬 동작이 필요치 않다는 점에서 잇점이 있다고 할 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 본 발명의 그래픽 메모리 장치 내 메모리 영역 분할 방법은 그래픽 메모리 장치 내부에서 자체적으로 메모리 영역을 리프레쉬하는 동작이 필요없게 되어, 종래의 DRAM의 기입/독출 동작을 지시하는 명령에 우선하여 리프레쉬가 수행되어 DRAM의 성능을 저하시키는 문제점이 발생하지 않는다. 또한, 자체 리프레쉬 시 소모되던 전력도 절약되어 저전력화가 실현된다.

Claims (3)

  1. 그래픽 환경을 제공하며 현재 화면을 저장하는 프레임 버퍼(frame buffer)용, 반복되는 영상을 저장하는 텍스쳐(texture) 버퍼용 및 다음 화면 데이터를 저장하는 백 버퍼(back buffer)용으로 사용되는 메모리 영역을 갖는 그래픽 메모리 장치에 있어서,
    상기 메모리 영역을 상기 프레임 버퍼(frame buffer)용, 상기 텍스쳐(texture) 버퍼용 및 상기 백 버퍼용(back buffer)으로 분할하되 상기 메모리 영역을 열방향으로 분할하여, 상기 프레임 버퍼용 메모리 영역에 행해지는 외부의 스크린 리프레쉬에 의하여 상기 메모리 전체 영역이 리프레쉬되는 것을 특징으로 하는 그래픽 메모리 장치.
  2. 제1 항에 있어서, 상기 그래픽 메모리 장치는
    상기 스크린 리프레쉬 동작이 상기 메모리 영역의 행 방향으로 수행되는 것을 특징으로 하는 그래픽 메모리 장치.
  3. 제1 항에 있어서, 상기 그래픽 메모리 장치는
    상기 메모리 영역의 리프레쉬 동작을 위한 자체 리프레쉬 동작이 필요치 않는 것을 특징으로 하는 그래픽 메모리 장치.
KR1019990025816A 1999-06-30 1999-06-30 메모리 영역을 열방향으로 분할하여 리프레쉬 동작이 필요치 않는 그래픽 메모리 장치 KR100295060B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990025816A KR100295060B1 (ko) 1999-06-30 1999-06-30 메모리 영역을 열방향으로 분할하여 리프레쉬 동작이 필요치 않는 그래픽 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025816A KR100295060B1 (ko) 1999-06-30 1999-06-30 메모리 영역을 열방향으로 분할하여 리프레쉬 동작이 필요치 않는 그래픽 메모리 장치

Publications (2)

Publication Number Publication Date
KR20010005030A KR20010005030A (ko) 2001-01-15
KR100295060B1 true KR100295060B1 (ko) 2001-07-12

Family

ID=19597771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025816A KR100295060B1 (ko) 1999-06-30 1999-06-30 메모리 영역을 열방향으로 분할하여 리프레쉬 동작이 필요치 않는 그래픽 메모리 장치

Country Status (1)

Country Link
KR (1) KR100295060B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338187A (ja) * 1993-05-27 1994-12-06 Melco:Kk Ｄｒａｍを用いたメモリ装置
JPH08241585A (ja) * 1995-01-05 1996-09-17 Toshiba Corp 半導体記憶装置
JPH10255483A (ja) * 1996-06-10 1998-09-25 Toshiba Corp 半導体記憶装置とそれを搭載したシステム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338187A (ja) * 1993-05-27 1994-12-06 Melco:Kk Ｄｒａｍを用いたメモリ装置
JPH08241585A (ja) * 1995-01-05 1996-09-17 Toshiba Corp 半導体記憶装置
JPH10255483A (ja) * 1996-06-10 1998-09-25 Toshiba Corp 半導体記憶装置とそれを搭載したシステム

Also Published As

Publication number Publication date
KR20010005030A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
US7002864B2 (en) SRAM-compatible memory device having three sense amplifiers between two memory blocks
KR100621619B1 (ko) 리플레쉬 동작을 수행하는 반도체 메모리 장치
CA1038496A (en) Dynamic memory with non-volatile back-up mode
JP3169920B2 (ja) 半導体記憶装置、その装置製造方法
US6654303B2 (en) Semiconductor memory device, method for controlling same, and electronic information apparatus
JP2008165847A (ja) 半導体メモリ装置、半導体装置、メモリシステム及びリフレッシュ制御方法
US4896294A (en) Semiconductor memory device with row and column word lines and row and column bit lines
JP2009289389A (ja) 半導体記憶装置及び半導体記憶装置の動作方法
US6400631B1 (en) Circuit, system and method for executing a refresh in an active memory bank
US20060015679A1 (en) Method and system for using dynamic random access memory as cache memory
US6515929B1 (en) Partial refresh feature in pseudo SRAM
KR100614640B1 (ko) 워드라인 부분활성화 커맨드를 갖는 반도체메모리장치
KR20070019066A (ko) 온도에 따라 제어되는 네거티브 전압으로 디스차아지하는반도체 메모리 장치
KR100295060B1 (ko) 메모리 영역을 열방향으로 분할하여 리프레쉬 동작이 필요치 않는 그래픽 메모리 장치
KR20020077021A (ko) 반도체 기억 장치
US6351419B1 (en) Integrated memory with a block writing function and global amplifiers requiring less space
US7797511B2 (en) Memory refresh system and method
KR100482380B1 (ko) 메모리 뱅크별 기입 동작의 수행이 가능한 에스램 호환 메모리 및 그 구동방법
US20180061473A1 (en) Memory storage apparatus and operating method thereof
US7035133B2 (en) SRAM-compatible memory device performing refresh operation having separate fetching and writing operation periods and method of driving the same
US6256249B1 (en) Method for hidden DRAM refresh
KR970066883A (ko) 최적화된 메모리 공간과 넓은 데이터 입/출력을 구비하는 메모리 및 그것을 이용하는 시스템과 방법
JP2574444B2 (ja) 半導体記憶装置
KR100408402B1 (ko) 메모리셀 액세스 시간을 줄일 수 있는 반도체메모리장치의 리프레쉬 방법
US6621752B2 (en) Refreshing scheme for memory cells a memory array to increase performance of integrated circuits

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070327

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee