KR100294972B1

KR100294972B1 - Crystal oscillation circuit

Info

Publication number: KR100294972B1
Application number: KR1019980006709A
Authority: KR
Inventors: 김사현
Original assignee: 김영환; 현대반도체 주식회사
Priority date: 1998-03-02
Filing date: 1998-03-02
Publication date: 2001-07-12
Also published as: KR19990073641A

Abstract

PURPOSE: A crystal oscillation circuit is provided to generate a desired gain by enabling selectively a multitude of CMOS inverter. CONSTITUTION: A tri-state CMOS inverter(INV11) is formed with three tri-state CMOS inverters(INV21-INV23). The tri-state CMOS inverters(INV21-INV23) are connected parallel to each other. A tri-state CMOS inverter(INV12) is formed with three tri-state CMOS inverters(INV24-INV26). The tri-state CMOS inverters(INV24-INV26) are connected parallel to each other. The tri-state CMOS inverters(INV21-INV26) are activated by a control signal of a register(10). One or more tri-state COMS inverters of the tri-state CMOS inverters(INV11,INV12) is always in an enabling state regardlessly of a control signal. Accordingly, a crystal oscillation circuit has a basic gain of a minimum size by two tri-state CMOS inverters of the enabling state.

Description

Crystal oscillation circuit

본 발명은 수정 발진회로에 관한 것으로, 특히 시모스 인버터를 이용하여 루프 회로를 형성함으로써 발진이 이루어지도록 하는 시모스 인버터를 이용한 수정 발진회로에 관한 것이다.The present invention relates to a crystal oscillation circuit, and more particularly, to a crystal oscillation circuit using a CMOS inverter that oscillates by forming a loop circuit using a CMOS inverter.

대부분의 시스템에서 클럭신호가 사용되며, 이와 같은 클럭신호를 만들어내기 위하여 많은 발진회로가 사용된다. 이 가운데 특별히 높은 정밀도의 클럭신호가 요구되는 경우에는 수정 발진자를 이용하는 경우가 많다. 특히 시모스 인버터를 이용하여 발진회로를 구성하게되면 높은 정밀도의 발진회로를 손쉽게 구현할 수 있다.Clock signals are used in most systems, and many oscillating circuits are used to generate such clock signals. Among them, a crystal oscillator is often used when a particularly high precision clock signal is required. In particular, if oscillator circuit is configured by using CMOS inverter, high precision oscillator circuit can be easily realized.

도 1은 이와 같은 종래의 시모스 인버터를 이용한 수정 발진회로를 나타낸 회로도이다. 도 1에서 수정 발진자(X1)의 양단 사이에는 두 개의 시모스 인버터(INV1)(INV2)가 직렬 연결된다. 이 두 개의 시모스 인버터(INV1)(INV2)는 수정 발진자(X1)와 함께 하나의 루프를 형성한다. 첫 번째 시모스 인버터(INV1)의 입력단(A)과 출력단(B) 사이에는 저항(R1)이 연결되어 시모스 인버터(INV1)의 출력을 입력으로 피드백시킨다. 시모스 인버터(INV1)의 입력단(A)은 다이오드(D1)에 의해 접지된다. 두 번째 시모스 인버터(INV2)의 입력단(B)과 출력단(C) 사이에도 두 개의 저항(R2)(R3)이 직렬 연결된다. 두 개의 저항(R2)(R3)이 상호 연결된 노드에는 전원전압(VDD)이 공급된다. 또 시모스 인버터(INV2)의 출력신호가 곧 출력 클럭신호(CLK_OUT)이다.1 is a circuit diagram showing a crystal oscillation circuit using such a conventional CMOS inverter. In FIG. 1, two CMOS inverters INV1 and INV2 are connected in series between both ends of the crystal oscillator X1. These two CMOS inverters INV1 and INV2 form a loop together with the crystal oscillator X1. A resistor R1 is connected between the input terminal A and the output terminal B of the first CMOS inverter INV1 to feed back the output of the CMOS inverter INV1 to the input. The input terminal A of the CMOS inverter INV1 is grounded by the diode D1. Two resistors R2 and R3 are connected in series between the input terminal B and the output terminal C of the second CMOS inverter INV2. A power supply voltage VDD is supplied to a node where two resistors R2 and R3 are interconnected. The output signal of the CMOS inverter INV2 is the output clock signal CLK_OUT.

노드(A)의 전압이 로우레벨일때 노드(B)의 전압은 하이레벨이며, 노드(C)의 전압은 로우레벨이다. 이때 노드(B)의 하이레벨 전압이 저항(R1)을 통해 노드(A)의 전압레벨을 상승시킨다. 노드(A)의 전압이 시모스 인버터(INV1)의 로직 임계전압까지 상승하면 시모스 인버터(INV1)의 출력이 로우레벨로 전환된다. 이 때문에 시모스 인버터(INV2)의 출력신호인 출력 클럭신호(CLK_OUT)는 하이레벨로 급격히 전환되어 수정 발진자(X1)의 일단에 가해진다. 따라서 수정 발진자(X1)가 진동하며, 수정 발진자의 타단이 하이레레벨로 되어 노드(A)의 전압을 하이레벨로 빠르게 전환시킨다. 이로써 발진 동작의 한 주기가 완료된다.When the voltage of the node A is low level, the voltage of the node B is high level, and the voltage of the node C is low level. At this time, the high level voltage of the node B increases the voltage level of the node A through the resistor R1. When the voltage of the node A rises to the logic threshold voltage of the CMOS inverter INV1, the output of the CMOS inverter INV1 is switched to a low level. For this reason, the output clock signal CLK_OUT, which is the output signal of the CMOS inverter INV2, is rapidly switched to the high level and applied to one end of the crystal oscillator X1. Therefore, the crystal oscillator X1 vibrates, and the other end of the crystal oscillator becomes the high level, thereby quickly switching the voltage of the node A to the high level. This completes one cycle of oscillation operation.

이와 같은 종래의 수정 발진회로는 시모스 인버터가 단일의 고정된 로직 임계전압을 갖기 때문에 이득 역시 하나의 고정된 값을 가질 수 밖에 없다. 수정 발진회로를 사용하는 시스템은 전압과 주파수 등의 시스템의 특성을 결정하는 파라미터들을 가지고 있으며, 클럭신호 또한 이 파라미터들과 매치되는 전압 또는 주파수 등의 특성을 가져야 한다. 그러나 발진회로의 이득에 지나치게 크면 이와 같은 시스템 파라미터들과 적절히 매치될 수 없으며, 또한 열악한 내잡음 특성을 갖기 때문에 EMI 등에 취약한 특성을 갖게된다.In the conventional crystal oscillation circuit, since the CMOS inverter has a single fixed logic threshold voltage, the gain also has a fixed value. A system using a crystal oscillator circuit has parameters that determine the characteristics of the system, such as voltage and frequency, and the clock signal must also have characteristics such as voltage or frequency that match these parameters. However, if the gain of the oscillation circuit is too large, it may not be properly matched with such system parameters, and also has a poor noise resistance characteristic, and thus has a weak characteristic such as EMI.

따라서 본 발명은 기존의 하나의 시모스 인버터를 병렬 연결된 다수개의 시모스 인버터로 구성하고, 목적하는 이득값을 디지탈 신호로 변환하여 병렬 연결된 다수개의 시모스 인버터들을 선택적으로 인에이블 시켜서 목적하는 이득을 발생시킬 수 있는 수정 발진회로를 제공하는데 그 목적이 있다.Therefore, the present invention can be configured by configuring a conventional CMOS inverter with a plurality of CMOS inverters connected in parallel, and by converting a desired gain value into a digital signal to selectively enable a plurality of CMOS inverters connected in parallel to generate a desired gain. The purpose is to provide a crystal oscillation circuit.

도 1은 종래의 수정 발진회로를 나타낸 회로도.1 is a circuit diagram showing a conventional crystal oscillation circuit.

도 2는 본 발명에 따라 가변이득제어가 가능한 수정 발진회로의 회로도.2 is a circuit diagram of a crystal oscillation circuit capable of variable gain control in accordance with the present invention.

도 3은 도 2에 나타낸 본 발명에 따른 시모스 인버터를 나타낸 회로도.3 is a circuit diagram showing a CMOS inverter according to the present invention shown in FIG.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

X1, X11 : 수정 발진자 INV1∼INV26 : 시모스 인버터X1, X11: crystal oscillator INV1 to INV26: CMOS inverter

R1∼R13 : 저항 D1, D11 : 다이오드R1 to R13: resistor D1, D11: diode

10 : 레지스터 CLK_OUT : 출력 클럭신호10: Register CLK_OUT: Output Clock Signal

이와 같은 목적의 본 발명은 수정 발진자의 양단 사이에 제 1 시모스 인버터와 제 2 시모스 인버터가 직렬 연결되는 수정 발진회로에서, 다수개의 트라이 스테이트 시모스 인버터를 병렬 연결하여 제 1 시모스 인버터와 제 2 시모스 인버터를 구성하고, 다수개의 트라이 스테이트 시모스 인버터를 선택적으로 인에이블시키도록 이루어진다. 제어신호는 목적하는 이득의 크기를 디지탈 이진 논리신호로 변환하여 사용하며, 이 제어신호를 레지스터에 저장한 다음 레지스터 인에이블 신호에 의해 출력되도록 하여 각각의 트라이 스테이트 시모스 인버터로 전달되도록 한다. 또한 다수개의 트라이 스테이트 시모스 인버터 가운데 적어도 하나는 제어신호에 의해 제어되지 않고 항상 인에이블 되도록 한다.The present invention for this purpose is a crystal oscillator circuit in which the first CMOS inverter and the second CMOS inverter is connected in series between both ends of the crystal oscillator, by connecting a plurality of tri-state CMOS inverter in parallel to the first CMOS inverter and the second CMOS inverter And selectively enable a plurality of tri-state CMOS inverters. The control signal converts the desired gain into a digital binary logic signal. The control signal is stored in a register and then output by the register enable signal to be transmitted to each tri-state CMOS inverter. In addition, at least one of the plurality of tri-state CMOS inverters is not controlled by a control signal and is always enabled.

이와 같이 이루어지는 본 발명의 바람직한 실시예를 도 2와 도 3을 참조하여 설명하면 다음과 같다. 먼저 도 2는 본 발명에 따라 가변이득제어가 가능한 수정 발진회로의 회로도이다. 도 2에서 수정 발진자(X11)의 양단 사이에는 두 개의 시모스 인버터(INV11)(INV12)가 직렬 연결된다. 이 두 개의 시모스 인버터(INV11)(INV12)는 수정 발진자(X11)와 함께 하나의 루프를 형성한다. 첫 번째 시모스 인버터(INV11)의 입력단(A)과 출력단(B) 사이에는 저항(R11)이 연결되어 시모스 인버터(INV11)의 출력을 입력으로 피드백시킨다. 시모스 인버터(INV11)의 입력단(A)은 다이오드(D11)에 의해 접지된다. 두 번째 시모스 인버터(INV12)의 입력단(B)과 출력단(C) 사이에도 두 개의 저항(R12)(R13)이 직렬 연결된다. 두 개의 저항(R12)(R13)이 상호 연결된 노드에는 전원전압(VDD)이 공급된다. 또 시모스 인버터(INV12)의 출력신호가 곧 출력 클럭신호(CLK_OUT)이다.When explaining the preferred embodiment of the present invention made as described above with reference to Figures 2 and 3 as follows. 2 is a circuit diagram of a crystal oscillation circuit capable of variable gain control according to the present invention. In FIG. 2, two CMOS inverters INV11 and INV12 are connected in series between both ends of the crystal oscillator X11. These two CMOS inverters INV11 and INV12 form a loop together with the crystal oscillator X11. A resistor R11 is connected between the input terminal A and the output terminal B of the first CMOS inverter INV11 to feed back the output of the CMOS inverter INV11 to the input. The input terminal A of the CMOS inverter INV11 is grounded by the diode D11. Two resistors R12 and R13 are also connected in series between the input terminal B and the output terminal C of the second CMOS inverter INV12. A power supply voltage VDD is supplied to a node where two resistors R12 and R13 are interconnected. The output signal of the CMOS inverter INV12 is the output clock signal CLK_OUT.

두 개의 시모스 인버터(INV11)(INV12)는 소정의 제어신호에 의해 인에이블되는 트라이 스테이트 시모스 인버터이다. 도 2에는 단순한 인버터의 심볼로 표현하였으나, 실제의 내부 구성은 다수개의 트라이 스테이트 시모스 인버터가 병렬 연결되어 이루어진다. 또한 각각의 트라이 스테이트 시모스 인버터는 레지스터(10)에서 출력되는 제어신호에 의해 인에이블된다. 즉, 레지스터(10)에서 활성화된 제어신호가 출력되지 않으면 각각의 트라이 스테이트 시모스 인버터(INV11)(INV12)는 기본 특성값만을 나타낸다. 레지스터(10)에서는 병렬 연결되는 트라이 스테이트 시모스 인버터의 수와 동일한 수의 제어신호가 출력되며, 역시 같은 수의 데이타가 입력된다. 이 데이타는 목적하는 이득의 크기를 디지탈 2진 논리신호로 변환한 것이며, 사용자에 의해 결정되거나, 시스템의 동작 조건에 따라 결정된다. 레지스터(10)의 제어신호의 출력은 레지스터 인에이블 신호(E)가 활성화됨으로써 가능해진다.The two CMOS inverters INV11 and INV12 are tri-state CMOS inverters that are enabled by a predetermined control signal. Although shown as a symbol of a simple inverter in Figure 2, the actual internal configuration is made of a plurality of tri-state CMOS inverter is connected in parallel. Each tri-state CMOS inverter is also enabled by a control signal output from the register 10. That is, when the control signal activated in the register 10 is not output, each tri-state CMOS inverter INV11 (INV12) shows only basic characteristic values. The register 10 outputs the same number of control signals as the number of tri-state CMOS inverters connected in parallel, and also inputs the same number of data. This data is obtained by converting the desired gain magnitude into a digital binary logic signal, which is determined by the user or determined by the operating conditions of the system. The output of the control signal of the register 10 is made possible by the activation of the register enable signal E. FIG.

이와 같은 본 발명에 따른 트라이 스테이트 시모스 인버터의 구성을 도 3을 참조하여 좀 더 구체적으로 살펴보면 다음과 같다. 도 3은 도 2에 나타낸 본 발명에 따른 시모스 인버터를 나타낸 회로도이다. 도 2에서 INV11로 표시되었던 트라이 스테이트 시모스 인버터(INV11)는 실제로 세 개의 트라이 스테이트 시모스 인버터(INV21∼INV23)가 병렬 연결되어 이루어진다. INV12로 표시되었던 또 다른 트라이 스테이트 시모스 인버터(INV12) 역시 실제로는 세 개의 트라이 스테이트 시모스 인버터(INV24∼INV26)가 병렬 연결되어 이루어진다. 그러나 몇 개의 트라이 스테이트 시모스 인버터를 병렬로 연결할 것인지는 발진회로에서 구현하고자 하는 이득의 범위에 따라 자유롭게 결정할 수 있다. 각각의 트라이 스테이트 시모스 인버터(INV21∼INV26)는 레지스터(10)에서 출력되는 제어신호에 의해 활성화된다.The configuration of the tri-state CMOS inverter according to the present invention will be described in more detail with reference to FIG. 3 as follows. 3 is a circuit diagram illustrating a CMOS inverter according to the present invention illustrated in FIG. 2. In FIG. 2, the tri-state CMOS inverter INV11 represented by INV11 is actually formed by connecting three tri-state CMOS inverters INV21 to INV23 in parallel. Another tri-state CMOS inverter INV12, denoted as INV12, is also actually made by connecting three tri-state CMOS inverters INV24 to INV26 in parallel. However, the number of tri-state CMOS inverters connected in parallel can be freely determined by the range of gain to be realized in the oscillator circuit. Each tri-state CMOS inverter INV21 to INV26 is activated by a control signal output from the register 10.

이때 INV11과 INV12에서 적어도 하나씩의 트라이 스테이트 시모스 인버터는 제어신호의 영향을 받지 않고, 항상 인에이블상태로 된다. 이 때문에 본 발명에 따른 수정 발진회로는 항상 인에이블되어 있는 두 개의 트라이스테이트 시모스 인버터에 의해 최소 크기의 기본적인 이득을 갖는다. 도 3에서 두 개의 트라이 스테이트 시모스 인버터(INV22)(INV25)만을 인에이블시키면 이득은 중간 정도로 되며, 레지스터(10)에서 출력되는 제어신호가 모두 활성화되면 트라이 스테이트 시모스 인버터(INV22∼INV26) 역시 모두 인에이블되어 이득은 최대가 된다.At this time, at least one tri-state CMOS inverter in INV11 and INV12 is not affected by the control signal and is always enabled. For this reason, the crystal oscillation circuit according to the present invention has a basic gain of minimum size by means of two tristate CMOS inverters which are always enabled. In FIG. 3, when only two tri-state CMOS inverters INV22 (INV25) are enabled, the gain is about medium. When all control signals output from the register 10 are activated, the tri-state CMOS inverters INV22 to INV26 are also all in the state. Enabled, the gain is maximized.

이와 같이 가변이득을 제공하는 트라이 스테이트 시모스 인버터(INV11)(INV12)를 구비한 본 발명의 수정 발진회로는 다음과 같이 동작한다. 노드(A)의 전압이 로우레벨일때 노드(B)의 전압은 하이레벨이며, 노드(C)의 전압은 로우레벨이다. 이때 노드(B)의 하이레벨 전압이 저항(R11)을 통해 노드(A)의 전압레벨을 상승시킨다. 노드(A)의 전압이 시모스 인버터(INV11)의 로직 임계전압까지 상승하면 시모스 인버터(INV11)의 출력이 로우레벨로 전환된다. 이 때문에 시모스 인버터(INV12)의 출력신호인 출력 클럭신호(CLK_OUT)는 하이레벨로 급격히 전환되어 수정 발진자(X11)의 일단에 가해진다. 따라서 수정 발진자(X11)가 진동하며, 수정 발진자의 타단이 하이레레벨로 되어 노드(A)의 전압을 하이레벨로 빠르게 전환시킨다. 이로써 발진 동작의 한 주기가 완료된다.Thus, the crystal oscillation circuit of the present invention having the tri-state CMOS inverter INV11 (INV12) which provides the variable gain operates as follows. When the voltage of the node A is low level, the voltage of the node B is high level, and the voltage of the node C is low level. At this time, the high level voltage of the node B raises the voltage level of the node A through the resistor R11. When the voltage of the node A rises to the logic threshold voltage of the CMOS inverter INV11, the output of the CMOS inverter INV11 is switched to the low level. For this reason, the output clock signal CLK_OUT, which is the output signal of the CMOS inverter INV12, is rapidly switched to the high level and applied to one end of the crystal oscillator X11. Therefore, the crystal oscillator X11 vibrates, and the other end of the crystal oscillator becomes the high level, thereby quickly switching the voltage of the node A to the high level. This completes one cycle of oscillation operation.

본 발명은 기존의 하나의 시모스 인버터를 병렬 연결된 다수개의 시모스 인버터로 구성하고, 목적하는 이득값을 디지탈 신호로 변환하여 병렬 연결된 다수개의 시모스 인버터들을 선택적으로 인에이블 시켜서 목적하는 크기의 이득을 가변시킬수 있는 수정 발진회로를 제공한다.According to the present invention, a single CMOS inverter may be configured as a plurality of CMOS inverters connected in parallel, and a desired signal may be converted into a digital signal to selectively enable the plurality of CMOS inverters connected in parallel to vary a gain having a desired size. Provide a crystal oscillation circuit.

Claims

In the crystal oscillator circuit in which the first CMOS inverter and the second CMOS inverter are connected in series between both ends of the crystal oscillator,

And a plurality of tri state CMOS inverters connected in parallel to configure the first CMOS inverter and the second CMOS inverter, and to selectively enable the plurality of tri state CMOS inverters.

The crystal oscillator circuit of claim 1, wherein the control signal is a digital binary logic signal representing a desired gain magnitude.

3. The crystal oscillator circuit of claim 2, wherein the control signal is stored in a register and then output by a register enable signal and transmitted to each tri-state CMOS inverter.

The crystal oscillator circuit of claim 1, wherein at least one of the plurality of tri-state CMOS inverters is always enabled without being controlled by the control signal.

In a crystal oscillation circuit using a crystal oscillator,

A first CMOS inverter and a second CMOS inverter connected in series between both ends of the crystal oscillator and enabled by a predetermined control signal;

A first resistor feeding back an output signal of the first CMOS inverter to an input of the first CMOS inverter;

A second resistor for feeding back an output signal of the second CMOS inverter to an input of the second CMOS inverter;

And a diode connected between an input terminal of the first CMOS inverter and a ground.

The crystal oscillation circuit of claim 5, wherein the first CMOS inverter and the second CMOS inverter are configured of a plurality of tri-state CMOS inverters connected in parallel.

The crystal oscillator circuit of claim 6, wherein at least one of the plurality of tri-state CMOS inverters is always enabled and not controlled by the control signal.