KR100275329B1 - Ring oscillator for semiconductor device - Google Patents

Ring oscillator for semiconductor device Download PDF

Info

Publication number
KR100275329B1
KR100275329B1 KR1019970030232A KR19970030232A KR100275329B1 KR 100275329 B1 KR100275329 B1 KR 100275329B1 KR 1019970030232 A KR1019970030232 A KR 1019970030232A KR 19970030232 A KR19970030232 A KR 19970030232A KR 100275329 B1 KR100275329 B1 KR 100275329B1
Authority
KR
South Korea
Prior art keywords
inverter
inverter chain
ring oscillator
control means
output
Prior art date
Application number
KR1019970030232A
Other languages
Korean (ko)
Other versions
KR19990006010A (en
Inventor
김병열
최창운
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970030232A priority Critical patent/KR100275329B1/en
Publication of KR19990006010A publication Critical patent/KR19990006010A/en
Application granted granted Critical
Publication of KR100275329B1 publication Critical patent/KR100275329B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

PURPOSE: A ring oscillator is provided to be capable of generating an output waveform having various frequencies by adding a delay means and a control means for controlling the delay means. CONSTITUTION: An inverter chain has a plurality of inverters, an output of the final-stage inverter being fed back to an input of a first-stage inverter. Each of the inverters in the inverter chain comprises a PMOS transistor and an NMOS transistor. The first inverter chain control means controls an operating charge amount flowing to a source terminal of the respective PMOS transistors in the inverter chain, and the second inverter chain control means controls an operating charge amount flowing to a source terminal of the respective NMOS transistors in the inverter chain. A plurality of delays(D1-D5) are connected to output terminals of the inverters in the inverter chain, and delay output signals of corresponding inverters in response to a predetermined control signal. A control means(200) generates the control signal for selecting a resistor value of the respective delays when data is set by an external clock signal.

Description

반도체 소자의 링 오실레이터Ring Oscillators in Semiconductor Devices

본 발명은 반도체 소자의 링 오실레이터에 관한 것으로, 특히 딜레이 요소와 이를 제어할 수 있는 데이터 레지스터를 추가하여 출력신호의 주파수를 여러가지로 발생시킬 수 있는 링 오실레이터에 관한 것이다.The present invention relates to a ring oscillator of a semiconductor device, and more particularly, to a ring oscillator capable of generating various frequencies of an output signal by adding a delay element and a data register for controlling the same.

일반적으로 VCO(Voltage Controlled Oscillator) 회로를 설계할 때 고정된 주파수를 가지는 회로를 사양(Spec)에 맞도록 디자인하게 되는데, 이 경우 사양을 만족시키지 못할 경우 재설계가 불가피하게 된다.In general, when designing a Voltage Controlled Oscillator (VCO) circuit, a circuit having a fixed frequency is designed to meet a specification. In this case, if the specification is not satisfied, a redesign is inevitable.

제1도는 종래기술에 따른 링 오실레이터를 나티낸 것으로, 최종단의 출력신호가 최선단의 입력단으로 피드백되고, 다섯개의 인버터로 구성된 인버더 체인과, 상기 각 인버터의 피모스형 트랜지스터의 소스 단자와 전원전압 단자 사이에 연결되고, 게이트가 공통 접속된 다섯개의 피모스형 트랜지스터와, 상기 각 인버터의 엔모스형 트랜지스터의 소스 단자와 그라운드 사이에 연결되고, 게이트가 공통 연결되어 입력신호를 수신하는 다섯개의 엔모스형 트랜지스터와, 게이트 및 드레인 단자가 상호 접속되어 상기 다섯개의 피모스형 트랜지스터의 공통 게이트 단자에 접속되며, 소스 단자가 전원전압 단자에 연결되는 한 개의 피모스형 트랜지스터와, 게이트로 입력신호를 수신하고, 드레인 단자가 상기 한 개의 피모스형 트랜지스터 드레인 단자에 연결되며, 소스 단자가 접지전압 단자 사이에 연결되는 한 개의 엔모스형 트랜지스터로 구성된다.1 shows a ring oscillator according to the prior art, in which an output signal of a final stage is fed back to an input stage of an upper stage, an inverter chain composed of five inverters, a source terminal of a PMOS transistor of each inverter, Five PMOS transistors connected between a power supply voltage terminal and a gate connected to each other, and five source transistors connected between a source terminal and a ground of an NMOS transistor of each inverter, and five gates connected in common to receive an input signal. A PMOS transistor of which is connected to a common gate terminal of the five PMOS transistors, the gate and drain terminals of which are interconnected, and a source terminal connected to a power supply voltage terminal, Receives a signal, and a drain terminal is connected to the one PMOS transistor drain terminal. And is made up of an NMOS transistor, the source terminal being connected between the ground voltage terminal.

가령, 최종단 인버터의 출력신호가 “하이”라고 가정하면 상기 “하이” 신호는 최선단 인버터의 엔모스형 트랜지스터를 턴온시켜 접지전압이 두번째 인버터의 피모스형 트랜지스터로 인가된다.For example, assuming that the output signal of the last stage inverter is "high", the "high" signal turns on the NMOS transistor of the highest stage inverter and the ground voltage is applied to the PMOS transistor of the second inverter.

따라서, 두번째 인버터의 피모스형 트랜지스터가 턴온되어 “하이” 신호가세번째 인버터의 엔모스형 트랜지스터 게이트로 인가된다.Thus, the PMOS transistor of the second inverter is turned on so that the "high" signal is applied to the NMOS transistor gate of the third inverter.

따라서, 세번째 인버터의 엔모스형 트랜지스터가 턴온되어 “로우”신호가 네번째 인버터의 피모스형 트랜지스터 게이트로 인가된다.Thus, the NMOS transistor of the third inverter is turned on so that the "low" signal is applied to the PMOS transistor gate of the fourth inverter.

따라서, 네번째 인버터의 피모스형 트랜지스터가 턴온되어 “하이”신호가 다섯번째 인버터의 엔모스형 트랜지스터 게이트로 인가된다.Thus, the PMOS transistor of the fourth inverter is turned on so that the "high" signal is applied to the NMOS transistor gate of the fifth inverter.

따라서, 다섯번째 인버터의 엔모스형 트랜지스터가 턴온리어 “로우”신호가 최종단 인버터의 출럭단에 발생된다.Therefore, the NMOS transistor of the fifth inverter generates a turn-on "low" signal at the output terminal of the final inverter.

즉, 최초 최종단 인버터의 출력신호가 “하이”이면 한번의 피드백을 거치고 나면 위상이 반전된 “로우”신호가 출력되고, 다시 한번의 피드백을 거치고 나면 원래의 “하이”신호가 출력된다.That is, if the output signal of the first final stage inverter is "high", after one feedback, the "low" signal whose phase is reversed is output, and after the feedback again, the original "high" signal is output.

따라서, 출력되는 파형은 동일한 주파수를 갖는 일정 신호가 출력된다.Therefore, a constant signal having the same frequency is output as the output waveform.

제4(a)도에 나타낸 파형은 이를 나타낸 것이다.The waveform shown in FIG. 4 (a) shows this.

그런데, 종래의 링 오실레이터는 상기한 바와 같이 한 종류의 결정된 주파수만을 발생시키는 관계로 제품의 사양을 만족시키지 못할 경우 재설계가 불가피하며 출력파형이 사인파의 형태를 갖추고 있어, 디지탈 회로에 연결시킬 경우 출력단에 버퍼를 달아주어야 하는 문제점이 있다.However, since the conventional ring oscillator generates only one type of the determined frequency as described above, if the product's specifications are not satisfied, the redesign is inevitable, and the output waveform has the form of a sine wave, which is connected to the digital circuit. There is a problem that a buffer must be attached to the output.

따라서 본 발명은 상기한 문제점을 해결하기 위하여 고안된 것으로, 딜레이 수단과 이를 제어할 수 있는 제어수단을 추가함으로써 여러가지의 주파수를 갖는 출력파형을 만들어낼 수 있는 링 오실레이터를 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a ring oscillator capable of producing output waveforms having various frequencies by adding delay means and control means for controlling the same.

제1도는 종래기술에 따른 링 오실레이터.1 is a ring oscillator according to the prior art.

제2도는 본 발명의 일 실시예에 따른 링 오실레이터.2 is a ring oscillator according to an embodiment of the present invention.

제3도는 상기 제2도의 딜레이부와 데이터 레지스터에 대한 상세 회로도.FIG. 3 is a detailed circuit diagram of the delay unit and the data register of FIG.

제4도는 상기 제2도에 대한 동작 타이밍도.4 is an operation timing diagram with respect to FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

100 : 지연장치 200 : 제어장치100: delay device 200: control device

상기 목적 달성을 위한 본 발명의 링 오실레이터는 최종단의 출력이 최선단의 입력으로 피드백되고, 전단의 출력신호를 수신하는 인버터로 구성되는 인버터 체인과, 상기 인버터 체인의 각 피모스 소스단자로 흐르는 동작 전하량을 제어하기 위한 제1인버터 체인 제어수단과, 상기 인버터 체인의 각 엔모스 소스단자로 흐르는 동작전하량을 제어하기 위한 제2인버터 체인 제어수단을 포함하는 반도체 소자의 링 오실레이터에 있어서, 상기 인버터 체인의 각 인버터 출력단에 연결되고, 소정의 제어신호에 의해 각 출력신호를 일정시간 지연시키는 지연수단과, 외부 클럭에 의해 데이터가 설정되면, 해당 스위치를 동작시켜 상기 지연수단의 원하는 저항값을 선택하는 제어수단을 구비하는 것을 특징으로 한다.The ring oscillator of the present invention for achieving the above object is an inverter chain consisting of an inverter that the output of the final stage is fed back to the input of the highest stage, and receives the output signal of the front end, and flows to each PMOS source terminal of the inverter chain A ring oscillator of a semiconductor device comprising: a first inverter chain control means for controlling an operation charge amount; and a second inverter chain control means for controlling an operation charge amount flowing to each NMOS source terminal of the inverter chain. Delay means for delaying each output signal by a predetermined control signal for a predetermined time, and when data is set by an external clock, the switch is operated to select a desired resistance value of the delay means. It characterized in that it comprises a control means to.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.

이하, 첨부도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 발명의 일 실시예에 따른 링 오실레이터를 나타낸 회로도로서, 종래의 링 오실레이터에 일정 시간의 지연을 위한 지연수단과 이를 제어할 수 있는 제어 수단을 구비하였다.2 is a circuit diagram illustrating a ring oscillator according to an embodiment of the present invention, and a conventional ring oscillator includes delay means for delaying a predetermined time and a control means capable of controlling the delay.

즉, 인버터 체인을 구성하는 각 인버터의 출력단에 동일한 지연장치(100)를 삽입하고, 이를 제어할 수 있는 제어장치(200)를 별도로 추가하였다.That is, the same delay device 100 is inserted into the output terminal of each inverter constituting the inverter chain, and a control device 200 capable of controlling this is added separately.

여기서, 지연장치(100)는 제3(b)도에, 제어장치(200)는 제3(a)도에 각각 나타내었다.Here, the delay device 100 is shown in FIG. 3 (b) and the control device 200 is shown in FIG. 3 (a).

제3(b)도는 10개의 스위치(sO∼s9)와 9개의 저항(100∼900kΩ)으로 이루어진 지연장치(100)이다.3 (b) shows a delay device 100 composed of ten switches (sO to s9) and nine resistors (100 to 900 kΩ).

기존의 링 오실레이터에서 출력되는 파형을 위해 10개의 스위치 중 한 개는 저항을 연결하지 않았다.For waveforms output from conventional ring oscillators, one of the 10 switches did not have a resistor connected.

그리고, 각 저항의 크기는 100∼900kΩ까지 있으며, 100kΩ씩 증가한다.And, the size of each resistor is up to 100 ~ 900kΩ, increases by 100kΩ.

제3(a)도는 상기 제3(b)도의 각 스위치를 제어하기 위한 것으로, 10-비트 데이터레지스터가 있다.FIG. 3 (a) is for controlling each switch of FIG. 3 (b), and there is a 10-bit data register.

외부 클럭에 의해 데이터가 설정되면 해당 스위치를 동작시켜 원하는 저항값을 선택하게 되고, 저항값이 선택되면 딜레이값이 정해지게 되어 최종 출력으로 발생되는 신호의 주파수가 결정된다.When the data is set by the external clock, the corresponding switch is operated to select the desired resistance value. When the resistance value is selected, the delay value is determined to determine the frequency of the signal generated as the final output.

제4도는 각 저항의 크기에 따라 출력되는 파형을 나타낸 것으로 저항값이 커지면서 출력주기가 점점 증가하여 구형파로 변하는 것을 알 수 있다.4 shows waveforms that are output according to the size of each resistor, and as the resistance value increases, the output period gradually increases and becomes a square wave.

이와 같이 본 발명은 딜레이를 제어하여 원하는 사양을 설계후에도 만족시킬 수 있으며, 회로 디버깅에 사용할 경우에도 정확한 딜레이 값을 산출할 수 있어 재 설계시 매우 유용한 데이터를 확보할 수 있다.As described above, the present invention can satisfy the desired specification after design by controlling the delay, and even when used for circuit debugging, an accurate delay value can be calculated to obtain very useful data when redesigning.

종래의 링 오실레이터의 경우 출력파형의 모양이 사인파이므로 디지탈 회로에 연결시킬 경우, 출력단에 버퍼를 달아주어야 하나 본 발명은 딜레이 요소를 삽입하여 출력파형이 바로 구형파로 발생되어지므로 버퍼단을 따로 달아줄 필요가 없으며, 또한 딜레이 요소들을 여러개 삽입함으로써 응용제품에 따라 주파수를 선택 사용할 수 있으며, 재설계에 대한 비용이 삭감되는 효과가 있다.In the case of the conventional ring oscillator, since the shape of the output waveform is a sine wave, when connecting to a digital circuit, a buffer must be attached to the output stage. However, in the present invention, since the output waveform is generated as a square wave by inserting a delay element, it is necessary to separately attach the buffer stage. Also, by inserting several delay elements, frequency can be selected and used according to the application, and the cost of redesign can be reduced.

Claims (3)

최종단의 출력이 최선단의 입력으로 피드백피고 전단의 출력신호를 수신하는 직렬 연결된 다수의 인버터로 구성되는 인버터 체인과, 상기 다수 인버터의 각 피모스 소스단자로 흐르는 동작 전하량을 제어하기 위한 제1 인버터 체인 제어수단과, 상기 다수의 인버터의 각 엔모스 소스단자로 흐르는 동작 전하량을 제어하기 위한 제2 인버터체인 제어수단을 포함하는 반도체 소자의 링 오실레이터에 있어서, 상기 인버터 체인의 각 인버터의 출력단에 연결되고 소정의 제어신호에 의해 각 출력신호를 일정 시간 지연시키는 지연수단과, 외부 클럭에 의해 데이터가 설정되면 해당 스위치를 동작시켜 상기 지연수단의 원하는 저항값을 선택하는 제어수단을 구비함을 것을 특징으로 하는 반도체 소자의 링 오실레이터.An inverter chain composed of a plurality of inverters connected in series, the output of the last stage being feedback feedback at the uppermost stage and receiving the output signal of the front end; and a first amount for controlling the amount of operating charge flowing to each PMOS source terminal of the plurality of inverters. A ring oscillator of a semiconductor device comprising an inverter chain control means and a second inverter chain control means for controlling an amount of operating charge flowing to each NMOS source terminal of the plurality of inverters, the ring oscillator of the semiconductor device comprising: an output terminal of each inverter of the inverter chain. Delay means for delaying each output signal by a predetermined control signal for a predetermined time, and control means for selecting a desired resistance value of the delay means by operating a corresponding switch when data is set by an external clock. A ring oscillator for semiconductor devices. 제1항에 있어서, 상기 지연수단은 스위치와 저항으로 이루어지는 다수개의 지연요소들이 병렬로 연결되는 것을 특징으로 하는 반도체 소자의 링 오실레이터.2. The ring oscillator of claim 1, wherein the delay means comprises a plurality of delay elements connected in parallel with a switch and a resistor. 제1항에 있어서, 상기 제어수단은 10-비트 데이터 레지스터인 것을 특징으로 하는 반도체 소자의 링 오실레이터.The ring oscillator of a semiconductor device according to claim 1, wherein said control means is a 10-bit data register.
KR1019970030232A 1997-06-30 1997-06-30 Ring oscillator for semiconductor device KR100275329B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970030232A KR100275329B1 (en) 1997-06-30 1997-06-30 Ring oscillator for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970030232A KR100275329B1 (en) 1997-06-30 1997-06-30 Ring oscillator for semiconductor device

Publications (2)

Publication Number Publication Date
KR19990006010A KR19990006010A (en) 1999-01-25
KR100275329B1 true KR100275329B1 (en) 2001-01-15

Family

ID=40749602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030232A KR100275329B1 (en) 1997-06-30 1997-06-30 Ring oscillator for semiconductor device

Country Status (1)

Country Link
KR (1) KR100275329B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011007944A1 (en) * 2009-07-13 2011-01-20 이화여자대학교 산학협력단 Feed-forward ring oscillator
US8791764B2 (en) 2011-03-03 2014-07-29 Samsung Electronics Co., Ltd. Digitally controlled oscillator, and phase locked loop (PPL) circuit including the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100564547B1 (en) * 1999-04-23 2006-03-28 삼성전자주식회사 Delay compensation circuit providing various and precious delay time

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950021753A (en) * 1993-12-28 1995-07-26 김주용 Method for manufacturing field effect semiconductor device
KR970029802A (en) * 1995-11-02 1997-06-26 김광호 Delay Control Circuit Using Register File

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950021753A (en) * 1993-12-28 1995-07-26 김주용 Method for manufacturing field effect semiconductor device
KR970029802A (en) * 1995-11-02 1997-06-26 김광호 Delay Control Circuit Using Register File

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011007944A1 (en) * 2009-07-13 2011-01-20 이화여자대학교 산학협력단 Feed-forward ring oscillator
US8791764B2 (en) 2011-03-03 2014-07-29 Samsung Electronics Co., Ltd. Digitally controlled oscillator, and phase locked loop (PPL) circuit including the same

Also Published As

Publication number Publication date
KR19990006010A (en) 1999-01-25

Similar Documents

Publication Publication Date Title
US4797585A (en) Pulse generating circuit in a semiconductor integrated circuit and a delay circuit therefor
US5867043A (en) Complementary clock generator and method for generating complementary clocks
US5682114A (en) Variable delay circuit, ring oscillator, and flip-flop circuit
US5315187A (en) Self-controlled output stage with low power bouncing
EP0647025A1 (en) Delay circuit
US5493519A (en) High voltage driver circuit with fast current limiting for testing of integrated circuits
JPH0799430A (en) Output current setting method of monolithic integrated pad driving device
JP2000188528A (en) Pulse generator
US6603339B2 (en) Precision aligned multiple concurrent duty cycles from a programmable duty cycle generator
US6509771B1 (en) Enhanced operational frequency for a precise and programmable duty cycle generator
US6211709B1 (en) Pulse generating apparatus
KR930007074A (en) Integrated circuit to reduce electromagnetic emission
KR100275329B1 (en) Ring oscillator for semiconductor device
US6577202B1 (en) Multiple duty cycle tap points for a precise and programmable duty cycle generator
EP0771072A1 (en) Input circuit for mode setting
KR950028263A (en) Voltage conversion circuit
US5596296A (en) Clock driver circuit
JPH0514167A (en) Output driver circuit
US6084456A (en) Schmidt trigger circuit
KR20000070091A (en) Electronic circuit with dual edge triggered flip-flop
US5339078A (en) Digital to analog converter switch circuit
WO2002015382A2 (en) Oscillator having reduced sensitivity to supply voltage changes
US5166540A (en) Stepped signal generating circuit
US6630846B2 (en) Modified charge recycling differential logic
JPH0837453A (en) Programmable delay circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee