KR100294694B1 - 티시피제조를위한폿팅공정용멀티니들디스펜서 - Google Patents

티시피제조를위한폿팅공정용멀티니들디스펜서 Download PDF

Info

Publication number
KR100294694B1
KR100294694B1 KR1019980060420A KR19980060420A KR100294694B1 KR 100294694 B1 KR100294694 B1 KR 100294694B1 KR 1019980060420 A KR1019980060420 A KR 1019980060420A KR 19980060420 A KR19980060420 A KR 19980060420A KR 100294694 B1 KR100294694 B1 KR 100294694B1
Authority
KR
South Korea
Prior art keywords
needle
chip
syringe
nozzle
dispenser
Prior art date
Application number
KR1019980060420A
Other languages
English (en)
Other versions
KR20000043981A (ko
Inventor
이현일
이재혁
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980060420A priority Critical patent/KR100294694B1/ko
Publication of KR20000043981A publication Critical patent/KR20000043981A/ko
Application granted granted Critical
Publication of KR100294694B1 publication Critical patent/KR100294694B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Coating Apparatus (AREA)

Abstract

본 발명은 칩 코트재를 코팅하는 폿팅 공정용 디스펜서의 노즐 구조를 개선하여 니들의 직경이 기존의 니들 직경을 넘지 않도록 하면서도, 한 번에 칩의 범프 형성면 및 리드가 봉지되도록 칩 코트재의 도포가 가능하도록 하므로써 폿팅 공정시의 작업속도를 높여 티시피 제조 공정의 생산성을 향상시킬 수 있도록 한 것이다.
이를 위해, 본 발명은 유동성을 갖는 칩 코트재(4)가 충진되는 시린지(3)와, 상기 시린지(3) 헤드쪽에 장착되는 시린지 어댑터(5)와, 상기 시린지(3) 하단의 팁쪽에 장착되어 시린지(3) 내의 칩 코트재(4)를 니들(9)을 통해 외부로 배출시키는 노즐(8)과, 상기 시린지(3)가 장착되는 시린지 클램프(6)와, 상기 시린지 클램프(6) 하부에 결합되어 상기 노즐(8)을 지지하는 노즐 홀더(7)로 구성되어, 티시피 제조시, 테이프(10)에 부착된 칩(2)에 칩 코트재(4)를 도포하여, 상기 칩(2)의 칩 패드상에 형성된 범프(15)와 상기 범프(15)에 전기적으로 연결되는 테이프(10)의 리드를 봉지하는 폿팅 공정용 디스펜서에 있어서; 상기 노즐(8)에 니들(9)이 적어도 2개 이상 구비되도록 한 것을 특징으로 하는 티시피 제조를 위한 폿팅 공정용 멀티 니들 디스펜서가 제공된다.

Description

티시피 제조를 위한 폿팅 공정용 멀티 니들 디스펜서{multi-needle dispenser for potting process in fabrication of TCP}
본 발명은 티시피 제조를 위한 폿팅 공정용 멀티 니들 디스펜서에 관한 것으로서, 더욱 상세하게는 티시피 제조를 위해 칩의 표면에 칩 코트재를 도포하는데 쓰이는 디스펜싱 장치의 구조 개선에 관한 것이다.
일반적으로, 티시피는 리드배선을 형성한 테이프상의 절연 필름에 고집적 회로가 형성된 베어 칩을 탑재시킨 다음, 상기 칩과 리드를 전기적으로 접속시켜서 된 패키지로서, 플라스틱 QFP 보다도 핀 피치를 좁게 할 수 있으며, 외형을 박형(薄形)으로 할 수 있는 장점이 있다.
이러한, 티시피의 제조 과정을 개략적으로 살펴보면 다음과 같다.
먼저, FAB 공정이 완료된 웨이퍼를 낱개의 칩으로 절단하는 단위 공정인 소잉 공정을 행하게 된다.
그 다음, 소잉된 단위 칩을 별도로 준비된 테이프에 탑재시키고, 전기적 도전경로를 형성하기 위해 칩 패드의 Au 범프와 테이프의 리드를 고온·고압의 상태에서 툴(tool)을 사용하여 접합하는 단위 공정인 ILB(Inner Lead Bonding:인너 리드 본딩; 이하, "ILB"라고 한다) 공정을 행하게 된다.
이 때, 칩에 형성된 범프는 Au(gold)가 일정한 높이로 도금되어 형성되는데, 이는 ILB 수행시의 패시베이션 손상을 방지함과 더불어 에지 쇼트(edge short) 발생을 방지하기 위함이다.
한편, ILB 공정이 완료된 후에는, 외부의 환경으로부터 ILB 접합 부위를 보호하기 위하여 유동성 코팅재를 사용하여 칩 표면 및 리드를 봉지하는 단위 공정인 폿팅 공정을 수행하게 된다.
이어, 코팅된 코팅재가 건조된 후에는, 코팅된 표면에 디바이스명 및 제조시기 등의 정보를 인쇄하는 마킹(marking) 공정이 진행된다.
이와 같이 진행되는 티시피 공정중 폿팅공정을 도 1 내지 도 10을 참조하여 보다 상세히 설명하면 다음과 같다.
도 1은 종래의 폿팅 공정 시스템을 나타낸 구성도로서, 티시피 제조공정용 테이프(10)가 권취롤(11a)(11b) 및 가이드 핀(12)의 작용에 의해 로더측으로부터 언로더측으로 진행해 가는 동안 디스펜서(1a)에 의해 칩(2) 표면에 대한 코트재 코팅 및 코팅된 칩 코트재(4)에 대한 프리큐어가 순차적으로 진행된다.
상기한 폿팅 공정에 사용되는 종래의 디스펜서(1a)는 도 2 내지 도 4에 나타낸 바와 같이, 유동성을 갖는 칩 코트재(4)가 충진되는 시린지(3)와, 상기 시린지(3) 헤드쪽에 장착되는 시린지 어댑터(5)와, 상기 시린지(3) 하단의 팁쪽에 장착되어 시린지(3) 내의 칩 코트재(4)를 소정의 직경을 갖는 니들(9)을 통해 외부로 배출시키는 싱글 니들 노즐(8a)과, 상기 시린지(3)가 장착되는 시린지 클램프(6)와, 상기 시린지 클램프(6) 하부에 결합되어 상기 싱글 니들 노즐(8a)을 지지하는 노즐 홀더(7)로 구성된다.
이 때, 포팅 공정에 사용되는 칩 코트재(4)는 에폭시 레진, 솔벤트, 충진재(filler), 착색제(pigment agent)등이 혼합되어 만들어지며, 점도는 1.5∼2.0 Pa·s이다.
이와 같이 구성된 종래의 폿팅 공정용 디스펜서(1a)를 이용한 폿팅 공정 진행 과정을 도 5 내지 도 10을 참조하여 보다 상세히 설명하면 다음과 같다.
폿팅 공정 진행에 앞서, 칩(2)을 테이프(10)에 부착시킨 다음, 도 5 및 도 6에 나타낸 바와 같이, 칩(2)의 범프(15)와 테이프(10)의 리드(13)를 전기적으로 연결시키게 된다.
이 때, 상기 리드(13) 하부면에는 상기 리드(13) 하부면을 감싸는 에폭시 또는 폴리이미드 수지(14)가 형성된다.
한편, 상기와 같이 칩(2)의 범프(15)와 테이프(10)의 리드(13)와의 전기적 접속을 위한 아이알비가 완료된 후에는 칩(2)의 상면에 칩 코트재(4)를 도포하여 도 7 및 도 8에 나타낸 나타낸 바와 같이 칩(2)의 범프(15) 형성면 및 리드(13)를 봉지시키게 된다.
이를 위해, 종래에는 폿팅공정용 디스펜서(1a) 전체가 X,Y,Z 방향으로 이동하게 되고, 이에 따라 니들(9)이 동일한 방향으로 이동하면서, 시린지 어댑터(5)에 연결된 에어호스를 통하여 주입되는 공기의 압력을 이용하여 싱글 니들 노즐(8a)을 통해 시린지(3) 내부의 코팅재를 배출시켜 칩(2) 상면에 도포하게 되는데, 디스펜서(1a) 전체의 이동에 따른 니들(9)의 이동 경로 및 코팅재 도포 경로는 도 9에 화살표로 나타낸 바와 같다.
즉, 종래에는 코팅이 필요한 아이비엘된 칩(2) 위로 내경이 0.72㎜인 니들(9)이 도 9에 나타낸 바와 같이 화살표 방향을 따라 내측에서 외측으로 수차례 움직이면서 코트재를 도포하게 된다.
예를 들어, X방향으로의 코팅재 도포폭이 2.77㎜인 경우에는, 싱글 니들 노즐(8a)이 Y방향을 따라 전진 또는 후진을 최소 4회 이상 진행하면서 코팅재를 도포해야만 된다.
이 때, Y방향으로의 싱글 니들 노즐(8a)의 전·후진 횟수 및 전진 및 후진 시점의 니들(9) 위치의 일예를 참고적으로 표현하면 도 10에 나타낸 바와 같다.
그러나, 이와 같은 종래의 티시피 제조를 위한 폿팅공정용 장치는 실린지에 장착되는 노즐(8a)의 니들(9) 갯수가 1개여서 다음과 같은 문제점이 있었다.
즉, 도포장치의 이동에 의해 싱글 니들 노즐(8a)이 그 도포 경로를 도 9 및 도 10에 나타낸 바와 같이, 수차례 바꾸어가면서 도포가 진행되어야만 칩(2) 및 리드(13)를 봉지하게 되므로 인해, 도포거리가 길어지는 만큼 도포 시간 또한 오래걸려(제품당 3초 이상 걸려) 생산성이 저하되는 문제점이 있었다.
한편, 이론적으로는 니들(9)의 직경을 기존의 0.72㎜ 보다 큰 직경으로 형성하면 싱글 니들 노즐(8a)의 왕복횟수를 줄일 수 있으나, 실제로는 칩 코트재(4)가 일정 점도를 갖는 유체이기 때문에 직경이 0.72㎜ 이상이 되면 칩 코트재(4)가 칩(2)으로부터 흘러내리게 되며, 이에 따라 제품 불량 및 작업성 저하등 치명적인 불량이 발생하게 되므로 니들(9)의 직경을 상기한 치수 이하로 할 수밖에 없다.
본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 칩 코트재를 코팅하는 폿팅 공정용 디스펜서의 노즐 구조를 개선하여 니들의 직경이 기존의 니들 직경을 넘지 않도록 하면서도, 한 번에 칩의 범프 형성면 및 리드가 봉지되도록 칩코트재의 도포가 가능하도록 하므로써 폿팅 공정시의 작업속도를 높여 티시피 제조 공정의 생산성을 향상시킬 수 있도록 하는데 그 목적이 있다.
도 1은 종래의 폿팅 공정 시스템을 나타낸 구성도
도 2는 종래의 폿팅공정용 디스펜서의 구성을 나타낸 정면도
도 3은 도 2의 노즐홀더 나타낸 확대 사시도
도 4는 도 2의 싱글 니들 노즐을 나타낸 확대 사시도
도 5는 티시피 제조공정에 있어서, 칩과 테이프의 리드를 연결하는 ILB 공정이 완료된 후의 상태를 나타낸 평면도
도 6은 도 5의 Ⅰ-Ⅰ선을 나타낸 종단면도
도 7은 도 5 및 도 6의 상태에서 칩의 표면에 칩 코트재를 도포한 후의 상태도
도 8은 도 7의 Ⅱ-Ⅱ선을 나타낸 종단면도
도 9는 종래의 폿팅공정용 디스펜서를 이용한 칩 코트재 도포시의 도포 루트를 표시한 평면도
도 10은 도 9의 Ⅲ-Ⅲ선을 나타낸 종단면도
도 11은 본 발명의 제1실시예에 따른 멀티 니들 디스펜서의 구성을 나타낸 정면도
도 12는 도 11의 멀티 니들 노즐을 나타낸 확대 사시도
도 13은 본 발명의 제1실시예에 따른 멀티 니들 디스펜서를 이용한 칩 코트재 도포시의 도포 루트를 표시한 평면도
도 14a 및 도 14b는 본 발명의 다른 제2실시예에 따른 멀티 니들 디스펜서를 나타낸 것으로서,
도 14a는 정면도
도 14b는 도 14a의 요부를 A방향에서 바라본 정면도
도 15는 본 발명의 제2실시예에 따른 멀티 니들 디스펜서를 이용한 칩 코트재 도포시의 도포 루트를 표시한 평면도
도 16은 본 발명의 제3실시예에 따른 멀티 니들 디스펜서를 나타낸 정면도
* 도면의 주요부분에 대한 부호의 설명 *
1:멀티 니들 디스펜서 2:칩
3:시린지 4:칩 코트재
5:시린지 어댑터 6:시린지 클램프
7:노즐 홀더 8:노즐
9:니들 10:테이프
11a,11b:권취롤 12:가이드핀
13:리드 14:폴리이미드 수지
15:범프
상기한 목적을 달성하기 위해, 본 발명은 유동성을 갖는 칩 코트재가 충진되는 시린지와, 상기 시린지 헤드쪽에 장착되는 시린지 어댑터와, 상기 시린지 하단의 팁쪽에 장착되어 시린지 내의 칩 코트재를 니들을 통해 외부로 배출시키는 노즐과, 상기 시린지가 장착되는 시린지 클램프와, 상기 시린지 클램프 하부에 결합되어 상기 노즐을 지지하는 노즐 홀더로 구성되어, 티시피 제조시, 테이프에 부착된 칩에 칩 코트재를 도포하여, 상기 칩의 칩 패드상에 형성된 범프와 상기 범프에 전기적으로 연결되는 테이프의 리드를 봉지하는 폿팅 공정용 디스펜서에 있어서; 상기 노즐에 니들이 적어도 2개 이상 구비되도록 한 것을 특징으로 하는 티시피 제조를 위한 폿팅 공정용 멀티 니들 디스펜서가 제공된다.
이하, 본 발명의 실시예들을 첨부도면 도 11 내지 도 17을 참조하여 상세히 설명하고자 한다.
먼저, 도 11 및 도 12를 참조하여 본 발명의 제1실시예를 설명하면 다음과 같다.
도 11은 본 발명의 제1실시예에 따른 멀티 니들 디스펜서의 구성을 나타낸 정면도이고, 도 12는 도 11의 멀티 니들 노즐을 나타낸 확대 사시도로서, 본 발명은 유동성을 갖는 칩 코트재(4)가 충진되는 시린지(3)와, 상기 시린지(3) 헤드쪽에 장착되는 시린지 어댑터(5)와, 상기 시린지(3) 하단의 팁쪽에 장착되어 시린지(3)내의 칩 코트재(4)를 외부로 배출시키는 노즐(8)과, 상기 시린지(3)가 장착되는 시린지 클램프(6)와, 상기 시린지 클램프(6) 하부에 결합되어 상기 노즐(8)을 지지하는 노즐 홀더(7)로 구성되어, 티시피 제조시, 테이프(10)에 부착된 칩(2)에 칩 코트재(4)를 도포하여, 상기 칩(2)의 칩 패드상에 형성된 범프(15)와 상기 범프(15)에 전기적으로 연결되는 테이프(10)의 리드를 봉지하는 폿팅 공정용 디스펜서에 있어서; 상기 노즐(8)에 니들(9)이 적어도 2개 이상 구비되어 구성된다.
이 때, 상기 니들은 노즐(8)에 일체로 형성되며 그 내경은 0.72mm 이하로 형성된다.
이와 같이 구성된 본 발명의 제1실시예의 작용은 다음과 같다.
본 발명의 제1실시예에 따른 멀티 니들 디스펜서(1)를 이용한 코팅시에는 코팅이 필요한 ILB된 제품 위로 니들(9) 내경이 0.72mm이하인 멀티 니들(9)이 이동하게 되므로 빠른 시간내에 코팅이 가능하게 된다.
즉, 이 경우에는 코팅 영역의 단변(短邊)의 길이에 해당하는 만큼 니들(9)이 일렬로 배치되어 있으므로, 칩 코트재(4)의 도포시 도 13에 나타낸 바와 같은 도포 루트를 그리게 된다.
따라서, 본 발명의 제1실시예에 따른 멀티 니들 디스펜서(1)는 칩(2) 사이즈가 증가하더라도 도포시의 노즐(8) 이동 거리를 단축시킬 수 있으므로 인해 포팅 공정의 작업속도를 증가시켜 생산성을 향상시킬 수 있게 된다.
한편, 본 발명의 제2실시예를 첨부도면 도 14a 내지 도 15를 참조하여 상세히 설명하면 다음과 같다.
도 14a는 본 발명의 다른 제2실시예에 따른 멀티 니들 디스펜서를 나타낸 정면도이고, 도 14b는 도 14a의 요부를 A방향에서 바라본 정면도이며, 도 15는 본 발명의 제2실시예에 따른 멀티 니들 디스펜서(1)를 이용한 칩 코트재(4) 도포시의 도포 루트를 표시한 평면도로서, 본 발명의 제2실시예는, 유동성을 갖는 칩 코트재(4)가 충진되는 시린지(3)와, 상기 시린지(3) 헤드쪽에 장착되는 시린지 어댑터(5)와, 상기 시린지(3) 하단의 팁쪽에 장착되어 시린지(3) 내의 칩 코트재(4)를 외부로 배출시키는 노즐(8)과, 상기 시린지(3)가 장착되는 시린지 클램프(6)와, 상기 시린지 클램프(6) 하부에 결합되어 상기 노즐(8)을 지지하는 노즐 홀더(7)로 구성되어, 티시피 제조시, 테이프(10)에 부착된 칩(2)에 칩 코트재(4)를 도포하여 상기 칩(2)의 칩 패드상에 형성된 범프(15)와 상기 범프(15)에 전기적으로 연결되는 테이프(10)의 리드를 봉지하는 폿팅 공정용 디스펜서에 있어서; 상기 노즐(8)에는 코팅되는 영역의 장변의 길이를 따라 복수개의 니들(9)이 일정간격 이격되어 설치된다.
따라서, 이 경우에는 도포되는 영역의 장변의 길이에 해당하는 만큼 복수개의 니들(9)이 일렬로 늘어서 있으므로 도 15에 나타낸 바와 같이 제1실시예에 비해 더욱 더욱 짧은 거리의 노즐(8) 이동에 의해 코팅이 완료된다.
다음으로, 본 발명의 제3실시예를 도 16을 참조하여 설명하면 다음과 같다.
도 16은 본 발명의 제3실시예에 따른 멀티 니들 디스펜서를 나타낸 정면도로서, 유동성을 갖는 칩 코트재(4)가 충진되는 시린지(3)와, 상기 시린지(3) 헤드쪽에 장착되는 시린지 어댑터(5)와, 상기 시린지(3) 하단의 팁쪽에 장착되어시린지(3) 내의 칩 코트재(4)를 외부로 배출시키는 노즐(8)과, 상기 시린지(3)가 장착되는 시린지 클램프(6)와, 상기 시린지 클램프(6) 하부에 결합되어 상기 노즐(8)을 지지하는 노즐 홀더(7)로 구성되어, 티시피 제조시, 테이프(10)에 부착된 칩(2)에 칩 코트재(4)를 도포하여 상기 칩(2)의 칩 패드상에 형성된 범프(15)와 상기 범프(15)에 전기적으로 연결되는 테이프(10)의 리드를 봉지하는 폿팅 공정용 디스펜서에 있어서; 상기 노즐(8)에 니들(9)이 3개 구비되고, 상기 니들(9)중의 중앙부에 위치하는 니들(9)과 그 외측에 위치하는 니들(9)의 내경을 달리하여 중앙부의 니들(9)과 외측의 니들(9)을 통해 배출되는 유동성 칩 코트재(4)의 유량이 다르도록 구성한 것이다.
상기에서 아이비엘된 제품의 면적이 2.1×17.6mm일 경우, 외측 니들(9)의 내경은 0.62mm를 이루게 되고, 상기 외측 니들(9) 사이에 위치하는 중앙부의 니들(9)은 그 내경이 0.42를 이루게 됨이 가장 바람직하다.
이 때, 시린지(3)의 용량은 75cc이고, 공기압은 10-40Kpa 이며, 이 때, 칩 코트재(4)의 도포가 완료되는데 소요되는 시간은 2.00초이다.
이와 같이, 제3실시예의 멀티 니들 노즐(8)을 이용한 폿팅 공정시에도 전술한 제1실시예에서와 마찬가지로 칩 코트재(4) 도포시의 노즐 이동거리가 짧아지기 때문에 칩 코트제 도포에 소요되는 시간이 단축되며, 이에 따라 공정 변수가 단순해져 공정 변수의 제어가 용이해 진다.
본 발명은 칩 코트재(4)를 코팅하는 폿팅 공정용 디스펜서의 노즐 구조를 개선하것이다.
이에 따라, 본 발명은 니들(9)의 직경이 기존의 니들 직경을 넘지 않도록 하면서도, 한 번에 칩(2)의 범프(15) 형성면 및 리드(13)가 봉지되도록 칩 코트재(4)의 도포가 가능하도록 하므로써 폿팅 공정시의 작업속도를 높여 티시피 제조 공정의 생산성을 향상시킬 수 있게 된다.

Claims (3)

  1. 유동성을 갖는 칩 코트재가 충진되는 시린지와, 상기 시린지 헤드쪽에 장착되는 시린지 어댑터와, 상기 시린지 하단의 팁쪽에 장착되어 시린지 내의 칩 코트재를 니들을 통해 외부로 배출시키는 노즐과, 상기 시린지가 장착되는 시린지 클램프와, 상기 시린지 클램프 하부에 결합되어 상기 노즐을 지지하는 노즐 홀더로 구성되어, 티시피 제조시, 테이프에 부착된 칩에 칩 코트재를 도포하여, 상기 칩의 칩 패드상에 형성된 범프와 상기 범프에 전기적으로 연결되는 테이프의 리드를 봉지하는 폿팅 공정용 디스펜서에 있어서;
    상기 노즐에 니들이 3개 구비되고, 상기 니들중의 중앙부에 위치하는 니들과 그 외측에 위치하는 니들의 내경을 달리하여 중앙부의 니들과 외측의 니들을 통해 배출되는 유동성 칩 코트재의 유량이 다르도록 한 것을 특징으로 하는 티시피 제조를 위한 폿팅 공정용 멀티 니들 디스펜서.
  2. 제 1 항에 있어서,
    상기 노즐에 구비되는 니들중 중앙부에 위치하는 니들의 내경이, 그 양측에 위치하는 니들의 내경에 비해 작은 치수로 형성됨을 특징으로 하는 티시피 제조를 위한 폿팅 공정용 멀티 니들 디스펜서.
  3. 제 2 항에 있어서,
    상기 노즐에 구비되는 니들중 중앙부에 위치하는 니들의 내경이 0.42mm로 형성되고, 그 양측에 위치하는 니들의 내경이 0.62mm로 형성됨을 특징으로 하는 티시피 제조를 위한 폿팅 공정용 멀티 니들 디스펜서.
KR1019980060420A 1998-12-29 1998-12-29 티시피제조를위한폿팅공정용멀티니들디스펜서 KR100294694B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980060420A KR100294694B1 (ko) 1998-12-29 1998-12-29 티시피제조를위한폿팅공정용멀티니들디스펜서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980060420A KR100294694B1 (ko) 1998-12-29 1998-12-29 티시피제조를위한폿팅공정용멀티니들디스펜서

Publications (2)

Publication Number Publication Date
KR20000043981A KR20000043981A (ko) 2000-07-15
KR100294694B1 true KR100294694B1 (ko) 2001-08-30

Family

ID=19567237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980060420A KR100294694B1 (ko) 1998-12-29 1998-12-29 티시피제조를위한폿팅공정용멀티니들디스펜서

Country Status (1)

Country Link
KR (1) KR100294694B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010405U (ko) * 1990-11-29 1992-06-17 현대전자산업 주식회사 반도체 제조용 에폭시툴 고정장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010405U (ko) * 1990-11-29 1992-06-17 현대전자산업 주식회사 반도체 제조용 에폭시툴 고정장치

Also Published As

Publication number Publication date
KR20000043981A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
US6090644A (en) Underfill coating for LOC package
US7696003B2 (en) Microelectronic component assemblies with recessed wire bonds and methods of making same
US20040227234A1 (en) Flash-preventing window ball grid array semiconductor package, method for fabricating the same, and chip carrier used in the semiconductor package
US20030168749A1 (en) Semiconductor device, resin sealing method and resin sealing device
US5455745A (en) Coated bonding wires in high lead count packages
JPH0783036B2 (ja) キヤリアテープ
CN101341028B (zh) 封装电连接部分的方法
US6805541B1 (en) Resin encapsulating apparatus used in a manufacture of a semiconductor device
JP3544970B2 (ja) Ｃｏｆテープキャリア、半導体素子、半導体装置
KR100294694B1 (ko) 티시피제조를위한폿팅공정용멀티니들디스펜서
KR0174983B1 (ko) 유체상태의 접착제를 이용한 반도체 칩 실장 방법 및 그에 이용되는 loc형 반도체 칩 패키지의 리드 프레임
US6040620A (en) Lead frame for LOC having a regulating lead to prevent variation in adhesive coverage
JP2024501879A (ja) 構成可能なリード付きパッケージ
KR101187637B1 (ko) 피씨비용 디스펜서의 멀티 분사 노즐
US6538200B2 (en) Underfill coating for LOC package
JPS61152028A (ja) レジンバリ除去装置
JP3438456B2 (ja) 半導体装置
KR101131449B1 (ko) 반도체 패키지 제조용 와이어 본딩장치의 셋업장치
CN106486452B (zh) 半导体装置
JPH1032217A (ja) ベアチップ封止方法及び該方法により製造された半導体装置
JP2770361B2 (ja) ダイボンディング装置
KR100247509B1 (ko) 웨이퍼테이프드칩스케일패키지의 인쇄회로기판 및그 라우팅 방법
KR100252876B1 (ko) 반도체 패키지 제조공정의 칩 본딩용 접착제 도포장치
JP4397748B2 (ja) 半導体装置の製造方法
KR100345644B1 (ko) 리드 프레임의 리드에 접착제를 도포하는 방법과 이를 이용하여 반도체 디바이스를 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050322

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee