KR100291509B1 - 반도체 소자의 금속배선 형성방법 - Google Patents
반도체 소자의 금속배선 형성방법 Download PDFInfo
- Publication number
- KR100291509B1 KR100291509B1 KR1019980028645A KR19980028645A KR100291509B1 KR 100291509 B1 KR100291509 B1 KR 100291509B1 KR 1019980028645 A KR1019980028645 A KR 1019980028645A KR 19980028645 A KR19980028645 A KR 19980028645A KR 100291509 B1 KR100291509 B1 KR 100291509B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- etching chamber
- film
- semiconductor substrate
- temperature
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 40
- 239000002184 metal Substances 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims abstract description 20
- 230000015572 biosynthetic process Effects 0.000 title claims 2
- 238000005530 etching Methods 0.000 claims abstract description 87
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 229910000881 Cu alloy Inorganic materials 0.000 claims abstract description 20
- 239000010949 copper Substances 0.000 claims abstract description 20
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 claims abstract description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052802 copper Inorganic materials 0.000 claims abstract description 17
- 239000006227 byproduct Substances 0.000 claims abstract description 12
- 230000004888 barrier function Effects 0.000 claims abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 9
- 230000002265 prevention Effects 0.000 claims abstract description 7
- 229910000838 Al alloy Inorganic materials 0.000 claims description 9
- 238000010926 purge Methods 0.000 claims description 2
- 230000000087 stabilizing effect Effects 0.000 claims 2
- 238000001020 plasma etching Methods 0.000 claims 1
- 238000005086 pumping Methods 0.000 claims 1
- 229910021591 Copper(I) chloride Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- OXBLHERUFWYNTN-UHFFFAOYSA-M copper(I) chloride Chemical compound [Cu]Cl OXBLHERUFWYNTN-UHFFFAOYSA-M 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 230000036647 reaction Effects 0.000 description 2
- 230000027756 respiratory electron transport chain Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 금속 배선을 형성하기 위한 식각시 식각 부산물을 용이하게 제거함과 동시에, 금속 배선의 측벽 부분이 식각되는 것을 보호할 수 있는 반도체 소자의 금속 배선 형성방법을 개시한다. 개시된 본 발명은, 반도체 기판 상에 베리어 금속막과 알루미늄 구리 합금막 및 난반사 방지막을 순차적으로 적층하는 단계와, 상기 난반사 방지막 상부에 금속 배선 형성용 포토레지스트 패턴을 형성하는 단계와, 상기 반도체 기판을 약 35 내지 45℃의 온도를 유지하는 제 1 식각 챔버내에 장입한다음, 상기 포토레지스트 패턴을 마스크로 하여, 상기 난반사 방지막과 알루미늄 구리 합금막을 식각하는 단계와, 상기 반도체 기판을 제 1 식각 챔버로부터 반출하는 단계와, 상기 반도체 기판을 약 140 내지 160℃의 온도를 유지하는 제 2 식각 챔버내에 장입한다음, 상기 알루미늄 구리 합금막의 식각으로 발생되는 구리성분의 식각 부산물을 제거하는 단계와, 상기 반도체 기판을 제 2 식각 챔버로부터 반출하는 단계와, 상기 반도체 기판을 약 20 내지 30℃의 온도를 유지하는 제 1 식각 챔버로 장입하여, 상기 노출된 베리어 금속막을 제거하는 단계를 포함한다.
Description
본 발명은 반도체 소자의 금속 배선 형성방법에 관한 것으로, 보다 구체적으로는 알루미늄-구리 합금막으로 된 금속 배선 형성시, 구리성분의 식각 부산물을 용이하게 제거하기 위한 반도체 소자의 금속 배선 형성방법에 관한 것이다.
일반적으로, 현재의 금속 배선막으로는 전도 특성이 매우 우수하며, 가격이 저렴한 알루미늄(Al) 금속막이 많이 이용된다.
그러나, 알루미늄 금속막은 그 자체로 이용될때에는 실리콘 기판과의 사이에 전자 이동 특성이 높으며, 외부 와이어로부터 인가되는 스트레스를 실리콘 기판으로 전달하는 특성이 높음으로 인하여, 실리콘 기판에 전자 및 스트레스 이동이 발생되어, 디펙트를 일으킨다.
따라서, 종래에는 전자 및 스트레스 이동을 방지하기 위하여, 알루미늄 금속에 0.5w%의 구리(Cu) 성분을 혼합하여, 금속막으로 사용하였다.
이러한 금속막은 대개 Cl기를 포함하는 CCl4가스와 같은 플라즈마 가스를 이용하여, 금속막을 식각하므로써, 금속 배선을 형성한다. 이때, 식각 과정은 플라즈마 상태에서 라디칼화된 Cl*성분이 알루미늄 및 구리와 각각 결합하여 AlCl3와 CuCl을 형성하므로써, 식각제거된다.
그러나, AlCl3는 상온, 상압에서 쉽게 휘발되나, CuCl은 약 10mT의 압력에서는 200℃ 이하의 온도에서 쉽게 휘발되지 않고 남아있게 되어, 식각 부산물이 제거되는데 차이가 발생된다.
이러한 온도에 따른 식각 부산물이 제거되는 차이는, 식각 과정 이후에 알루미늄 합금의 조성에 변화를 일으키게 된다. 즉, 상온에서는 알루미늄에 비하여 상대적으로 구리가 덜 제거되기 때문에, 알루미늄 합금내부에 구리 분포 비율의 균형이 깨지고, 알루미늄 합금막 내부에는 구리가 풍부한 Al2Cu 상과 구리가 부족한 AlCu상이 존재한다.
그러면, 이들간에 전기 화학적 전위차(electrochemical potential)가 존재하기 때문에, 식각 공정후 표면을 세정하기 위한 클리닝 공정시 화학 전지 반응을 일으키게 되어, 금속 배선 측면에 부식을 유발한다.
이러한 부식 현상을 제거하기 위하여, 금속 배선을 형성한후, 이온을 스퍼터링하여 식각 부산물인 CuCl을 제거하거나, 전극의 온도를 상승시켜서 CuCl을 탈착시키는 방법이 제안되었다.
그러나, 이온 스퍼터링 방법은 금속 배선 측벽에 손상을 줄 우려가 높아, 사용하는데 한계가 있으며, 전극의 온도를 상승시키는 방법은 다음과 같은 문제점이 있다.
즉, 일반적인 금속 식각 온도는 25 내지 60℃이다. 이때, CuCl의 탈착을 용이하게 하기 위하여는 이 범위 이상으로 온도 상승이 필요하다. 그러나, 이렇게 높은 온도를 유지하게 되면, 화학 전지 반응은 발생되지 않으나, 알루미늄 측면의 반응이 활발해지어, 알루미늄 금속 배선의 측면이 식각되어지는 문제점이 발생된다.
따라서, 본 발명의 목적은, 상기한 종래의 문제점을 해결하기 위하여, 금속 배선을 형성하기 위한 식각시 식각 부산물을 용이하게 제거함과 동시에, 금속 배선의 측벽 부분이 식각되는 것을 보호할 수 있는 반도체 소자의 금속 배선 형성방법을 제공하는 것이다.
도 1a 내지 도 1c는 본 발명에 따른 반도체 소자의 금속 배선 형성방법을 설명하기 위한 도면
(도면의 주요 부분에 대한 부호의 설명)
1 - 반도체 기판 2 - 베리어 금속막
3 - 알루미늄-구리 합금막 4 - 난반사 방지막
5 - 포토레지스트 패턴 10 - 제 1 식각 챔버
20 - 제 2 식각 챔버
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따르면, 본 발명은, 반도체 기판 상에 베리어 금속막과 알루미늄 구리 합금막 및 난반사 방지막을 순차적으로 적층하는 단계와, 상기 난반사 방지막 상부에 금속 배선 형성용 포토레지스트 패턴을 형성하는 단계와, 상기 반도체 기판을 약 35 내지 45℃의 온도를 유지하는 제 1 식각 챔버내에 장입한다음, 상기 포토레지스트 패턴을 마스크로 하여, 상기 난반사 방지막과 알루미늄 구리 합금막을 식각하는 단계와, 상기 반도체 기판을 제 1 식각 챔버로부터 반출하는 단계와, 상기 반도체 기판을 약 140 내지 160℃의 온도를 유지하는 제 2 식각 챔버내에 장입한다음, 상기 알루미늄 구리 합금막의 식각으로 발생되는 구리성분의 식각 부산물을 제거하는 단계와, 상기 반도체 기판을 제 2 식각 챔버로부터 반출하는 단계와, 상기 반도체 기판을 약 20 내지 30℃의 온도를 유지하는 제 1 식각 챔버로 장입하여, 상기 노출된 베리어 금속막을 제거하는 단계를 포함한다.
본 발명에 의하면, 알루미늄-구리 합금막을 식각하는 공정시, 1차적으로 상온에서 알루미늄-구리 합금을 식각 가스로 제거하고, 2차적으로 식각 온도를 높이어, 구리와 식각 가스의 반응물을 제거한다. 이에따라, 금속 배선을 형성하기 위한 식각시 구리와 식각 가스의 부산물을 용이하게 제거할 수 있다.
또한, 고온을 유지하는 제 2 식각 챔버내에서는 식각 가스가 주입되지 않으므로, 알루미늄 구리 합금막의 측벽 부분이 제거되지 않는다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 도 1a 내지 도 1c는 본 발명에 따른 반도체 소자의 금속 배선 형성방법을 설명하기 위한 도면이다.
도 1a를 참조하여, 반도체 기판(1) 상부에 베리어 금속막(2)과 알루미늄-구리 합금막(3), 난반사 방지막(4)을 순차적으로 적층한다. 이어, 금속 배선을 형성하기 위한 레지스트 패턴(5)을 공지의 방식으로 형성한다.
그리고나서, 반도체 기판(1)을 제 1 식각 챔버(10)내에 장입한다음, 제 1 식각 챔버(10)내의 압력을 8.5 내지 9.5mT로 하고, 제 1 식각 챔버(10) 내부의 온도를 35 내지 45℃ 정도로 하고, 인입구에 BCl3가스를 25 내지 35 sccm, Cl2가스를 55 내지 65 sccm을 각각 주입하여, 제 1 식각 챔버(10) 내부를 안정화한다.
그리고나서, 제 1 식각 챔버(10) 내부에서 소오스 파워(source power)를 450W, 바틈 파워(bottom power)를 130W를 인가하여, 제 1 식각 챔버(10)내에 플라즈마를 형성한다. 이에따라, 포토레지스트 패턴(5)을 마스크로 하여 노출된 난반사 방지막(4) 및 알루미늄 구리 합금막(3)이 식각되어 진다. 이때, 알루미늄 구리 합금막(3)은 Cl 라디칼과 알루미늄(Al), 구리(Cu)가 반응되어, AlCl3, CuCl를 발생시킨다. 이때, AlCl3은 상기 식각 챔버(10)내의 온도범위하에서 쉽게 휘발되지만, CuCl은 제거되지 않고 남는다. 따라서, 종래 기술에서 언급한 바와 같이, 알루미늄 합금막(3)내의 알루미늄과 구리의 합금비의 균형이 깨지게 된다.
본 실시예에서는 이러한 현상을 보완하기 위하여, 도 1b에 도시된 바와 같이, 알루미늄 합금막(3)까지 제거된 반도체 기판(1)을 제 1 식각 챔버(10)로부터 반출한다음 제 2 식각 챔버(20)로 장입한다. 이때, 제 2 식각 챔버(20)내의 압력은 약 85 내지 95 mT를 유지하고, 온도는 CuCl이 용이하게 탈착될 수 있을 정도의 온도인 140 내지 160℃ 정도로 유지시킨다. 여기서, 상기 제 2 식각 챔버(20)내에는 식각 가스를 주입하지 않는다. 그러면, 제 2 식각 챔버(20)내의 온도가 제 1 식각 챔버(10)에 비하여 고온임에 따라, 알루미늄 합금막(3)의 식각시 발생되는 CuCl이 쉽게 탈착되어 휘발된다. 따라서, 알루미늄 합금막(3)은 초기 증착시와 균일한 성분비를 갖게된다. 이때, 제 2 식각 챔버(20)내에는 식각 가스가 주입되지 않으므로, 알루미늄 합금막은 제거되지 않는다.
그후, 도 1c에 도시된 바와 같이, 제 2 식각 챔버(20)로부터 반도체 기판(1)을 반출한다. 그리고나서, 다시 제 1 식각 챔버(10)내에 다시 반도체 기판(1)을 장입한다음, 제 1 식각 챔버(10)내의 압력을 5 내지 7mT로 하고, 제 1 식각 챔버(10) 내부의 온도를 20 내지 30℃ 정도로 한다. 그리고나서, 인입구에 BCl3가스를 25 내지 35 sccm, Cl2가스를 55 내지 65 sccm, N2가스를 4 내지 6 sccm 정도로 주입하여 제 1 식각 챔버(10)내를 안정화한다.
그리고나서, 제 1 식각 챔버(10) 내부에서 소오스 파워(source power)를 375W, 바틈 파워(bottom power)를 130W를 인가하여, 제 1 식각 챔버(10)내에 플라즈마를 형성한다. 이에따라, 포토레지스트 패턴(5)을 마스크로 하여 노출된 베리어 금속막(2)이 식각되어 진다.
그후, 제 2 식각 챔버내의 온도를 180 내지 220℃로 상승시킨다음, 압력은 0mT에서 90mT 다시 0mT로 변화시키고, 반도체 기판 결과물을 제 2 식각 챔버내에 장입하여 펌핑(pumping) 및 퍼지(purge) 단계를 수행한다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 알루미늄-구리 합금막을 식각하는 공정시, 1차적으로 상온에서 알루미늄-구리 합금을 식각 가스로 제거하고, 2차적으로 식각 온도를 높이어, 구리와 식각 가스의 반응물을 제거한다. 이에따라, 금속 배선을 형성하기 위한 식각시 구리와 식각 가스의 부산물을 용이하게 제거할 수 있다.
또한, 고온을 유지하는 제 2 식각 챔버내에서는 식각 가스가 주입되지 않으므로, 알루미늄 구리 합금막의 측벽 부분을 보호할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (5)
- 반도체 기판 상에 베리어 금속막과 알루미늄 구리 합금막 및 난반사 방지막을 순차적으로 적층하는 단계;상기 난반사 방지막 상부에 금속 배선 형성용 포토레지스트 패턴을 형성하는 단계;상기 반도체 기판을 약 35 내지 45℃의 온도를 유지하는 제 1 식각 챔버내에 장입한다음, 상기 포토레지스트 패턴을 마스크로 하여, 상기 난반사 방지막과 알루미늄 구리 합금막을 식각하는 단계;상기 반도체 기판을 제 1 식각 챔버로부터 반출하는 단계;상기 반도체 기판을 약 140 내지 160℃의 온도를 유지하는 제 2 식각 챔버내에 장입한다음, 상기 알루미늄 구리 합금막의 식각으로 발생되는 구리성분의 식각 부산물을 제거하는 단계;상기 반도체 기판을 제 2 식각 챔버로부터 반출하는 단계;상기 반도체 기판을 약 20 내지 30℃의 온도를 유지하는 제 1 식각 챔버로 장입하여, 상기 노출된 베리어 금속막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
- 제 1 항에 있어서, 상기 난반사 방지막과 상기 알루미늄 합금막을 식각하는 단계는, 상기 제 1 식각 챔버내를 8.5 내지 9.5mT의 압력을 유지하면서, 인입구에 25 내지 35 sccm의 BCl3가스와, 55 내지 65 sccm의 Cl2가스를 주입하여 제 1 식각 챔버를 안정화시키는 단계; 상기 식각 챔버 내부에서 전원을 가하여 플라즈마를 형성하여, 노출된 난반사 방지막과 알루미늄 구리 합금막을 플라즈마 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
- 제 1 항에 있어서, 상기 식각 부산물을 제거하는 단계시 상기 제 2 식각 챔버내의 압력은 85 내지 95 mT 인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
- 제 1 항에 있어서, 상기 베리어 금속막을 식각하는 단계는, 상기 제 1 식각 챔버내를 5 내지 7mT의 압력을 유지하면서, 인입구에 25 내지 35 sccm의 BCl3가스와, 55 내지 65 sccm의 Cl2가스 및 4 내지 6 sccm의 N2가스를 주입하여 제 2 식각 챔버를 안정화시키는 단계; 상기 제 2 식각 챔버 내부에서 전원을 가하여 플라즈마를 형성하여, 노출된 베리어 금속막을 플라즈마 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
- 제 1 항에 있어서, 상기 베리어 금속막을 식각하는 단계 이후, 상기 제 2 챔버 내부의 온도를 190℃ 내지 210℃ 온도로 상승시킨다음, 압력을 변화시키면서 펌핑 및 퍼지하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980028645A KR100291509B1 (ko) | 1998-07-15 | 1998-07-15 | 반도체 소자의 금속배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980028645A KR100291509B1 (ko) | 1998-07-15 | 1998-07-15 | 반도체 소자의 금속배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000008707A KR20000008707A (ko) | 2000-02-15 |
| KR100291509B1 true KR100291509B1 (ko) | 2001-07-12 |
Family
ID=19544324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980028645A KR100291509B1 (ko) | 1998-07-15 | 1998-07-15 | 반도체 소자의 금속배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100291509B1 (ko) |
-
1998
- 1998-07-15 KR KR1019980028645A patent/KR100291509B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000008707A (ko) | 2000-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6177353B1 (en) | Metallization etching techniques for reducing post-etch corrosion of metal lines | |
| Flamm et al. | The design of plasma etchants | |
| US6008140A (en) | Copper etch using HCI and HBr chemistry | |
| US6583065B1 (en) | Sidewall polymer forming gas additives for etching processes | |
| EP0122776A2 (en) | Dry etching aluminum or aluminum alloy layer | |
| US5350488A (en) | Process for etching high copper content aluminum films | |
| KR100808049B1 (ko) | 실리콘의 금속 마스크 에칭 | |
| JP2006066408A (ja) | ドライエッチング方法 | |
| JPWO2009123038A1 (ja) | プラズマエッチング方法 | |
| US6613681B1 (en) | Method of removing etch residues | |
| JP2694676B2 (ja) | 非腐食性環境での材料のエッチング方法 | |
| JPH04311033A (ja) | 半導体デバイスのエッチング後処理方法 | |
| KR100493486B1 (ko) | 개선된 전도층 엣칭방법 및 장치 | |
| US6057240A (en) | Aqueous surfactant solution method for stripping metal plasma etch deposited oxidized metal impregnated polymer residue layers from patterned metal layers | |
| US5126008A (en) | Corrosion-free aluminum etching process for fabricating an integrated circuit structure | |
| US6740598B2 (en) | Wiring layer dry etching method and semiconductor device manufacturing method | |
| KR100291509B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH04288828A (ja) | ドライエッチング方法 | |
| JP3160389B2 (ja) | ドライエッチング方法 | |
| CN110634739A (zh) | 一种用于铝基片的等离子体刻蚀方法 | |
| JP3637564B2 (ja) | 導電コンポーネント及び導電ラインの形成方法 | |
| KR100241529B1 (ko) | 플라즈마를 이용한 반도체 소자의 금속배선 부식방지방법 | |
| JP3428927B2 (ja) | ドライエッチング方法 | |
| US7268082B2 (en) | Highly selective nitride etching employing surface mediated uniform reactive layer films | |
| Tabara | The effect of etching gases on notching and charging in high-density plasma |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060221 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |