KR100286900B1 - Trench insulator embedding method for semiconductor device isolation - Google Patents
Trench insulator embedding method for semiconductor device isolation Download PDFInfo
- Publication number
- KR100286900B1 KR100286900B1 KR1019980033769A KR19980033769A KR100286900B1 KR 100286900 B1 KR100286900 B1 KR 100286900B1 KR 1019980033769 A KR1019980033769 A KR 1019980033769A KR 19980033769 A KR19980033769 A KR 19980033769A KR 100286900 B1 KR100286900 B1 KR 100286900B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- concentration
- ozone
- trench
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 239000012212 insulator Substances 0.000 title claims abstract description 17
- 238000002955 isolation Methods 0.000 title claims description 26
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims abstract description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 33
- 239000010703 silicon Substances 0.000 claims abstract description 33
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 12
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 8
- 230000005012 migration Effects 0.000 claims description 3
- 238000013508 migration Methods 0.000 claims description 3
- 239000005001 laminate film Substances 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 4
- 238000010521 absorption reaction Methods 0.000 abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 3
- 238000000280 densification Methods 0.000 abstract description 3
- 238000000926 separation method Methods 0.000 abstract description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 2
- 238000003475 lamination Methods 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 239000012495 reaction gas Substances 0.000 description 6
- 239000012528 membrane Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
반도체 소자 분리를 위한 트렌치 절연물을 매입하는 방법에 관한 것으로, 다중 인젝터가 설치된 인 라인형 상압 화학 기상 증착 장치에서 벨트 컨베이어에 의한 실리콘 웨이퍼의 1차 및 2차 이동 경로에 의해 TEOS와 오존에 의한 반응 가스로 트렌치 절연물 매입을 위한 NSG막을 상부 및 하부 적층 구조로 증착할 때, 1차 이동 경로에서 공급되는 오존의 농도를 150
Description
본 발명은 반도체 소자 제조 공정중 반도체 소자 분리를 위한 트렌치를 제조하는 방법에 관한 것으로, 더욱 상세하게는 반도체 소자 분리를 위한 트렌치 절연물을 매입하는 방법에 관한 것이다.The present invention relates to a method for manufacturing a trench for semiconductor device isolation in a semiconductor device manufacturing process, and more particularly, to a method for embedding a trench insulator for semiconductor device separation.
일반적으로 반도체 소자 분리 방법으로는 LOCOS(local oxidation of silicon) 소자 분리가 이용되어 왔다.In general, LOCOS (local oxidation of silicon) device isolation has been used as a semiconductor device isolation method.
LOCOS는 질화막을 마스크로 해서 실리콘 기판 자체를 열산화시키기 때문에 공정이 간소해서 산화막의 소자 응력 문제가 적고, 생성되는 산화막질이 좋다는 큰 이점이 있으나, LOCOS 소자 분리 방법을 이용하면 소자 분리 영역이 차지하는 면적이 크기 때문에 미세화에 한계가 있을 뿐만 아니라 버즈 비크(bird's beak)가 발생한다.Since LOCOS thermally oxidizes the silicon substrate itself using a nitride film as a mask, the process is simple and the device stress problem of the oxide film is small, and the resulting oxide film is good. However, the LOCOS device isolation method occupies the device isolation region. Due to the large area, not only there is a limit to the miniaturization but also bird's beak occurs.
이러한 것을 극복하기 위해 LOCOS를 대체하는 소자 분리 기술로서 트렌치(STI : shallow trench isolation) 소자 분리가 있다.To overcome this, trench isolation (STI) device isolation is an alternative device isolation technology to replace LOCOS.
트렌치 소자 분리에서는 실리콘 기판에 트렌치를 만들어 절연물을 집어넣기 때문에 소자 분리 영역이 차지하는 면적이 작아서 미세화에 유리한 것으로, 트렌치 절연물의 매입은 도 1에 도시한 바와 같은 상압 화학 기상 증착(APCVD, atmospheric pressure chemical vapor deposition) 장치로 TEOS(tetraethyl orthosilicate, Si(OC2H5)4)와 오존(O3)에 의한 반응 가스로 NSG(non-doped silica glass)막을 증착한다.In trench isolation, a trench is formed in a silicon substrate to insulate the insulator, which is advantageous for miniaturization due to a small area of the device isolation region, and the implantation of the trench insulator is shown in FIG. 1. A non-doped silica glass (NSG) film is deposited with a reaction gas by TEOS (tetraethyl orthosilicate, Si (OC 2 H 5 ) 4 ) and ozone (O 3 ).
그리고, 도 1에서와 같이 상압 화학 기상 증착 장치(장치명: WJ1000T APCVD)는 증착에 필요한 반응 가스를 공급하는 인젝터(I)가 다중으로 형성된 핫 플레이트 방식을 이용하거나 적외 복사 가열 방식을 이용한 인 라인형(in-line type) 반응기가 이용되므로, 벨트 컨베이어(B)의 이동에 따라 벨트 컨베이어에 적재된 실리콘 웨이퍼(10)에는 각 인젝터(I)에서 공급되는 반응 가스에 의하여 화학 반응이 일어나고, 장치의 특성상 이러한 반응에 의하여 NSG막이 다중으로 적층되어 하나의 절연막을 형성하게 된다.In addition, as shown in FIG. 1, the atmospheric pressure chemical vapor deposition apparatus (device name: WJ1000T APCVD) uses an in-line type using a hot plate method or multiple infrared radiant heating methods in which an injector I is provided with multiple reaction gases for supplying a reactive gas. (in-line type) Since the reactor is used, the chemical reaction occurs by the reaction gas supplied from each injector I to the silicon wafer 10 loaded on the belt conveyor as the belt conveyor B moves. Due to this characteristic, NSG films are stacked in multiple layers to form one insulating film.
그러면, 도 1과 같은 상압 화학 기상 증착 장치로 트렌치 절연물을 매입하는 종래의 방법에 따라 반도체 소자 분리를 위한 트렌치를 제조하는 공정을 도 2a 내지 도 2f를 참조하여 설명한다.Next, a process of manufacturing a trench for semiconductor device isolation according to a conventional method of embedding a trench insulator with an atmospheric pressure chemical vapor deposition apparatus as illustrated in FIG. 1 will be described with reference to FIGS. 2A through 2F.
먼저, 실리콘웨이퍼(10)를 열산화하여 후속 공정에서 형성될 질화막과 실리콘웨이퍼 사이에 발생하는 스트레스를 흡수하기 위한 패드 산화막(11)을 형성하고, 그 상부에 질화막(12)을 형성한다. 그리고, 패드 산화막(11)과 질화막(12)이 형성된 실리콘웨이퍼(10) 상에 감광막(13)을 도포하고, 반도체 소자 분리를 위한 트렌치 패턴이 형성된 마스크를 통해 감광막을 노광 현상하여 트렌치 형성을 위한 감광막 패턴(13)을 형성한다. 이후, 감광막 패턴(13)을 베리어로 하여 드러난 질화막(12)을 식각하여 제거하고, 드러난 패드 산화막(11)을 식각하여 제거함으로써 도 2a에서와 같이 반도체 소자 분리를 위한 트렌치 영역이 정의된 질화막(12) 및 패드 산화막(11) 패턴을 형성한다.First, the silicon wafer 10 is thermally oxidized to form a pad oxide film 11 for absorbing stress generated between the nitride film and the silicon wafer to be formed in a subsequent process, and the nitride film 12 is formed thereon. Then, the photoresist layer 13 is coated on the silicon wafer 10 on which the pad oxide layer 11 and the nitride layer 12 are formed, and the photoresist layer is exposed and developed through a mask in which a trench pattern for semiconductor device isolation is formed. The photosensitive film pattern 13 is formed. Thereafter, the nitride film 12 exposed by the photoresist pattern 13 as a barrier is etched and removed, and the exposed pad oxide film 11 is etched and removed to form a trench region for semiconductor device isolation as shown in FIG. 2A. 12) and the pad oxide film 11 pattern are formed.
그 다음, 감광막 패턴(13)을 베리어로 하여 다시 드러난 실리콘웨이퍼(10)를 건식 식각 방법에 의한 이방성 식각으로 일정 깊이로 식각하여 도 2b에서와 같이 반도체 소자 분리 영역을 트렌치(T)로 형성한다. 이후, 남은 감광막 패턴(13)을 제거하고, 질화막 패턴(12)을 베리어로 실리콘웨이퍼(10)를 열산화시켜 트렌치(T) 내부의 하부 및 측벽에 라이너 산화막(14)을 형성한다.Then, the silicon wafer 10 exposed again using the photoresist pattern 13 as a barrier is etched to a predetermined depth by anisotropic etching by a dry etching method to form a semiconductor device isolation region as a trench T as shown in FIG. 2B. . Thereafter, the remaining photoresist layer pattern 13 is removed, and the silicon wafer 10 is thermally oxidized as the barrier layer 13 to form the liner oxide layer 14 on the lower and sidewalls of the trench T.
그 다음, 트렌치(T)에 절연물을 매입하기 위하여 실리콘웨이퍼(10)를 도 1과 같은 인 라인형 상압 화학 기상 증착 장치에 투입한다. 그러면, 벨트 컨베이어(B)에 의한 실리콘웨이퍼(10)의 1차 이동 경로에 따라 각 인젝터(I)에서 공급되는 TEOS와 133
그 다음, 도 2d에서와 같이 포토리소그래피(photolithography) 공정에 의해 질화막(12) 상부의 NSG막을 제거하여 트렌치 상부에만 NSG막(15)이 남도록 패터닝한다. 그리고, 기계 화학적 연마(CMP ; chemical mechanical polishing) 공정에 의해 NSG막(15)을 연마하여 도 2e에서와 같이 NSG막(15)의 상부와 질화막(12)의 상부가 같아지도록 평탄화한 후, 남은 질화막(12)과 패드 산화막(11)을 제거하고 세정함으로써 도 2f에서와 같이 반도체 소자 분리를 위한 트렌치를 완성한다.Next, as shown in FIG. 2D, the NSG film on the nitride film 12 is removed by a photolithography process to pattern the NSG film 15 to remain only in the trench. Then, the NSG film 15 is polished by a chemical mechanical polishing (CMP) process and planarized so that the top of the NSG film 15 and the top of the nitride film 12 are the same as shown in FIG. 2E. By removing and cleaning the nitride film 12 and the pad oxide film 11, the trench for semiconductor element isolation is completed as shown in FIG. 2F.
이와 같은 트렌치 제조 공정에 있어서, 다중 인젝터가 설치된 인 라인형 상압 화학 기상 증착 장치에 의해 TEOS와 오존에 의한 반응 가스로 트렌치 절연물 매입을 위한 NSG막을 증착하는 종래의 방법은 벨트 컨베이어에 의한 실리콘웨이퍼의 1차 및 2차 이동 경로에 의한 상, 하부 적층 구조의 NSG막 증착시 오존은 NSG막의 목표 두께에 따른 표준 농도로 동일하게 공급하므로 막 두께에 따른 표준 오존 농도하의 NSG막이 증착된다. 그러나, 이러한 표준 오존 농도하의 NSG막은 TEOS 반응물과의 반응 한계 때문에 막 특성을 향상시키는 데 문제가 있을 뿐만 아니라 막의 밀도가 나쁘며, 수분 흡수성이 높으며, 고밀도화 이후 수축성이 높아지는 등의 불안정한 요소들을 안고 있어, 상보형 모스 트랜지스터와 같은 반도체 소자의 특성이 저하되는 문제점이 있다.In such a trench fabrication process, a conventional method of depositing an NSG film for embedding a trench insulator with a reactive gas by TEOS and ozone by an inline atmospheric pressure chemical vapor deposition apparatus equipped with multiple injectors is performed by a belt conveyor. When depositing the NSG film of the upper and lower laminated structures by the primary and secondary movement paths, ozone is equally supplied at the standard concentration according to the target thickness of the NSG film, so that the NSG film under the standard ozone concentration according to the film thickness is deposited. However, NSG membranes under such a standard ozone concentration not only have problems in improving membrane properties due to the limitation of reaction with TEOS reactants, but also have unstable factors such as poor membrane density, high water absorption, and high shrinkage after densification. There is a problem that the characteristics of a semiconductor device such as a complementary MOS transistor is deteriorated.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 그 목적은 다중 인젝터가 설치된 인 라인형 상압 화학 기상 증착 장치에서 TEOS와 오존에 의한 반응 가스로 트렌치 절연물 매입을 위해 적층 구조로 증착되는 NSG막의 막 특성을 개선하여 반도체 소자의 특성을 향상시키는 데 있다.The present invention has been made to solve the above problems, and the object of the present invention is to provide an NSG film deposited in a stacked structure for embedding trench insulators with reactive gases by TEOS and ozone in an in-line atmospheric chemical vapor deposition apparatus equipped with multiple injectors. In order to improve the characteristics of the semiconductor device by improving the film properties.
도 1은 반도체 소자 제조 공정중 반도체 소자 분리를 위한 트렌치 절연물을 매입하기 위한 상압 화학 기상 증착 장치를 개략적으로 도시한 구성도이고,1 is a schematic view showing an atmospheric pressure chemical vapor deposition apparatus for embedding a trench insulator for semiconductor device isolation during a semiconductor device manufacturing process;
도 2a 내지 도 2f는 도 1의 화학 기상 증착 장치를 이용하여 반도체 소자 분리를 위한 트렌치를 제조하는 공정을 개략적으로 도시한 공정도이다.2A to 2F are process diagrams schematically illustrating a process of manufacturing a trench for semiconductor device isolation using the chemical vapor deposition apparatus of FIG. 1.
상기와 같은 목적을 달성하기 위하여, 본 발명은 TEOS와 오존의 반응 가스를 공급하는 인젝터가 다중으로 설치된 인 라인형 상압 화학 기상 증착 장치에서, 벨트 컨베이어에 의한 실리콘웨이퍼의 1차 이동 경로 및 2차 이동 경로에 의해 하부 적층막 및 상부 적층막의 다중 적층 구조로 NSG막을 증착하는 반도체 소자 분리를 위한 트렌치 절연물 매입 방법에 있어서, 상기 실리콘웨이퍼의 1차 이동 경로 및 2차 이동 경로에서 각각 공급되는 오존의 농도를 증착하고자 하는 목표 막 두께에 따른 표준 농도보다 고농도 및 저농도로 서로 다르게 하는 것을 특징으로 한다.In order to achieve the above object, the present invention in the in-line atmospheric pressure chemical vapor deposition apparatus installed with multiple injectors for supplying the reaction gas of TEOS and ozone, the first movement path and the secondary of the silicon wafer by the belt conveyor A trench insulator embedding method for semiconductor device isolation in which an NSG film is deposited in a multi-layered structure of a lower stacked layer and an upper stacked layer by a moving path, wherein the ozone supplied from each of the first and second moving paths of the silicon wafer is It is characterized in that the concentration is different from the high concentration and the low concentration than the standard concentration according to the target film thickness to be deposited.
상기 실리콘웨이퍼의 1차 이동 경로에서 공급되는 오존의 농도를 고농도로 하여 하부 적층막을 증착하고, 실리콘웨이퍼의 2차 이동 경로에서 공급되는 오존의 농도를 저농도로 하여 상부 적층막을 증착하는 것이 바람직하다.It is preferable to deposit the lower laminated film at a high concentration of ozone supplied from the primary movement path of the silicon wafer, and to deposit the upper laminated film at a low concentration of the ozone supplied from the secondary movement path of the silicon wafer.
상기 증착하고자 하는 목표 막 두께가 9400Å일 경우, 실리콘웨이퍼의 1차 이동 경로에서의 오존 농도를 133
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
도 2a 내지 도 2f는 도 1과 같은 상압 화학 기상 증착 장치를 이용하여 TEOS와 오존에 의한 반응 가스로 트렌치 절연물을 매입하기 위한 적층 구조의 NSG막을 증착하는 본 발명의 일 실시예에 따른 반도체 소자 분리를 위한 트렌치를 제조하는 공정을 공정 순서에 따라 도시한 것으로, NSG막의 증착시 목표 막 두께를 9400Å으로 하였을 경우이다.2A to 2F are semiconductor device isolation according to an embodiment of the present invention for depositing an NSG film having a stacked structure for embedding a trench insulator with a reactive gas by TEOS and ozone using the atmospheric pressure chemical vapor deposition apparatus as shown in FIG. 1. The process of manufacturing a trench for the process is shown in the order of the process, when the target film thickness is 9400 kPa when the NSG film is deposited.
먼저, 실리콘웨이퍼(10)를 열산화하여 후속 공정에서 형성될 질화막과 실리콘웨이퍼 사이에 발생하는 스트레스를 흡수하기 위한 패드 산화막(11)을 형성하고, 그 상부에 질화막(12)을 형성한다. 그리고, 패드 산화막(11)과 질화막(12)이 형성된 실리콘웨이퍼(10) 상에 감광막(13)을 도포하고, 반도체 소자 분리를 위한 트렌치 패턴이 형성된 마스크를 통해 감광막을 노광 현상하여 트렌치 형성을 위한 감광막 패턴(13)을 형성한다. 이후, 감광막 패턴(13)을 베리어로 하여 드러난 질화막(12)을 식각하여 제거하고, 드러난 패드 산화막(11)을 식각하여 제거함으로써 도 2a에서와 같이 반도체 소자 분리를 위한 트렌치 영역이 정의된 질화막(12) 및 패드 산화막(11) 패턴을 형성한다.First, the silicon wafer 10 is thermally oxidized to form a pad oxide film 11 for absorbing stress generated between the nitride film and the silicon wafer to be formed in a subsequent process, and the nitride film 12 is formed thereon. Then, the photoresist layer 13 is coated on the silicon wafer 10 on which the pad oxide layer 11 and the nitride layer 12 are formed, and the photoresist layer is exposed and developed through a mask in which a trench pattern for semiconductor device isolation is formed. The photosensitive film pattern 13 is formed. Thereafter, the nitride film 12 exposed by the photoresist pattern 13 as a barrier is etched and removed, and the exposed pad oxide film 11 is etched and removed to form a trench region for semiconductor device isolation as shown in FIG. 2A. 12) and the pad oxide film 11 pattern are formed.
그 다음, 감광막 패턴(13)을 베리어로 하여 다시 드러난 실리콘웨이퍼(10)를 건식 식각 방법에 의한 이방성 식각으로 일정 깊이로 식각하여 도 2b에서와 같이 반도체 소자 분리 영역을 트렌치(T)로 형성한다. 이후, 남은 감광막 패턴(13)을 제거하고, 질화막 패턴(12)을 베리어로 실리콘웨이퍼(10)를 열산화시켜 트렌치(T) 내부의 하부 및 측벽에 라이너 산화막(14)을 형성한다.Then, the silicon wafer 10 exposed again using the photoresist pattern 13 as a barrier is etched to a predetermined depth by anisotropic etching by a dry etching method to form a semiconductor device isolation region as a trench T as shown in FIG. 2B. . Thereafter, the remaining photoresist layer pattern 13 is removed, and the silicon wafer 10 is thermally oxidized as the barrier layer 13 to form the liner oxide layer 14 on the lower and sidewalls of the trench T.
그 다음, 트렌치(T)에 절연물을 매입하기 위하여 실리콘웨이퍼(10)를 도 1과 같은 인 라인형 상압 화학 기상 증착 장치에 투입한다. 그러면, 벨트 컨베이어(B)에 의한 실리콘웨이퍼(10)의 1차 이동 경로에 따라 각 인젝터(I)에서 공급되는 TEOS와 오존에 의한 반응 가스로 도 2c에서와 같이 하부 적층 구조의 NSG막(1, 2, 3, 4)이 증착된다. 이때, 공급되는 오존 농도는 133
그 다음, 도 2d에서와 같이 포토리소그래피(photolithography) 공정에 의해 질화막(12) 상부의 NSG막을 제거하여 트렌치 상부에만 NSG막(15)이 남도록 패터닝한다. 그리고, 기계 화학적 연마(CMP ; chemical mechanical polishing) 공정에 의해 NSG막(15)을 연마하여 도 2e에서와 같이 NSG막(15)의 상부와 질화막(12)의 상부가 같아지도록 평탄화한 후, 남은 질화막(12)과 패드 산화막(11)을 제거하고 세정함으로써 도 2f에서와 같이 반도체 소자 분리를 위한 트렌치를 완성한다.Next, as shown in FIG. 2D, the NSG film on the nitride film 12 is removed by a photolithography process to pattern the NSG film 15 to remain only in the trench. Then, the NSG film 15 is polished by a chemical mechanical polishing (CMP) process and planarized so that the top of the NSG film 15 and the top of the nitride film 12 are the same as shown in FIG. 2E. By removing and cleaning the nitride film 12 and the pad oxide film 11, the trench for semiconductor element isolation is completed as shown in FIG. 2F.
이와 같은 실시예에서 본 발명에 따라 트렌치 절연물 매입을 위해 증착된 NSG막의 특성 변화를 종래의 방법과 비교하여 다음의 표 1에 나타내었다.In this embodiment, the characteristics of the NSG film deposited for embedding the trench insulator according to the present invention are shown in Table 1 below in comparison with the conventional method.
표 1에서 알 수 있는 바와 같이 트렌치 절연물 매입을 위한 적층 구조의 NSG막 증착시, 벨트 컨베이어에 의한 실리콘웨이퍼의 1차 및 2차 이동 경로에서 공급되는 오존의 농도를 목표 막 두께에 따른 표준 농도로 동일하게 하였을 경우에 비해 1차 및 2차 이동 경로에서 공급되는 오존의 농도를 표준 농도보다 고농도 및 저농도로 서로 다르게 하였을 경우에 NSG막의 막 특성이 우수하다. 또한, 1차 및 2차 이동 경로의 오존 농도를 고농도 및 저농도로 서로 다르게 하였을 경우에는, 1차 이동 경로에서는 오존 농도를 저농도로 하고, 2차 이동 경로에서는 오존 농도를 고농도로 하였을 경우에 비해 1차 이동 경로는 고농도, 2차 이동 경로는 저농도로 하였을 경우에 증착되는 NSG막의 막 특성이 우수하다.As can be seen from Table 1, when depositing a layered NSG film for embedding trench insulation, the concentration of ozone supplied from the primary and secondary travel paths of the silicon wafer by the belt conveyor is changed to the standard concentration according to the target film thickness. Compared with the case where the same, the concentration of ozone supplied in the primary and secondary movement paths is different from the standard concentration to higher and lower concentration than the standard concentration is excellent NSG film characteristics. In addition, when the ozone concentrations of the primary and secondary travel paths are different from the high and low concentrations, the ozone concentration is low in the primary travel path and the ozone concentration is high in the secondary travel path. The film quality of the NSG film deposited when the secondary migration path is high and the secondary migration path is low is excellent.
이와 같이 본 발명은 다중 인젝터가 설치된 인 라인형 상압 화학 기상 증착 장치에서 벨트 컨베이어에 의한 실리콘웨이퍼의 1차 및 2차 이동 경로에 의해 TEOS와 오존에 의한 반응 가스로 트렌치 절연물 매입을 위한 NSG막을 상부 및 하부 적층 구조로 증착할 때, 1차 이동 경로와 2차 이동 경로에서 공급되는 오존의 농도를 목표 막 두께에 따른 표준 오존 농도보다 고농도 및 저농도로 서로 다르게 함으로써 동일한 표준 오존 농도에 의해 증착된 NSG막에 비해 막질의 밀도가 양호하며, 수분 흡수성이 낮으며, 고밀도화 후의 수축율이 작아지는 등의 NSG막 특성이 향상될 뿐만 아니라 향상된 막 특성으로 인해 트렌치의 절연 특성이 개선되므로 반도체 소자의 특성을 향상시킬 수 있다.Thus, in the in-line atmospheric pressure chemical vapor deposition apparatus in which multiple injectors are installed, an NSG film for embedding a trench insulator as a reactive gas by TEOS and ozone is formed by primary and secondary movement paths of a silicon wafer by a belt conveyor. And NSG deposited by the same standard ozone concentration by varying the concentration of ozone supplied in the first and second travel paths at a higher concentration and a lower concentration than the standard ozone concentration according to the target film thickness when depositing with the bottom stacked structure. Compared to the film, the film quality is better, the moisture absorption is low, the NSG film characteristics such as shrinkage after densification are not only improved, but the insulating property of the trench is improved due to the improved film characteristics, thereby improving the characteristics of the semiconductor device. You can.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980033769A KR100286900B1 (en) | 1998-08-20 | 1998-08-20 | Trench insulator embedding method for semiconductor device isolation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980033769A KR100286900B1 (en) | 1998-08-20 | 1998-08-20 | Trench insulator embedding method for semiconductor device isolation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000014371A KR20000014371A (en) | 2000-03-15 |
| KR100286900B1 true KR100286900B1 (en) | 2001-05-02 |
Family
ID=19547727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980033769A KR100286900B1 (en) | 1998-08-20 | 1998-08-20 | Trench insulator embedding method for semiconductor device isolation |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100286900B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100724196B1 (en) * | 2005-12-28 | 2007-05-31 | 동부일렉트로닉스 주식회사 | Method for fabricating sti gap fill oxide in semiconductor devices |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970003549A (en) * | 1995-06-24 | 1997-01-28 | 김주용 | Manufacturing method of semiconductor device |
-
1998
- 1998-08-20 KR KR1019980033769A patent/KR100286900B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970003549A (en) * | 1995-06-24 | 1997-01-28 | 김주용 | Manufacturing method of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000014371A (en) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6566229B2 (en) | Method of forming an insulating layer in a trench isolation type semiconductor device | |
| US7541298B2 (en) | STI of a semiconductor device and fabrication method thereof | |
| KR100230431B1 (en) | Method of forming trench isolation using two kinds of oxides films | |
| US5503882A (en) | Method for planarizing an integrated circuit topography | |
| US7642172B2 (en) | Method of forming isolation layer in semiconductor device | |
| US7033945B2 (en) | Gap filling with a composite layer | |
| US20070087522A1 (en) | Dielectric Gap Fill With Oxide Selectively Deposited Over Silicon Liner | |
| RU97121905A (en) | METHOD OF INSULATION WITH DROPS FOR SEMICONDUCTOR DEVICE | |
| KR20000059513A (en) | Method for manufacturing shallow trench isolation | |
| KR100545697B1 (en) | Trench device isolation method for semiconductor devices | |
| US20040169005A1 (en) | Methods for forming a thin film on an integrated circuit including soft baking a silicon glass film | |
| KR100286900B1 (en) | Trench insulator embedding method for semiconductor device isolation | |
| US6727160B1 (en) | Method of forming a shallow trench isolation structure | |
| KR100613372B1 (en) | Manufacturing method of sallow trench isolation in semiconductor device | |
| US6624041B2 (en) | Method for forming trench type isolation film using annealing | |
| KR20000019032A (en) | Isolation method of semiconductor device | |
| KR100588644B1 (en) | Semiconductor device and its fabricating method | |
| KR20090071771A (en) | Method for manufacturing isolation layer of semiconductor device | |
| KR100829371B1 (en) | Fabricating method of semiconductor device | |
| KR100567747B1 (en) | Method for fabricating isolation barrier of semiconductor device | |
| KR100567344B1 (en) | Method for fabricating isolation barrier of semiconductor device | |
| KR19990004576A (en) | Device isolation insulating film formation method of semiconductor device | |
| KR20000033701A (en) | Method for manufacturing semiconductor device comprising flattening process when shallow trench isolation is formed | |
| KR100559519B1 (en) | Method for manufacturing a shallow trench isolation layer | |
| KR100318255B1 (en) | Device Separation Method in Semiconductor Devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080103 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |