KR100286334B1 - 디엠에이씨를이용한유에스비인터페이스장치및방법 - Google Patents

디엠에이씨를이용한유에스비인터페이스장치및방법 Download PDF

Info

Publication number
KR100286334B1
KR100286334B1 KR1019980007882A KR19980007882A KR100286334B1 KR 100286334 B1 KR100286334 B1 KR 100286334B1 KR 1019980007882 A KR1019980007882 A KR 1019980007882A KR 19980007882 A KR19980007882 A KR 19980007882A KR 100286334 B1 KR100286334 B1 KR 100286334B1
Authority
KR
South Korea
Prior art keywords
data
transmission
usb
interface unit
dmac
Prior art date
Application number
KR1019980007882A
Other languages
English (en)
Other versions
KR19990074344A (ko
Inventor
한동철
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980007882A priority Critical patent/KR100286334B1/ko
Publication of KR19990074344A publication Critical patent/KR19990074344A/ko
Application granted granted Critical
Publication of KR100286334B1 publication Critical patent/KR100286334B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 디엠에이씨를 이용한 유에스비 인터페이스장치에 관한 것으로, 종래에는 데이터를 송수신할 때 두 채널의 디엠에이씨가 필요하므로 칩의 크기가 증가될 수 있는 문제점이 있었다. 따라서, 본 발명은 유에스비 스펙에서 정의된 디바이스 디스크립터 내용을 저장하는 롬과; 외부 유에스비호스트로부터 전송되는 시리얼 데이터를 소정바이트 데이터로 변환하거나, 전송할 소정바이트 데이터를 유에스비 프로토콜에 적용되도록 시리얼데이터로 변환하는 유에스비신호처리부와; 상기 유에스비신호처리부로부터 변환된 시리얼데이터를 입력받아 이를 내부 수신피포에 일시 저장하는 수신버퍼와; 상기 수신버퍼와 후술할 전송버퍼의 데이터 저장상태를 체크하여 그에 따라 디엠에이씨리퀘스트신호를 발생하는 디엠에이씨인터페이스부와; 상기 디엠에이씨인터페이스부의 디엠에이씨리퀘스트신호에 따라 데이터 전송 또는 데이터 수신을 제어하는 디엠에이씨와; 데이터 전송시 상기 디엠에이씨와 디엠에이씨인터페이스부를 전송모드로 셋팅하는 프로세서와; 상기 프로세서와 디엠에이씨인터페이스부의 인터페이스를 제공하는 씨피유인터페이스부와; 데이터전송시 상기 디엠에이씨의 소정 제어신호에 의해 임의의 메모리에 저장되어 있는 데이터를 내부 전송피포에 일시 저장하는 전송버퍼로 구성함으로써 고주파수 대역을 가진 시리얼 데이터를 32비트 리스크 프로세서에 인터페이스시킴으로써 시리얼 데이터의 전송속도를 향상시킬수 있는 효과가 있다.

Description

디엠에이씨를 이용한 유에스비 인터페이스장치 및 방법{UNIVERSAL SERIAL BUS INTERFACE APPARATUS AND EMTHOD USING DIRECT MEMORY ACCESS CONTROLLER}
본 발명은 다이렉트 메모리 액세스 콘트롤러(DIRECT MEMORY ACCESS CONTROLLER:이하,디엠에이씨)를 이용한 유니버설 시리얼 버스(UNIVERSAL SERIAL BUS:이하,유에스비) 인터페이스장치 및 방법에 관한 것으로, 특히 시리얼 데이터 전송시 씨피유의 로드를 줄여 데이터의 전송속도를 향상시킬 수 있고, 또한 송수신단에 독립적이 디엠에이씨 채널을 할당하지 않고 하나의 디엠에이씨를 이용하여 구현함으로써 칩의 사이즈를 줄일 수 있도록 한 디엠에이씨를 이용한 유에스비 인터페이스장치 및 방법에 관한 것이다.
일반적으로, 자기 디스크 같은 고속의 저장장치와 메모리 사이의 데이터 전송은 씨피유에 의해 속도가 제한될 수 있다.
따라서, 종래의 시리얼 포트를 이용한 데이터전송시에는 빠른 전송속도를 요구하는 디바이스와의 인터페이스시에 디엠에이씨를 이용하여 구현하였다.
도1은 종래 디엠에이씨를 이용한 인터페이스장치의 구성을 보인 블록도로서, 이에 도시된 바와같이 메모리(10)의 데이터를 입력받아 이를 시리얼인터페이스부(13)를 통해 소정 디바이스(14)로 출력하는 전송디엠에이씨(11)와; 소정 디바이스(14)의 데이터를 상기 시리얼인터페이스부(13)를 통해 입력받아 이를 상기 메모리(10)에 저장하는 수신디엠에이씨(12)로 구성되며, 이와같이 구성된 종래장치의 동작을 설명한다.
먼저, 메모리(10)의 데이터를 소정 디바이스(14)로 전송할 경우 전송디엠에이씨(11)는 소정 데이터를 메모리(10)로부터 입력받아 이를 시리얼인터페이스부(13)를 통해 소정디바이스(14)로 전송하고, 만약 데이터를 수신할 경우에는 소정 디바이스(14)로부터 데이터를 시리얼인터페이스부(13)를 통해 수신디엠에이씨(12)가 입력받아 이를 메모리(10)에 저장한다.
즉, 데이터를 송수신할 경우 시리얼인터페이스부(13)를 위해 두 채널의 전송디엠에이씨(11) 및 수신디엠에이씨(12)가 필요하다.
즉, 상기와 같이 동작하는 종래 장치는 데이터를 송수신할 때 두 채널의 디엠에이씨가 필요하므로 칩의 크기가 증가되는 문제점이 있었다.
따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 시리얼 데이터 전송시 씨피유의 로드를 줄여 데이터의 전송속도를 향상시킬 수 있고, 또한 송수신단에 독립적인 디엠에이씨 채널을 할당하지 않고 하나의 디엠에이씨를 이용하여 구현함으로써 칩의 사이즈를 줄일 수 있도록 한 디엠에이씨를 이용한 유에스비 인터페이스장치 및 방법을 제공함에 그 목적이 있다.
도1은 종래 디엠에이씨를 이용한 유에스비 인터페이스장치의 구성을 보인 블록도.
도2는 본 발명 디엠에이씨를 이용한 유에스비 인터페이스장치의 구성을 보인 블록도.
도3은 본 발명 디엠에이씨를 이용한 유에스비 인터페이스방법에 대한 흐름도.
*****도면의 주요부분에 대한 부호의 설명*****
20:디엠에이씨 21:디엠에이씨인터페이스부
22:전송버퍼 23:롬
24:수신버퍼 25:유에스비신호처리부
26:프로세서 27:씨피유인터페이스부
220:전송피포 240:수신피포
상기와 같은 목적을 달성하기 위한 본 발명은 유에스비 스펙에서 정의된 디바이스 디스크립터 내용을 저장하는 롬과; 외부 유에스비호스트로부터 전송되는 시리얼 데이터를 소정바이트 데이터로 변환하거나, 전송할 소정바이트 데이터를 유에스비 프로토콜에 적용되도록 시리얼데이터로 변환하는 유에스비신호처리부와; 상기 유에스비신호처리부로부터 변환된 시리얼데이터를 입력받아 이를 내부 수신피포에 일시 저장하는 수신버퍼와; 상기 수신버퍼와 후술할 전송버퍼의 데이터 저장상태를 체크하여 그에 따라 디엠에이씨리퀘스트신호를 발생하는 디엠에이씨인터페이스부와; 상기 디엠에이씨인터페이스부의 디엠에이씨리퀘스트신호에 따라 데이터 전송 또는 데이터 수신을 제어하는 디엠에이씨와; 데이터 전송시 상기 디엠에이씨와 디엠에이씨인터페이스부를 전송모드로 셋팅하는 프로세서와; 상기 프로세서와 디엠에이씨인터페이스부의 인터페이스를 제공하는 씨피유인터페이스부와; 데이터전송시 상기 디엠에이씨의 소정 제어신호에 의해 임의의 메모리에 저장되어 있는 데이터를 내부 전송피포에 일시 저장하는 전송버퍼로 구성한 것을 특징으로 한다.
이하, 본 발명 디엠에이씨를 이용한 유에스비 인터페이스장치 및 방법에 대한 작용과 효과를 첨부한 도면을 참조하여 상세히 설명한다.
도2는 본 발명 디엠에이씨를 이용한 유에스비 인터페이스장치의 구성을 보인 블록도로서, 이에 도시한 바와같이
유에스비 스펙에서 정의된 디바이스 디스크립터 내용을 저장하는 롬(23)과; 외부 유에스비호스트(28)로부터 전송되는 시리얼 데이터를 소정 바이트의 데이터로 변환하거나, 전송할 소정 바이트의 데이터를 유에스비 프로토콜에 적용되도록 시리얼데이터로 변환하는 유에스비신호처리부(25)와; 상기 유에스비신호처리부(25)로부터 변환된 시리얼 데이터를 입력받아 이를 내부 수신피포(240)에 일시 저장하는 수신버퍼(24)와; 상기 수신버퍼(24)와 후술할 전송버퍼(22)의 데이터 저장상태를 체크하여 그에 따라 디엠에이씨리퀘스트신호를 발생하는 디엠에이씨인터페이스부(21)와; 상기 디엠에이씨인터페이스부(21)의 디엠에이씨리퀘스트신호에 따라 데이터 전송 또는 데이터 수신을 제어하는 디엠에이씨(20)와; 데이터 전송시 상기 디엠에이씨(20)와 디엠에이씨인터페이스부(21)를 전송모드로 셋팅하는 프로세서(26)와; 상기 프로세서(26)와 디엠에이씨인터페이스부(21)의 인터페이스를 제공하는 씨피유인터페이스부(27)와; 데이터 전송시 상기 디엠에이씨(20)의 소정 제어신호에 의해 임의의 메모리(미도시)에 저장되어 있는 데이터를 내부 전송피포(220)에 일시 저장하는 전송버퍼(22)로 구성한다.
도3은 본 발명 디엠에이씨를 이용한 유에스비 인터페이스 방법에 대한 흐름도로서, 이에 도시한 바와같이 디엠에이씨(20)를 읽기 전용으로 셋팅한 후 수신피포(240)에 저장된 데이터가 풀인가를 판단하는 제1 단계와; 상기 제1 단계의 판단결과 수신피포(240)에 데이터가 완전히 채워지지 않았으면 상기 제1 단계로 궤환하고 수신피포(240)에 데이터가 완전히 채워지면 디엠에이씨인터페이스부(21)는 디엠에이씨리퀘스트신호를 발생하여 그에 따라 상기 수신피포(240)로부터 데이터를 읽어들여 메모리(미도시)에 저장하는 제2 단계와; 상기 제2 단계에서 더 이상의 디엠에이씨리퀘스트신호가 발생하지 않으면 다시 수신피포(240)에 데이터가 풀될 때까지 대기하면서 데이터 전송모드인지를 판단하는 제3 단계와; 상기 제3 단계의 판단결과 데이터 전송모드가 아니면 계속하여 수신피포(240)에 데이터를 저장하고 데이터 전송모드이면 디엠에이씨(20) 및 디엠에이씨인터페이스부(21)를 전송모드로 셋팅하고 전송피포(220)가 비워있는 지를 판단하는 제4 단계와; 상기 제4 단계의 판단결과 전송피포(220)가 비워있지 않으면 계속하여 전송피포(220)가 비워있는지를 판단하고 상기 전송피포(220)가 비워있으면 디엠에이씨리퀘스트신호를 발생한후 디엠에이씨(20)의 제어에 의해 데이터를 상기 전송피포(220)로 전송하여 그 데이터를 유에스비호스트(28)의 인토컨에 의해 상기 유에스비호스트(28)로 전송한후 상기 제1 단계로 궤환하는 제5 단계로 이루어지며, 이와 같은 본 발명의 동작을 설명한다.
먼저, 데이터를 수신할 경우 유에스비신호처리부(25)는 유에스비호스트(28)로부터 시리얼데이터를 입력받아 이를 소정 바이트의 데이터로 변환하고, 수신버퍼(24)는 상기 유에스비신호처리부(25)로부터 소정 바이트의 데이터를 입력받아 이를 내부의 수신피포(240)에 일시 저장한다.
이후, 디엠에이씨인터페이스부(21)는 상기 수신피포(240)에 데이터가 완전히 채워지면 디엠에이씨(20)에 디엠에이씨리퀘스트신호를 인가한다.
이에따라, 상기 디엠에이씨(20)는 수신피포(240)의 데이터를 메모리(미도시)에 전송하도록 제어하는데, 만약 수신피포(240)가 풀인 상태에서 시리얼 데이터가 들어오려고 하면 상기 수신피포(240)는 유에스비 프로토콜에 따라 거절신호를 유에스비호스트(28)로 전송하여 상기 수신피포(240)가 풀임을 알려주게 된다.
만약, 유에스비호스트(28)로 데이터를 전송할 경우, 우선 전송버퍼(22)를 인에이블시키고 디엠에이씨(20)를 전송모드로 전환한다.
이때, 디엠에이씨인터페이스부(21)는 전송버퍼(22) 내에 있는 전송피포(220)의 상태가 비워있는지를 확인한 후 비워 있으면 디엠에이씨리퀘스트신호를 발생하여 이를 상기 디엠에이씨(20)에 인가한다.
이에따라, 상기 디엠에이씨(20)는 상기 디엠에이씨인터페이스부(21)의 디엠에이씨 리퀘스트신호에 의해 메모리(미도시)에 저장되어 있는 데이터를 전송버퍼(22)의 전송피포(220)에 일시 저장한다.
이후, 상기 전송버퍼(22)의 전송피포(220)에 데이터가 완전히 채워지면 유에스비신호처리부(25)가 상기 전송피포(220)에 저장되어 있는 바이트단위의 데이터를 유에스비 프로토콜에 적용되는 시리얼 데이터로 변환하여 외부 유에스비호스트(28)로 전송한다.
즉, 프로세서(26)는 디엠에이씨(20)를 읽기 전용으로 셋팅한후 수신피포(240)에 데이터가 완전히 채워지면 디엠에이씨인터페이스부(21)는 디엠에이씨리퀘스트신호를 발생하여 이를 상기 디엠에이씨(20)에 인가한다.
이에따라, 상기 디엠에이씨(20)는 상기 디엠에이씨인터페이스부(21)의 디엠에이씨 리퀘스트신호에 의해 수신버퍼(24)의 수신피포(240)로부터 데이터를 읽어내어 이를 메모리(미도시)에 저장한다.
그리고, 프로세서(26)는 데이터 전송시 디엠에이씨(20)를 전송모드로 셋팅하여 데이터전송을 준비하고, 이때 상기 디엠에이씨인터페이스부(21)는 전송버퍼(22)의 전송피포(220)가 비워있는지를 확인하여 비워있으면 디엠에이씨리퀘스트신호를 발생한다.
그러면, 상기 디엠에이씨(20)는 데이터를 전송피포(220)에 전송하여 일시 저장하고, 이후 유에스비호스트(28)의 인토컨에 의해 상기 전송피포(220)에 저장된 데이터는 상기 유에스비호스트(28)로 전송된다.
이후, 상기 데이터전송이 완료되면 디엠에이씨(20)는 읽기모드로 초기화된후 상기와 같은 과정을 반복하여 수행한다.
이상에서 상세히 설명한 바와같이 본 발명은 고주파수 대역을 가진 시리얼 데이터를 32비트 리스크 프로세서에 인터페이스시킴으로써 시리얼 데이터의 전송속도를 향상시킬수 있고, 또한 시리얼 데이터를 프로그램이 가능한 디엠에이씨와 인터페이스시킴으로써 보다 효율적으로 데이터를 전송할 수 있는 효과가 있다.

Claims (2)

  1. 유에스비 스펙에서 정의된 디바이스 디스크립터 내용을 저장하는 롬과; 외부 유에스비호스트로부터 전송되는 시리얼 데이터를 소정 바이트의 데이터로 변환하거나, 전송할 소정 바이트의 데이터를 유에스비 프로토콜에 적용되도록 시리얼데이터로 변환하는 유에스비신호처리부와; 상기 유에스비신호처리부로부터 변환된 시리얼데이터를 입력받아 이를 내부 수신피포에 일시 저장하는 수신버퍼와; 상기 수신버퍼와 후술할 전송버퍼의 데이터 저장상태를 체크하여 그에 따라 디엠에이씨리퀘스트신호를 발생하는 디엠에이씨인터페이스부와; 상기 디엠에이씨인터페이스부의 디엠에이씨리퀘스트신호에 따라 데이터 전송 또는 데이터 수신을 제어하는 디엠에이씨와; 데이터 전송시 상기 디엠에이씨와 디엠에이씨인터페이스부를 전송모드로 셋팅하는 프로세서와; 상기 프로세서와 디엠에이씨인터페이스부의 인터페이스를 제공하는 씨피유인터페이스부와; 데이터전송시 상기 디엠에이씨의 소정 제어신호에 의해 임의의 메모리에 저장되어 있는 데이터를 내부 전송피포에 일시 저장하는 전송버퍼로 구성하는 것을 특징으로 하는 디엠에이씨를 이용한 유에스비 인터페이스장치.
  2. 디엠에이씨를 읽기전용으로 셋팅한 후 수신피포에 저장된 데이터가 풀인가를 판단하는 제1 단계와; 상기 제1 단계의 판단결과 수신피포에 데이터가 완전히 채워지지 않았으면 상기 제1 단계로 궤환하고 수신피포에 데이터가 완전히 채워지면 디엠에이씨인터페이스부는 디엠에이씨리퀘스트신호를 발생하여 그에 따라 상기 수신피포로부터 데이터를 읽어들여 메모리에 저장하는 제2 단계와; 상기 제2 단계에서 더 이상의 디엠에이씨리퀘스트신호가 발생하지 않으면 다시 수신피포에 데이터가 완전히 채워질때까지 대기하면서 데이터 전송모드인지를 판단하는 제3 단계와; 상기 제3 단계의 판단결과 데이터 전송모드가 아니면 계속하여 수신피포에 데이터를 저장하고 데이터 전송모드이면 디엠에이씨 및 디엠에이씨인터페이스부를 전송모드로 셋팅하고 전송피포가 비워 있는지를 판단하는 제4 단계와; 상기 제4 단계의 판단결과 전송피포가 비워있지 않으면 계속하여 전송피포가 비워 있는지를 판단하고 전송피포가 비워있으면 디엠에이씨리퀘스트신호를 발생한후 디엠에이씨의 제어에 의해 데이터를 전송피포로 전송하여 그 데이터를 유에스비호스트의 인토컨에 의해 유에스비호스트로 전송한후 상기 제1 단계로 궤환하는 제5 단계로 수행함을 특징으로 하는 디엠에이씨를 이용한 유에스비 인터페이스방법.
KR1019980007882A 1998-03-10 1998-03-10 디엠에이씨를이용한유에스비인터페이스장치및방법 KR100286334B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980007882A KR100286334B1 (ko) 1998-03-10 1998-03-10 디엠에이씨를이용한유에스비인터페이스장치및방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980007882A KR100286334B1 (ko) 1998-03-10 1998-03-10 디엠에이씨를이용한유에스비인터페이스장치및방법

Publications (2)

Publication Number Publication Date
KR19990074344A KR19990074344A (ko) 1999-10-05
KR100286334B1 true KR100286334B1 (ko) 2001-04-16

Family

ID=37514719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980007882A KR100286334B1 (ko) 1998-03-10 1998-03-10 디엠에이씨를이용한유에스비인터페이스장치및방법

Country Status (1)

Country Link
KR (1) KR100286334B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100399302C (zh) * 2006-07-27 2008-07-02 北京飞天诚信科技有限公司 一种提高访问usb接口的信息安全设备速度的方法及装置
KR20230143815A (ko) 2022-04-06 2023-10-13 황이경 높낮이 조절 및 레벨링이 용이한 캐스터

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778112A (ja) * 1993-09-08 1995-03-20 Hitachi Ltd ネットワークシステムおよびネットワークにおける通信方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778112A (ja) * 1993-09-08 1995-03-20 Hitachi Ltd ネットワークシステムおよびネットワークにおける通信方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100399302C (zh) * 2006-07-27 2008-07-02 北京飞天诚信科技有限公司 一种提高访问usb接口的信息安全设备速度的方法及装置
KR20230143815A (ko) 2022-04-06 2023-10-13 황이경 높낮이 조절 및 레벨링이 용이한 캐스터

Also Published As

Publication number Publication date
KR19990074344A (ko) 1999-10-05

Similar Documents

Publication Publication Date Title
US7565467B2 (en) USB hub, USB-compliant apparatus, and communication system
US20090110110A1 (en) Transmission Apparatus, Transmission Method, Communication Apparatus, and Program
KR950703766A (ko) 호스트 지시 조합을 구비하는 장치(a device with host indication combination)
JP2002055936A (ja) Ｕｓｂデバイス機器、ｕｓｂデバイス機器間の通信システムおよび通信方法
KR100944892B1 (ko) 버스 시스템 및 버스 인터페이스
JPH0927814A (ja) 通信制御方法及び電子機器
US11334516B2 (en) USB to synchronous serial interface with external clock signal
EP0772831B1 (en) Bidirectional parallel signal interface
KR100395383B1 (ko) 데이터 전송 장치
KR100419196B1 (ko) 필드버스 인터페이스 보드
KR100286334B1 (ko) 디엠에이씨를이용한유에스비인터페이스장치및방법
US7421527B2 (en) Transmission apparatus and transmission method
JPS63124650A (ja) デジタルトランクインタフェース
US20100216506A1 (en) System and Methods for Supporting Multiple Communications Protocols on a Mobile Phone Device
KR100366049B1 (ko) 직렬통신제어기를 이용한 직접메모리접근장치
CN109918325A (zh) 基于Avalon总线的接口转换桥、接口转换方法及系统
KR100703450B1 (ko) 씨.피.유의 로드를 줄이는 무선 단말기의 범용 입/출력부제어장치 및 방법
KR100404167B1 (ko) 주문형 비디오 시스템의 셋탑박스용 인터페이스 장치
KR20000018716A (ko) 무선 데이터 통신 처리 장치의 속도 적응 처리부와 보드메신저 처리부 사이의 인터페이스 방법
US20210119631A1 (en) Semiconductor device including subsystem interfaces and communications method thereof
US20030236931A1 (en) Data transfer control circuitry including fifo buffers
KR20020084725A (ko) 저속 주변장치와의 데이터 전송을 위한 메모리 컨트롤러
KR970001849B1 (ko) 휴대용 단말기의 적외선 전송장치
KR19990069859A (ko) 유에스비의 피포
KR100297840B1 (ko) 케이블모뎀의호스트인터페이스방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041230

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee