KR100284201B1 - Power fail high speed detection circuit - Google Patents
Power fail high speed detection circuit Download PDFInfo
- Publication number
- KR100284201B1 KR100284201B1 KR1019980048000A KR19980048000A KR100284201B1 KR 100284201 B1 KR100284201 B1 KR 100284201B1 KR 1019980048000 A KR1019980048000 A KR 1019980048000A KR 19980048000 A KR19980048000 A KR 19980048000A KR 100284201 B1 KR100284201 B1 KR 100284201B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- reset
- power failure
- microcomputer
- reset transistor
- Prior art date
Links
Landscapes
- Power Sources (AREA)
- Electronic Switches (AREA)
Abstract
본 발명의 목적은 정전 및 순간정전 보상기능을 가지는 컴퓨터나 VCR과 같이 프로그램 저장기능을 가지는 제품에서 정전상태 또는 전원오프 상태를 신속하게 판단하여 해당 제품의 시스템제어 마이컴에 제공하여 줌으로써 정전보상용 콘덴서에 의한 정전보상 시간을 획기적으로 연장시킬 수 있는 파워페일 고속 탐지회로를 제공하는데 있다.An object of the present invention is to quickly determine the power failure state or power off state in a product having a program storage function, such as a computer or a VCR having a power failure compensation function, and to provide to the system control microcomputer of the power failure compensation capacitor The present invention provides a power fail high-speed detection circuit that can significantly extend the power failure compensation time.
본 발명의 구성은 정전보상콘덴서(15)가 접속되는 마이컴(17)의 Vcc전압 입력단(Vin)에 Vcc전압을 공급하는 제1전압발생부(11)의 출력전압이 리세트트랜지스터(20)의 에미터단에 인가되게 연결하고, 상기 리세트트랜지스터(20)의 에미터와 베이스 사이에는 저항(19)을 연결하고, 상기 리세트트랜지스터의 베이스에는 제3전압발생부(13)의 디스플레이 구동전압이 저항(18)과 제너다이오드(21)를 병렬로 통하여 인가되게 연결하고, 상기 리세트트랜지스터(20)의 콜렉터측 풀다운 저항(22)에 나타나는 출력전압레벨이 상기 마이컴(17)의 리세트단(RESET)에 인가되게 연결한다.According to the configuration of the present invention, the output voltage of the first voltage generator 11 for supplying the Vcc voltage to the Vcc voltage input terminal Vin of the microcomputer 17 to which the electrostatic compensation capacitor 15 is connected is determined by the reset transistor 20. A resistor 19 is connected between the emitter of the reset transistor 20 and the base, and a display driving voltage of the third voltage generator 13 is connected to the base of the reset transistor 20. The resistor 18 and the zener diode 21 are connected in parallel to each other, and the output voltage level appearing at the collector-side pull-down resistor 22 of the reset transistor 20 is set at the reset end of the microcomputer 17. RESET).
Description
본 발명은 정전 및 순간정전 보상기능을 가지는 컴퓨터나 VCR과 같이 프로그램 저장기능을 가지는 제품에서 정전상태 또는 전원오프 상태를 신속하게 판단하여 해당 제품의 시스템제어 마이컴에 제공하여 줌으로써 정전보상용 콘덴서에 의한 정전보상 시간을 획기적으로 연장시킬 수 있는 파워페일 고속 탐지회로에 관한 것이다.The present invention provides a system control microcomputer of a product having a program storage function such as a computer or a VCR having a power failure compensation and a momentary power failure compensation function to provide a system control microcomputer of the product to provide a power failure compensation capacitor. The present invention relates to a power fail high-speed detection circuit that can significantly extend the power failure compensation time.
컴퓨터나 VCR 또는 텔레비전과 같이 자체의 예약 프로그램기능을 가지는 전자제품에는 정전이나 전원 오프시에도 정상적으로 각 제품에 설정된 기능이나 예약 프로그램을 정확히 수행하기 위해 필요한 예약 프로그램 및 데이터를 안전하게 유지하기 위한 정전보상회로가 채택되고 있다.Electronic products that have their own reserved programs, such as computers, VCRs, or televisions, have a power outage compensation circuit to safely maintain the reserved programs and data necessary to correctly perform the functions or reserved programs normally set for each product even in the event of power failure or power off. Is being adopted.
이러한 정전보상회로는 정전 등에 기인하는 파워페일 신호를 신속하게 판단하여 이를 마이컴에 전달하여 줌으로써 조금이라도 빨리 시스템을 대기모드로 전환하여 정전보상 콘덴서에 축적된 전하로 타이머와 예약프로그램 데이터 등을 세이브하도록 하고 있다.The power failure compensation circuit quickly determines a power fail signal due to a power failure and delivers it to the microcomputer so that the system can be put into standby mode as soon as possible to save timer and reservation program data using the charge accumulated in the power failure compensation capacitor. Doing.
도 1은 종래의 파워페일 탐지회로의 회로도이다. 여기에서 참고되는 바와 같이, 파워트랜스(10)에 의해 다운된 저전압의 교류전압성분은 제1,2,3전압발생부(11,12,13)에 의해 해당제품의 구동에 필요한 직류전압으로 변환 출력된다.1 is a circuit diagram of a conventional power fail detection circuit. As referred to herein, the AC voltage component of the low voltage down by the power transformer 10 is converted by the first, second, third voltage generators 11, 12, 13 into DC voltage required for driving the product. Is output.
실제로 VCR의 경우에, 정류용 다이오드와 평활용 콘덴서와 정전압IC(14)로 구성된 제1전압 발생부(11)는 5V의 Vcc전압을 출력하고, 정류용 다이오드와 평활용 콘덴서로 구성된 제2전압발생부(12)는 모터구동을 위한 12V의 B+전압을 출력하고, 또다른 정류용 다이오드와 평활용 콘덴서로 구성된 제3전압발생부(13)는 디스플레이 구동을 위한 -28V의 전압을 출력한다.In the case of a VCR, in practice, the first voltage generator 11 composed of the rectifying diode, the smoothing capacitor, and the constant voltage IC 14 outputs a Vcc voltage of 5 V, and the second voltage composed of the rectifying diode and the smoothing capacitor. The generation unit 12 outputs a B + voltage of 12V for driving the motor, and the third voltage generation unit 13 including another rectifying diode and a smoothing capacitor outputs a voltage of -28V for driving the display. .
정전보상회로는 상기 제1전압발생부(11)의 Vcc전압을 이용하게 되는데, 이 Vcc 전압이 인가되는 마이컴(17)의 Vcc전압입력단(Vin)에는 정전보상콘덴서(15)가 설치되고 또한 상기 Vcc전압은 리세트IC(16)를 통하여 상기 마이컴의 리세트단자(RESET)에 파워페일시 이를 감지하여 리세트신호를 제공하게 된다.The blackout compensation circuit uses the Vcc voltage of the first voltage generator 11, and the blackout compensation capacitor 15 is installed at the Vcc voltage input terminal Vin of the microcomputer 17 to which the Vcc voltage is applied. The Vcc voltage detects a power failure in the reset terminal RESET of the microcomputer through the reset IC 16 and provides a reset signal.
상기 리세트IC(16)가 파워페일로 감지하는 방법은 Vcc전압이 예를 들어 4.3V의 전압값으로 정해질 수 있는 쓰레쉬홀드 전압레벨 미만으로 떨어지는 시점을 판단하여 정전 예고신호인 리세트신호를 마이컴(17)에 출력하도록 하고 있다. 이에 따라 마이컴이 정전을 예지하고 제품의 예약 프로그램 및 타이머 등의 필수 요소를 제외한 나머지 전력소요 부분에 공급되는 전압을 차단하게 된다.The reset IC 16 detects the power failure by determining a time point at which the Vcc voltage falls below the threshold voltage level, which may be set to, for example, a voltage value of 4.3 V. Is output to the microcomputer 17. As a result, the microcomputer anticipates power failure and cuts off the voltage supplied to the remaining power consumption except for essential components such as a reservation program and a timer of the product.
그런데 상기와 같은 종래의 파워페일 탐지회로에서는 도 2에서 참고되는 바와 같이, 실제 파워페일 발생시점(T1)으로부터 마이컴(17)에 리세트IC(16)로부터의 리세트신호가 인가되기까지는 적지 않은 시간이 소요된다. 이는 리세트IC의 일측이 그라운드되어 있어 신속한 응답속도를 얻을 수가 없기 때문이다.However, in the conventional power fail detection circuit as described above, as shown in FIG. 2, the reset signal from the reset IC 16 is not applied to the microcomputer 17 from the actual power fail generation time T1. It takes time. This is because one side of the reset IC is grounded, so a quick response speed cannot be obtained.
이와 같이 파워페일 시점으로부터 리세트신호의 발생지연은 정전보상 콘덴서에 축적된 전하가 빠르게 방전하게 되므로 실제로 정전보상에 필요한 전하량이 적어지게 된다. 이를 커버하기 위해서는 정전보상 콘덴서를 고가의 대용량 콘덴서로 설계하여야 하기 때문에 원가증가 및 사이즈 증가를 가져오게 된다.As described above, the generation delay of the reset signal from the time of power failure causes the charge accumulated in the electrostatic compensation capacitor to be discharged quickly, so that the amount of charge required for the electrostatic compensation becomes smaller. In order to cover this, an electrostatic compensation capacitor should be designed as an expensive large capacity capacitor, resulting in an increase in cost and an increase in size.
상기 마이컴(17)의 Vcc단자에 접속되어 있는 정전보상 콘덴서(15)가 전 시스템의 전압원이 된다고 할 때 정전보상모드에서는 수십㎂ 내지 수백㎂ 정도의 전류를 필요로하게 되는 반면에 일반동작모드에서는 수백㎃의 전류를 필요로하게 된다.When the electrostatic compensating capacitor 15 connected to the Vcc terminal of the microcomputer 17 becomes a voltage source of the whole system, in the electrostatic compensating mode, a current of about tens of microvolts or several hundreds of microvolts is required. It requires hundreds of mA of current.
따라서 파워페일에 따른 마이컴의 데이터 세이빙을 위한 리세트신호가 얼마만큼 신속하게 발생되는가는 결국 정전보상용 콘덴서의 용량의 설계에 절대적으로 영향하게 된다.Therefore, how quickly the reset signal for the data saving of the microcomputer due to the power failure is generated ultimately affects the capacity design of the capacitance compensation capacitor.
본 발명의 목적은 정전 및 순간정전 보상기능을 가지는 컴퓨터나 VCR과 같이 프로그램 저장기능을 가지는 제품에서 정전상태 또는 전원오프 상태를 신속하게 판단하여 필수 데이터의 세이빙을 위한 리세트신호를 해당 제품의 시스템제어 마이컴에 제공하여 줌으로써 정전보상용 콘덴서에 의한 정전보상 시간을 획기적으로 증가시킬 수 있는 파워페일 고속 탐지회로를 제공하는데 있다.An object of the present invention is to quickly determine the power failure state or power-off state in a computer having a program storage function, such as a computer or a VCR compensation function of power failure and instantaneous power failure to reset the signal for saving the necessary data system of the product. Provided to the control microcomputer to provide a power fail high-speed detection circuit that can significantly increase the power failure compensation time by the power failure compensation capacitor.
도 1은 종래의 파워페일 탐지회로의 구성도이다.1 is a block diagram of a conventional power fail detection circuit.
도 2는 종래의 파워페일 탐지회로의 동작특성도이다.2 is an operation characteristic diagram of a conventional power fail detection circuit.
도 3은 본 발명의 파워페일 고속 탐지회로의 구성도이다.3 is a block diagram of a power fail fast detection circuit of the present invention.
도 4는 본 발명의 파워페일 고속 탐지회로의 동작특성도이다.4 is an operation characteristic diagram of the power fail fast detection circuit of the present invention.
※도면의 주요부분에 대한 부호의 설명※※ Explanation of symbols about main part of drawing ※
10 : 파워트랜스 11 : 제1전압(Vcc전압)발생부10: power transformer 11: the first voltage (Vcc voltage) generating unit
13 : 제3전압(디스플레이전압)발생부13: third voltage (display voltage) generator
14 : 정전압IC 15 : 정전보상콘덴서14: constant voltage IC 15: power failure compensation capacitor
16 : 리세트IC 17 : 마이컴16: reset IC 17: microcomputer
18,19 : 분압저항 20 : 리세트트랜지스터18,19: voltage divider 20: reset transistor
21 : 제너다이오드 22 : 풀다운저항21: Zener Diode 22: Pulldown Resistance
23 : 노이즈콘덴서23: noise capacitor
상기와 같은 목적을 달성하기 위해 본 발명은 정전보상콘덴서가 접속되는 마이컴의 Vcc전압 입력단에 Vcc전압을 공급하는 제1전압발생부의 출력전압이 리세트트랜지스터의 에미터단에 인가되게 연결하고, 상기 리세트트랜지스터의 에미터와 베이스 사이에는 저항을 연결하고, 상기 리세트트랜지스터의 베이스에는 제3전압발생부의 디스플레이 구동전압이 저항과 제너다이오드를 병렬로 통하여 인가되게 연결하고, 상기 리세트트랜지스터의 콜렉터측 풀다운 저항에 나타나는 출력전압레벨이 상기 마이컴의 리세트단에 인가되게 연결하여 구성하는 것을 특징으로 한다.In order to achieve the above object, the present invention connects the output voltage of the first voltage generator for supplying the Vcc voltage to the Vcc voltage input terminal of the microcomputer to which the electrostatic compensation capacitor is connected to the emitter terminal of the reset transistor. A resistor is connected between the emitter and the base of the set transistor, and the display driving voltage of the third voltage generator is connected to the base of the reset transistor so that the resistor and the zener diode are applied in parallel, and the collector side of the reset transistor is connected. And the output voltage level appearing at the pull-down resistor is applied to the reset terminal of the microcomputer.
첨부한 도면을 참고로 하여 본 발명을 설명하면 다음과 같다.Hereinafter, the present invention will be described with reference to the accompanying drawings.
도 3은 본 발명 회로의 구체적인 예를 VCR회로에 적용한 회로구성도이다. 여기에서 파워트랜스(10)에 의해 전압다운된 AC전압은 각각의 제1,2,3전압발생부(11,12,13)에서 정류되어 출력되게 구성한다. 특히 제3전압발생부(13)는 디스플레이 주동을 위한 -전압으로 발생되게 구성한다.3 is a circuit configuration diagram in which a specific example of the circuit of the present invention is applied to a VCR circuit. Herein, the AC voltage down by the power transformer 10 is configured to be rectified and output from each of the first, second and third voltage generators 11, 12 and 13. In particular, the third voltage generator 13 is configured to be generated as a negative voltage for driving the display.
상기 제1전압발생부(11)의 Vcc 전압출력은 정전보상콘덴서(15)가 접속되는 마이컴(17)의 Vcc전압 입력단(Vin)에 인가되게 연결하여 구성힌다.The Vcc voltage output of the first voltage generator 11 is configured to be connected to the Vcc voltage input terminal Vin of the microcomputer 17 to which the electrostatic compensation capacitor 15 is connected.
Vcc전압을 발생하는 상기 제1전압발생부(11)의 출력전압은 리세트트랜지스터(20)의 에미터단에 인가되게 연결하고, 상기 리세트트랜지스터(20)의 에미터와 베이스 사이에는 저항(19)을 연결하고, 상기 리세트트랜지스터의 베이스에는 제3전압발생부(13)의 디스플레이 구동전압이 저항(18)과 제너다이오드(21)를 병렬로 통하여 인가되게 연결한다.The output voltage of the first voltage generator 11 generating the Vcc voltage is connected to the emitter terminal of the reset transistor 20, and a resistor 19 is formed between the emitter and the base of the reset transistor 20. The display driving voltage of the third voltage generator 13 is connected to the base of the reset transistor so that the resistor 18 and the zener diode 21 are applied in parallel.
상기 리세트트랜지스터(20)의 콜렉터측 풀다운 저항(22)에 나타나는 출력전압레벨은 상기 마이컴(17)의 리세트단(RESET)에 인가되게 연결한다.The output voltage level appearing at the collector-side pull-down resistor 22 of the reset transistor 20 is connected to the reset terminal RESET of the microcomputer 17.
상기 풀다운저항(22)양단에는 노이즈 흡수용 노이즈콘덴서(23)를 접속할 수 있다.Noise absorbing noise capacitors 23 may be connected to both ends of the pull-down resistor 22.
이와 같이 구성된 본 발명의 동작과정을 설명하면 다음과 같다.Referring to the operation of the present invention configured as described above are as follows.
도 3의 본 발명회로에서, 정상상태에서는 제1전압발생부(11)의 +5V전압출력과 제3전압발생부(13)의 -28V 사이에 직렬로 접속된 저항(18,19)에 의한 분압전압 값이 리세트트랜지스터(20)의 베이스에 걸리게 되고 상기 리세트트랜지스터(20)의 에미터측에는 +5V의 Vcc전압이 걸리게 되므로 상기 트랜지스터는 온되어 그의 콜렉터 출력단에 접속된 풀다운저항(22)에서는 Vcc 전압레벨인 하이레벨 전압신호가 얻어진다.In the circuit of the present invention of FIG. 3, in the steady state, the resistors 18 and 19 are connected in series between the + 5V voltage output of the first voltage generator 11 and -28V of the third voltage generator 13. Since the divided voltage value is applied to the base of the reset transistor 20 and the emitter side of the reset transistor 20 is subjected to a Vcc voltage of +5 V, the transistor is turned on and the pull-down resistor 22 connected to the collector output terminal thereof. In this case, a high level voltage signal of Vcc voltage level is obtained.
상기 풀다운저항(22)에 나타난 하이레벨 신호는 노이즈 흡수용 콘덴서(23)를 통하여 마이컴(17)의 리세트단자(RESET)에 인가된다. 이 마이컴(17)은 대부분의 IC칩에서 적용하고 있는 것처럼 로우 액티브 모드로 설계되고 있어, 상기 리세트단자(RESET)에 인가되는 입력신호가 로우레벨로 될 때 리세트신호 입력으로 판단하게 된다.The high level signal indicated by the pull-down resistor 22 is applied to the reset terminal RESET of the microcomputer 17 through the noise absorbing capacitor 23. This microcomputer 17 is designed in a low active mode as is applied in most IC chips, and when the input signal applied to the reset terminal RESET becomes low level, it is judged as a reset signal input.
상기와 같은 정상상태에서 정전사고 또는 파워오프에 따라 각 전압발생부(11,12,13)에서 각각의 직류전압출력이 나타나지 않게 되면, 최대한 신속하게 그 파워페일 상태를 마이컴에 리세트신호로 알려서 그 즉시부터 마이컴(17)이 정전보상콘덴서(15)에 축적된 전하를 이용하여 당해 시스템 또는 당해 제품의 정전보상 모드를 수행시킬 필요가 있다.When the DC voltage output of each voltage generator 11, 12, 13 does not appear in the normal state according to the power failure or power off, the power fail state is notified to the microcomputer as a reset signal as soon as possible. Immediately after that, it is necessary for the microcomputer 17 to perform the electrostatic compensation mode of the system or the product by using the charge accumulated in the electrostatic compensation capacitor 15.
파워페일 신호의 신속한 처리여부는 같은 콘덴서의 용량 하에서 정전보상모드 유지시간의 길이를 좌우하는데 결정적인 역할을 하게 됨은 앞에서 설명한 바와 같다.The rapid processing of the power fail signal plays a decisive role in determining the length of the blackout compensation mode holding time under the same capacitor capacity as described above.
도 3의 회로에서 파워페일이 일어나면 디스플레이구동용 전압인 제3전압발생부(13)의 -28V의 출력전압이 0V를 향하여 급격히 상승하게 되는데, 이와 같은 제3전압발생부(13)출력전압의 급격한 상승은 그대로 제너다이오드(21)를 통하여 리세트트랜지스터(20)의 베이스에 인가된다. 이에 따라서 리세트 트랜지스터(20)는 턴 오프되므로 그의 콜렉터단에서는 그라운드레벨이 나타나게 되어 마이컴(17)의 리세트단자(RESET)에 로우레벨이 인가된다.When a power fail occurs in the circuit of FIG. 3, the output voltage of -28 V of the third voltage generator 13, which is the display driving voltage, rises rapidly toward 0 V. The output voltage of the third voltage generator 13 The rapid rise is applied to the base of the reset transistor 20 through the zener diode 21 as it is. Accordingly, since the reset transistor 20 is turned off, the ground level appears at the collector terminal thereof, and a low level is applied to the reset terminal RESET of the microcomputer 17.
본 발명에서, 파워페일 발생(T1)후 실제로 시스템을 정전보상모드로 전환시키도록 마이컴의 리세트단자에 입력되게 리세트신호는 도 4에서 참고되는 바와 같이 실질적으로 거의 같은 시점(T3)에서 일어나게 된다.In the present invention, the reset signal is input to the reset terminal of the microcomputer to actually switch the system to the power failure compensation mode after the power fail generation T1 so that the reset signal occurs at substantially the same time point T3 as referred to in FIG. do.
따라서 파워페일이 발생한 시점(T1)부터 마이컴으로의 리세트신호 입력에 따른 정전보상모드로의 전환이 상기 시점으로부터 매우 짧은 기간인 시점(T3)에서 순식간에 일어나게 되므로 정전보상 콘덴서(15)에 축적된 용량의 상당부분이 일반동작모드에서 불필요하게 소모되어 정전보상시간이 단축되는 현상을 방지할 수 있게 된다.Therefore, since the switching to the power failure compensation mode according to the reset signal input to the microcomputer from the time point T1 occurs, it occurs in a very short period of time (T3) from the time point is accumulated in the power failure compensation capacitor 15 A large part of the used capacity is unnecessarily consumed in the normal operation mode, thereby preventing the power failure compensation time from being shortened.
이상에서 설명한 바와 같은 본 발명은 컴퓨터나 브이시알과 같이 예약 데이터가 프로그램되어 있는 제품에서 파워오프나 순간정전에 의해 파워페일이 일어나게 되는 경우 시간지연 없이 파워페일 발생과 동시에 정전보상 콘덴서를 가지고 있는 마이컴에 리세트 신호를 제공하여 즉시 정전보상 모드로 전환되게 함으로써 저은 용량의 정전보상용 콘덴서에 의해서도 정전보상 시간을 충분히 확보할 수 있게되는 특유의 효과가 나타나게 된다.As described above, the present invention provides a microcomputer having a power failure compensation and a power failure compensation capacitor without time delay when a power failure occurs due to a power off or a momentary power failure in a product in which reservation data is programmed, such as a computer or VSI. By providing the reset signal and immediately switching to the power failure compensation mode, a unique effect of ensuring sufficient power failure compensation time can be obtained even by the low capacitance capacitor.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980048000A KR100284201B1 (en) | 1998-11-10 | 1998-11-10 | Power fail high speed detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980048000A KR100284201B1 (en) | 1998-11-10 | 1998-11-10 | Power fail high speed detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000031777A KR20000031777A (en) | 2000-06-05 |
| KR100284201B1 true KR100284201B1 (en) | 2001-03-02 |
Family
ID=19557705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980048000A KR100284201B1 (en) | 1998-11-10 | 1998-11-10 | Power fail high speed detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100284201B1 (en) |
-
1998
- 1998-11-10 KR KR1019980048000A patent/KR100284201B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000031777A (en) | 2000-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2528393B2 (en) | Equipment for maintaining power during momentary commercial power outages | |
| KR910009431B1 (en) | Shutdown circuit for a switching regulator in a remote controlled television receiver | |
| US5550729A (en) | Power sequencing control | |
| KR900002598B1 (en) | Power on-off control circuit | |
| EP0505951B1 (en) | Microcomputer power failure control circuit | |
| KR100284201B1 (en) | Power fail high speed detection circuit | |
| US4845467A (en) | Keyboard having microcomputerized encoder | |
| KR19990072223A (en) | Reset Circuit Ensures Proper Reset on Dropping Supplies | |
| JPH0345795B2 (en) | ||
| JP2857442B2 (en) | Power supply low voltage detector | |
| KR880000768Y1 (en) | Power circuit | |
| KR0110775Y1 (en) | Ac power source under voltage detecting circuit | |
| CN219872321U (en) | Reset control circuit and electronic equipment | |
| KR860000174Y1 (en) | Power supply circuit for micro computer | |
| JPH0211197A (en) | Operation controller for washing machine | |
| KR0178240B1 (en) | Power failure compensation circuit | |
| KR930005935Y1 (en) | Power fail senser circuit | |
| KR900006786Y1 (en) | Error protecting circuits for micro computer | |
| KR910004408Y1 (en) | Main power detecting and control circuit on tv receiver | |
| KR950003220Y1 (en) | Power source protecting circuit when power fairure | |
| KR0159022B1 (en) | Detecting circuit | |
| KR860002473Y1 (en) | Reset circuit for initial setup | |
| JPH072010B2 (en) | Power supply circuit | |
| JPH02189613A (en) | Microcomputer power on reset circuit | |
| KR940005920Y1 (en) | Stabilization circuit of high voltage generating |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081201 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |