JPH072010B2 - Power supply circuit - Google Patents

Power supply circuit

Info

Publication number
JPH072010B2
JPH072010B2 JP6958990A JP6958990A JPH072010B2 JP H072010 B2 JPH072010 B2 JP H072010B2 JP 6958990 A JP6958990 A JP 6958990A JP 6958990 A JP6958990 A JP 6958990A JP H072010 B2 JPH072010 B2 JP H072010B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
switching regulator
power supply
regulator control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6958990A
Other languages
Japanese (ja)
Other versions
JPH03273864A (en
Inventor
久浩 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku Ricoh Co Ltd
Original Assignee
Tohoku Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku Ricoh Co Ltd filed Critical Tohoku Ricoh Co Ltd
Priority to JP6958990A priority Critical patent/JPH072010B2/en
Publication of JPH03273864A publication Critical patent/JPH03273864A/en
Publication of JPH072010B2 publication Critical patent/JPH072010B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Voltage And Current In General (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、OA機器などに用いて好適な電源回路に係り、
特に、複数の電源電圧を発生するようにしたスイツチン
グレギユレータ方式による電源回路に関する。
Description: TECHNICAL FIELD The present invention relates to a power supply circuit suitable for use in OA equipment and the like,
In particular, the present invention relates to a switching regulator type power supply circuit that generates a plurality of power supply voltages.

[従来の技術] 電源電圧の安定化を図るためには、電源回路としてスイ
ツチングレギユレータ方式によるものが知られている。
これは、トランスの一次巻線の電流をスイツチ手段によ
つてオン,オフし、二次巻線にこのスイツチ手段を駆動
するスイツチングパルスのパルス幅に応じた大きさの電
圧を誘起させ、この誘起電圧を整流・平滑して直流電源
電圧を得るようにしたものである。
[Prior Art] In order to stabilize the power supply voltage, a power supply circuit based on a switching regulator system is known.
This is because the current in the primary winding of the transformer is turned on and off by the switching means, and a voltage having a magnitude corresponding to the pulse width of the switching pulse for driving this switching means is induced in the secondary winding. The induced voltage is rectified and smoothed to obtain a DC power supply voltage.

ところで、かかる電源回路においては、使用機器の大型
化、大規模化によつて電源電圧の供給を必要とする装置
の増加などにより、多出力化、高出力化、高精度化が図
られてきているが、出力負荷変動などに対する仕様が厳
しい機器に用いられるこの種の電源回路に対しては、各
出力毎に制御系を設ける必要がある。出力を安定化する
ための制御方法としては、従来、三端子レギユレータや
チヨツパーを用いる方法などが知られているが、負荷が
大きいときには、電力損失が大きくなるという問題があ
つた。
By the way, in such a power supply circuit, due to the increase in the number of devices that require the supply of a power supply voltage due to the increase in the size of the equipment used and the increase in the scale, the increase in output, the increase in output, and the increase in accuracy have been achieved. However, for this type of power supply circuit used in equipment with strict specifications for output load fluctuations, it is necessary to provide a control system for each output. As a control method for stabilizing the output, a method using a three-terminal regu- lator or a tipper has been conventionally known, but there is a problem that the power loss increases when the load is large.

これに対し、各出力を別々のスイツチングレギユレータ
を用いて発生させるマスタースレーブ方式といわれる電
源回路が知られており、各トランスの一次巻線に流れる
電流をオン,オフするスイツチング周波数を同期させて
いる。
On the other hand, a power supply circuit called a master-slave system is known in which each output is generated using a separate switching regulator, and the switching frequency that turns on and off the current flowing in the primary winding of each transformer is synchronized. I am letting you.

第4図はかかる従来の電源回路の一例を示す構成図であ
る。
FIG. 4 is a block diagram showing an example of such a conventional power supply circuit.

同図において、入力端子1,2間(但し、入力端子2側は
接地線に接続されている)に直流電圧V0が印加される
と、抵抗3,4による入力直流電圧V0の分圧電圧によつて
コンデンサ5で充電が開始される。このコンデンサ5の
充電電圧は電源電圧VccとしてIC(集積回路)化された
スイツチングレギユレータ制御回路6a,6bに印加され
る。コンデンサ5の充電が進み、電源電圧Vccが所定の
値以上となると、スイツチングレギユレータ制御回路6
a,6bは作動開始してスイツチングパルスを出力する。ス
イツチングレギユレータ制御回路6aからのスイツチング
パルスはFET9aのゲートに供給される。また、このFET9a
のドレインにはトランス12aの一次巻線13aを介して入力
端子1,2から入力直流電圧V0が印加されており、FET9aの
ソースは、スイツチングレギユレータ制御回路6aの接地
端子GNDとともに、入力端子2に接続されている。スイ
ツチングレギユレータ制御回路6bからのスイツチングパ
ルスはFET9bのゲートに供給される。このFET9bのドレイ
ンにはトランス12bの一次巻線13bを介して入力端子1か
ら入力直流電圧V0が印加され、FET9bのソースは、スイ
ツチングレギユレータ制御回路6bの接地端子GNDととも
に、入力端子2に接続されている FET9aはスイツチングレギユレータ制御回路6aからのス
イツチングパルスによつてオン、オフする。トランス12
aの一次巻線13aには、FET9aがオンのとき、電流が流
れ、FET9aがオフのとき、電流が流れない。この一次巻
線13aに電流が流れると、トランス12aでエネルギーが蓄
積され、FET9aによつて一次巻線13aで電流が遮断される
と、蓄積されたエネルギーによつて一次巻線13aからリ
セツト回路15aに電流が流れ、これによつてトランス12a
のリセツトがなされる。次に、FET9aがオンして一次巻
線13aに電流が流れると、トランス12aにエネルギーが蓄
積される。二次巻縁14aの誘起電圧は整流・平滑回路19a
で整流・平滑され、コンデンサ20aでリツプル電圧が抑
圧されて出力端子22a,23aから電圧V1として出力され
る。
In the figure, when the DC voltage V 0 is applied between the input terminals 1 and 2 (however, the input terminal 2 side is connected to the ground line), the input DC voltage V 0 is divided by the resistors 3 and 4. The voltage starts charging the capacitor 5. The charging voltage of the capacitor 5 is applied as a power supply voltage Vcc to the switching regulator control circuits 6a and 6b formed into an IC (integrated circuit). When the charging of the capacitor 5 progresses and the power supply voltage V cc exceeds a predetermined value, the switching regulator control circuit 6
The a and 6b start operating and output a switching pulse. The switching pulse from the switching regulator control circuit 6a is supplied to the gate of the FET 9a. Also, this FET9a
The input DC voltage V 0 is applied to the drain of the input terminals 1 and 2 via the primary winding 13a of the transformer 12a, and the source of the FET 9a is the ground terminal GND of the switching regulator control circuit 6a. It is connected to the input terminal 2. The switching pulse from the switching regulator control circuit 6b is supplied to the gate of the FET 9b. The input DC voltage V 0 is applied to the drain of the FET 9b from the input terminal 1 through the primary winding 13b of the transformer 12b, and the source of the FET 9b is connected to the input terminal together with the ground terminal GND of the switching regulator control circuit 6b. The FET 9a connected to 2 is turned on / off by the switching pulse from the switching regulator control circuit 6a. Transformer 12
A current flows through the primary winding 13a of the a when the FET 9a is on, and no current flows when the FET 9a is off. When a current flows through the primary winding 13a, energy is stored in the transformer 12a, and when the current is cut off by the FET 9a in the primary winding 13a, the stored energy causes the reset circuit 15a to be reset from the primary winding 13a. Current flows to the transformer 12a.
Is reset. Next, when the FET 9a is turned on and a current flows through the primary winding 13a, energy is stored in the transformer 12a. The induced voltage on the secondary winding edge 14a is the rectifying / smoothing circuit 19a.
The capacitor 20a suppresses the ripple voltage, and the output terminals 22a and 23a output the voltage V 1 .

トランス12bにおいても同様であり、FET9bがオン、オフ
することにより、二次巻線14bに蓄積されたエネルギー
量に応じた振幅の電圧が誘起され、整流・平滑回路19b
で整流・平滑された後、コンデンサ20bでリツプル電圧
が抑圧されて出力端子22b,23bから電圧V2として出力さ
れる。
Similarly in the transformer 12b, when the FET 9b is turned on and off, a voltage having an amplitude corresponding to the amount of energy accumulated in the secondary winding 14b is induced, and the rectification / smoothing circuit 19b is generated.
After being rectified and smoothed by, the ripple voltage is suppressed by the capacitor 20b and output as the voltage V 2 from the output terminals 22b and 23b.

トランス12aに蓄積されるエネルギー量はスイツチング
レギユレータ制御回路6aから出力されるスイツチングパ
ルスのパルス幅に応じたものであり、したがつて、出力
端子22a,23a間に得られる出力電圧V1の値はこのスイツ
チングパルスのパルス幅に応じたものである。同様にし
て、出力端子22b,23b間に得られる出力電圧V2の値もス
イツチングレギユレータ制御回路6bから出力されるスイ
ツチングパルスのパルス幅に応じたものである。
The amount of energy stored in the transformer 12a depends on the pulse width of the switching pulse output from the switching regulator control circuit 6a, and thus the output voltage V obtained between the output terminals 22a and 23a. The value of 1 corresponds to the pulse width of this switching pulse. Similarly, the value of the output voltage V 2 obtained between the output terminals 22b and 23b also corresponds to the pulse width of the switching pulse output from the switching regulator control circuit 6b.

なお、スイツチングレギユレータ制御回路6a,6bの端子
Fには同一の制御電圧が設定されており、これにより、
これから出力されるスイツチングパルスの周波数は同期
している。
The same control voltage is set to the terminals F of the switching regulator control circuits 6a and 6b.
The frequencies of the switching pulses output from now on are synchronized.

トランス12aの補助巻線16にも、上記と同様にして、電
圧が誘起される。この電圧は整流・平滑回路17で整流・
平滑され、コンデンサ5でさらに充電させる。これによ
り、スイツチングパルス発生回路6a,6bは、その電源電
圧がさらに高まることにより、安定な作動状態となる。
A voltage is induced in the auxiliary winding 16 of the transformer 12a in the same manner as above. This voltage is rectified by the rectifying / smoothing circuit 17.
It is smoothed and further charged by the capacitor 5. As a result, the switching pulse generating circuits 6a and 6b are brought into a stable operating state by further increasing the power supply voltage.

なお、リセツト回路15a,15bは、夫々トランス12a,12bが
飽和しないようにリセツトするものであるが、また、FE
T9a,9bがオンするときに生ずるスパイクノイズを吸収す
る。
The reset circuits 15a and 15b perform reset so that the transformers 12a and 12b are not saturated, respectively.
Absorbs spike noise generated when T9a and 9b are turned on.

[発明が解決しようとする課題] ところで、上記従来技術において、次のような問題があ
る。
[Problems to be Solved by the Invention] By the way, the above-mentioned prior art has the following problems.

まず、第1に、2つのスイツチングレギユレータ制御回
路6a,6bは、同じコンデンサ5の充電電圧が電源電圧Vcc
として印加されるため、入力直流電圧V0が印加される起
動時においては、これらスイツチングレギユレータ制御
回路6a,6bを起動するための抵抗3,4やコンデンサ5から
なる起動回路に大きな負担がかかり、大きな電流iを流
さなければならない。
First, in the two switching regulator control circuits 6a and 6b, the charging voltage of the same capacitor 5 is the power supply voltage V cc.
Therefore, at the time of starting when the input DC voltage V 0 is applied, a large load is placed on the starting circuit including the resistors 3 and 4 and the capacitor 5 for starting the switching regulator control circuits 6a and 6b. Therefore, a large current i must be applied.

第2に、起動時においては、出力端子22a,23a接続され
た負荷と出力端子22b,23bに接続された負荷とに同時に
電源電圧が印加されるから、入力突入電流が過大とな
り、装置に及ぼす影響が大となる上、メインのトランジ
スタや他の半導体素子などの負担も大きくなるし、ま
た、これら素子の寿命も短かくなる。
Secondly, at startup, the power supply voltage is applied simultaneously to the load connected to the output terminals 22a and 23a and the load connected to the output terminals 22b and 23b, so that the input inrush current becomes excessive and affects the device. In addition to the large influence, the burden on the main transistor and other semiconductor elements also becomes heavy, and the life of these elements becomes short.

第3に、第4図に図示していないが、スイツチングレギ
ユレータ制御回路6a,6bには過電流保護回路が設けられ
ており、トランス12aの一次巻線13aやトランス12aの一
次巻線13bに過大電流が流れると、これらスイツチング
レギユレータ制御回路6a,6bが作動停止する。これら過
電流保護回路は、スイツチングレギユレータ制御回路6
a,6bの電源電圧Vccが低下すると、保護機能が解除し
(すなわち、復帰し)、スイツチングレギユレータ制御
回路6a,6bは作動可能状態となる。
Thirdly, although not shown in FIG. 4, the switching regulator control circuits 6a and 6b are provided with an overcurrent protection circuit, and the primary winding 13a of the transformer 12a and the primary winding of the transformer 12a are provided. When an excessive current flows through 13b, these switching regulator control circuits 6a, 6b stop operating. These overcurrent protection circuits consist of a switching regulator control circuit 6
When the power supply voltage V cc of a and 6b decreases, the protection function is released (that is, restored), and the switching regulator control circuits 6a and 6b become operable.

そこで、いま、スイツチングレギユレータ制御回路6a
が、その過電流保護回路の作動により、作動停止してス
イツチングパルスを出力しなくなると、補助巻線16から
電圧が誘起されなくなる。このために、コンデンサ5は
スイツチングレギユレータ6bの方に放電し、コンデンサ
5の充電電圧が低下してスイツチングレギユレータ6bも
オフしてしまう。一方、コンデンサ5の充電電圧が低下
すると、スイツチングレギユレータ6aの過電流保護回路
が復帰し、電流iによるコンデンサ5の再充電とともに
スイツチングレギユレータ6a,6bが作動開始する。しか
し、再びスイツチングレギユレータ制御回路6aの過電流
保護回路が作動し、同じ動作を繰り返す。
Therefore, now, the switching regulator control circuit 6a
However, when the operation is stopped and the switching pulse is not output due to the operation of the overcurrent protection circuit, the voltage is not induced from the auxiliary winding 16. Therefore, the capacitor 5 is discharged toward the switching regulator 6b, the charging voltage of the capacitor 5 drops, and the switching regulator 6b also turns off. On the other hand, when the charging voltage of the capacitor 5 is lowered, the overcurrent protection circuit of the switching regulator 6a is restored, and the switching regulators 6a and 6b are activated as the capacitor 5 is recharged by the current i. However, the overcurrent protection circuit of the switching regulator control circuit 6a operates again, and the same operation is repeated.

これにより、スイツチングレギユレータ制御回路6a,6b
は作動、作動停止を繰り返すことになり、出力端子22a,
23aに接続された負荷や出力端子22b,23bに接続された負
荷は、電源のオン,オフが繰り返されて、誤動作を行な
つてしまうし、電源のオン毎に過大な入力突入電源があ
つてトランジスタなどの素子を破損してしまうおそれも
ある。
This enables the switching regulator control circuits 6a and 6b.
Will be activated and deactivated repeatedly, and output terminal 22a,
The load connected to 23a and the load connected to the output terminals 22b and 23b are repeatedly turned on and off, resulting in malfunction, and an excessive input rush power supply is generated each time the power is turned on. There is also a risk of damaging elements such as transistors.

本発明の目的は、かかる問題点を解消し、起動時の起動
回路の負担や入力突入電流を低減し、かつ過電流保護回
路の作動時での誤動作を防止することができるようにし
た電源回路を提供することにある。
An object of the present invention is to solve the above problems, reduce the load on the starting circuit and the input rush current at the time of starting, and prevent the malfunction of the overcurrent protection circuit during operation. To provide.

[課題を解決するための手段] 上記目的を達成するために、本発明は、第1のスイツチ
ングレギユレータ制御回路の電源電圧に起動回路をなす
コンデンサの充電電圧を用い、また、第2のスイツチン
グレギユレータ制御回路の電源電圧に補助巻線で誘起さ
れて整流・平滑回路で整流・平滑された電圧を用い、さ
らに、アノードを該整流・平滑回路側として該整流・平
滑回路と該コンデンサとの間にダイオードを設ける。
[Means for Solving the Problems] In order to achieve the above object, the present invention uses a charging voltage of a capacitor forming a starting circuit as a power supply voltage of a first switching regulator control circuit, and a second method. Of the switching regulator control circuit, a voltage induced by an auxiliary winding and rectified / smoothed by a rectifying / smoothing circuit is used, and the anode is the rectifying / smoothing circuit side. A diode is provided between the capacitor and the capacitor.

[作用] 入力直流電圧が印加されてコンデンサが充電を開始し、
この充電電圧が所定値以上となると、まず、第1のスイ
ツチングレギユレータ制御回路が作動開始する。これに
より、補助巻線で電圧が誘起され始めるが、この誘起電
圧によつて上記整流・平滑回路が電圧を出力し始める
と、第2のスイツチングレギユレータ制御回路が作動開
始する。この整流・平滑回路の出力電圧は、また、ダイ
オードを介してコンデンサを充電し、その充電電圧を高
める。これにより、第1,第2のスイツチングレギユレー
タ制御回路は、それらの電源電圧が充分高くなつて、安
定して作動する。
[Operation] The input DC voltage is applied and the capacitor starts charging,
When this charging voltage becomes equal to or higher than a predetermined value, first, the first switching regulator control circuit starts operating. As a result, a voltage starts to be induced in the auxiliary winding. When the rectifying / smoothing circuit starts to output a voltage due to the induced voltage, the second switching regulator control circuit starts operating. The output voltage of the rectifying / smoothing circuit also charges the capacitor via the diode, increasing the charging voltage. As a result, the first and second switching regulator control circuits operate stably with their power supply voltages sufficiently high.

ダイオードは、起動時、コンデンサの充電電圧が第2の
スイツチングレギユレータ制御回路の電源端子にかから
ないようにしている。したがつて、第1、第2のスイツ
チングレギユレータ制御回路の作動開始タイミングが上
記のようにずらされ、起動回路が必要とする起動電源や
入力突入電流を低減できる。
The diode prevents the charging voltage of the capacitor from being applied to the power supply terminal of the second switching regulator control circuit when starting. Therefore, the operation start timings of the first and second switching regulator control circuits are shifted as described above, and the starting power supply and input inrush current required by the starting circuit can be reduced.

また、第1のスイツチングレギユレータ制御回路の過電
流保護回路が作動すると、第2のスイツチングレギユレ
ータ制御回路も作動停止するが、ダイオードによつてコ
ンデンサの放電が阻止され、第1のスイツチングレギユ
レータ制御回路は、電源電圧が保持されているから、過
電流保護回路が復帰せず、作動停止状態が続く。
Further, when the overcurrent protection circuit of the first switching regulator control circuit operates, the second switching regulator control circuit also stops operating, but the discharge of the capacitor is blocked by the diode and the first switching regulator control circuit is stopped. Since the power supply voltage of the switching regulator control circuit is maintained, the overcurrent protection circuit does not recover and the operation stop state continues.

第2のスイツチングレギユレータ制御回路の過電流保護
回路が作動した場合には、整流・平滑回路の出力電圧に
は影響がないから、第2のスイツチングレギユレータ制
御回路が作動停止状態を続ける。
When the overcurrent protection circuit of the second switching regulator control circuit is activated, the output voltage of the rectifying / smoothing circuit is not affected, so the second switching regulator control circuit is in a deactivated state. Continue.

[実施例] 以下、本発明の実施例を図面によつて説明する。[Embodiment] An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明による電源回路の一実施例を示す構成図
であつて、1,2は入力端子、3,4は抵抗、5はコンデン
サ、6a,6bはスイツチングレギユレータ制御回路、7a,7b
は遅延回路、8a,8bはゲート制限回路、9a,9bはFET(電
界効果トランジスタ)、10a,10bは緩衝回路、11a,11bは
過電流検出回路、12a,12bはトランス、13a,13bは一次巻
線、14a,14bは二次巻線、15a,15bはリセツト回路、16は
補助巻線、17は整流・平滑回路、18はダイオード、19a,
19bは整流・平滑回路、20a,20bはコンデンサ、21a,21b
は定電圧回路、22a,22b,23a,23bは出力端子である。
FIG. 1 is a block diagram showing an embodiment of a power supply circuit according to the present invention. 1, 2 are input terminals, 3, 4 are resistors, 5 are capacitors, 6a, 6b are switching regulator control circuits, 7a, 7b
Is a delay circuit, 8a and 8b are gate limiting circuits, 9a and 9b are FETs (field effect transistors), 10a and 10b are buffer circuits, 11a and 11b are overcurrent detection circuits, 12a and 12b are transformers, and 13a and 13b are primary Windings, 14a and 14b are secondary windings, 15a and 15b are reset circuits, 16 is an auxiliary winding, 17 is a rectifying / smoothing circuit, 18 is a diode, 19a,
19b is a rectifying / smoothing circuit, 20a, 20b are capacitors, 21a, 21b
Is a constant voltage circuit, and 22a, 22b, 23a and 23b are output terminals.

同図において、入力端子1,2間(但し、入力端子2側は
接地線に接続されている。)に直流電圧V0が印加される
と、抵抗3,4による入力直流電圧V0の分圧電圧によつて
コンデンサ5で充電が開始される。このコンデンサ5の
充電電圧は遅延回路7aでその立上りが遅延され、電源電
圧VccとしてIC(集積回路)化されたスイツチングレギ
ユレータ制御回路6aに印加される。コンデンサ5の充電
が進み、電源電圧Vccが所定の値以上になると、スイツ
チングレギユレータ制御回路6aは作動開始し、出力端子
OUTからスイツチングパルスを出力する。このスイツチ
ングパルスはゲート制限回路8aを介してFET9aのゲート
に供給される。また、このFET9aのドレインにはトラン
ス12aの一次巻線13aを介して入力端子1,2から入力直流
電圧V0が印加されており、FET9aのソースはスイツチン
グレギユレータ制御回路6aの接地端子GNDに接続されて
いる。
In the figure, when the DC voltage V 0 is applied between the input terminals 1 and 2 (however, the input terminal 2 side is connected to the ground line), the input DC voltage V 0 by the resistors 3 and 4 is divided. Charging is started in the capacitor 5 by the piezoelectric voltage. The rising voltage of the charging voltage of the capacitor 5 is delayed by the delay circuit 7a and is applied as a power supply voltage Vcc to the switching regulator control circuit 6a formed into an IC (integrated circuit). When the charging of the capacitor 5 progresses and the power supply voltage V cc exceeds a predetermined value, the switching regulator control circuit 6a starts operating and the output terminal
Output a switching pulse from OUT. This switching pulse is supplied to the gate of the FET 9a via the gate limiting circuit 8a. The input DC voltage V 0 is applied to the drain of the FET 9a from the input terminals 1 and 2 via the primary winding 13a of the transformer 12a, and the source of the FET 9a is the ground terminal of the switching regulator control circuit 6a. Connected to GND.

FET9aはスイツチングレギユレータ制御回路6aからのス
イツチングパルスによつてオン、オフする。これによ
り、トランジスタ12の一次巻線13aでは電流がオン、オ
フし、第4図に示した従来技術と同様に、出力端子22a,
23a間に直流電圧V1が得られる。
The FET 9a is turned on / off by a switching pulse from the switching regulator control circuit 6a. As a result, the current is turned on and off in the primary winding 13a of the transistor 12, and the output terminal 22a,
A DC voltage V 1 is obtained during 23a.

トランス12aの補助巻線16にも、上記と同様にして、電
圧が誘起される。この電圧は整流・平滑回路17で整流・
平滑され、ダイオード18を介してコンデンサ5でさらに
充電させる。これにより、スイツチングパルス発生回路
6aは、その電源電圧がさらに高まることにより、安定な
作動状態となる。また、整流・平滑回路17の出力電圧
は、遅延回路7bで遅延された後、電源電圧VccとしてIC
化されたスイツチングレギユレータ制御回路6bに印加さ
れる。
A voltage is induced in the auxiliary winding 16 of the transformer 12a in the same manner as above. This voltage is rectified by the rectifying / smoothing circuit 17.
It is smoothed and further charged by the capacitor 5 via the diode 18. This enables the switching pulse generation circuit
6a is in a stable operating state as the power supply voltage is further increased. In addition, the output voltage of the rectifying / smoothing circuit 17 is delayed by the delay circuit 7b, and then is output as the power supply voltage Vcc to the IC.
It is applied to the converted switching regulator control circuit 6b.

スイツチングレギユレータ制御回路6bは、電源電圧Vcc
が立ち上がつて所定の値以上になると、作動を開始して
スイツチングパルスを出力端子OUTから出力し、ゲート
制限回路8bを介してFET9bのゲートに供給する。このFET
9bのドレインにはトランス12bの一次巻線13bを介して入
力端子1から入力直流電圧V0が印加され、FET9bのソー
スはスイツチングレギユレータ制御回路6bの接地端子GN
Dに接続されている。これにより、FET9bはスイツチング
レギユレータ制御回路6bからのスイツチングパルスに応
じてオン,オフする。そこで、第4図に示した従来技術
と同様に、出力端子22b,23bから電圧V2が出力される。
The switching regulator control circuit 6b is connected to the power supply voltage V cc.
Rises and becomes a predetermined value or more, the operation is started, a switching pulse is output from the output terminal OUT, and is supplied to the gate of the FET 9b via the gate limiting circuit 8b. This FET
The input DC voltage V 0 is applied to the drain of 9b from the input terminal 1 through the primary winding 13b of the transformer 12b, and the source of the FET 9b is the ground terminal GN of the switching regulator control circuit 6b.
Connected to D. As a result, the FET 9b is turned on / off according to the switching pulse from the switching regulator control circuit 6b. Therefore, the voltage V 2 is output from the output terminals 22b and 23b as in the prior art shown in FIG.

トランス12aに蓄積されるエネルギー量はスイツチング
レギユレータ制御回路6aから出力されるスイツチングパ
ルスのパルス幅に応じたものであり、したがつて、出力
端子22a,23a間に得られる出力電圧V1の値はこのスイツ
チングパルスのパルス幅に応じたものである。同様にし
て、出力端子22b,23b間に得られる出力電圧V2の値もス
イツチングレギユレータ制御回路6bから出力されるスイ
ツチングパルスのパルス幅に応じたものである。
The amount of energy stored in the transformer 12a depends on the pulse width of the switching pulse output from the switching regulator control circuit 6a, and thus the output voltage V obtained between the output terminals 22a and 23a. The value of 1 corresponds to the pulse width of this switching pulse. Similarly, the value of the output voltage V 2 obtained between the output terminals 22b and 23b also corresponds to the pulse width of the switching pulse output from the switching regulator control circuit 6b.

定電圧回路21aは整流・平滑回路19aの出力電圧と予め設
定された基準電圧とを振幅比較し、これらの差電圧を生
成する。この差電圧はスイツチングレギユレータ制御回
路6aの端子FBに供給される。このスイツチングレギユレ
ータ制御回路6aはこの差電圧に応じてスイツチングパル
スのパルス幅を変化させる。これにより、出力端子22a,
23a間に得られる出力電圧V1は所定の一定値に保持され
る。同様にして、スイツチングレギユレータ制御回路6b
は定電圧回路21bから差電圧が端子FBに供給され、この
差電圧に応じてスイツチングパルスのパルス幅を変化さ
せる。これにより、出力端子22b,23b間に得られる出力
電圧V2は所定の一定値に保持される。
The constant voltage circuit 21a amplitude compares the output voltage of the rectifying / smoothing circuit 19a with a preset reference voltage, and generates a difference voltage between them. This difference voltage is supplied to the terminal FB of the switching regulator control circuit 6a. The switching regulator control circuit 6a changes the pulse width of the switching pulse according to the difference voltage. Thereby, the output terminal 22a,
The output voltage V 1 obtained during 23a is maintained at a predetermined constant value. Similarly, the switching regulator control circuit 6b
The differential voltage is supplied from the constant voltage circuit 21b to the terminal FB, and the pulse width of the switching pulse is changed according to the differential voltage. As a result, the output voltage V 2 obtained between the output terminals 22b and 23b is held at a predetermined constant value.

過電流検出回路11aはFET9aに流れる電流の大きさを検出
している。いま、出力端子22a,23a間に接触される図示
しない負荷が異常となつてトランス12aの一次巻線13a,F
ET9aに過電流が流れると、過電流検出回路11aは過電流
検出信号を出力してスイツチングレギユレータ制御回路
6aの端子OCPに供給する。スイツチングレギユレータ制
御回路6aは過電流保護回路を有しており、過電流検出信
号が供給されると、スイツチングパルスのパルス幅を充
分狭くし、あるいはスイツチングパルスの発生を停止す
る。これにより、出力端子22a,23a間に得られる出力電
圧V1はほとんど零もしくは零に等しくなる。また、整流
・平滑回路17の出力電圧もほとんど零もしくは零となる
ので、スイツチングレギユレータ制御回路6bは作動を停
止する。したがつて、出力端子22b,23b間に得られる出
力電圧V2は零となる。
The overcurrent detection circuit 11a detects the magnitude of the current flowing through the FET 9a. Now, the load (not shown) contacted between the output terminals 22a and 23a is abnormal, and the primary winding 13a, F of the transformer 12a is
When an overcurrent flows through the ET9a, the overcurrent detection circuit 11a outputs an overcurrent detection signal to output the switching regulator control circuit.
Supply to terminal 6a OCP. The switching regulator control circuit 6a has an overcurrent protection circuit, and when the overcurrent detection signal is supplied, the switching pulse width is narrowed sufficiently or the generation of the switching pulse is stopped. As a result, the output voltage V 1 obtained between the output terminals 22a and 23a becomes almost zero or equal to zero. Further, since the output voltage of the rectifying / smoothing circuit 17 becomes almost zero or zero, the switching regulator control circuit 6b stops its operation. Therefore, the output voltage V 2 obtained between the output terminals 22b and 23b becomes zero.

これにより、出力端子22a,23a間に接続された負荷と出
力端子22b,23b間に接続された負荷への電源電圧の供給
を同時に禁止することができる。
As a result, it is possible to simultaneously prohibit the supply of the power supply voltage to the load connected between the output terminals 22a and 23a and the load connected to the output terminals 22b and 23b.

また、過電流検出回路11bはFET9bに流れる電流を検出し
ている。出力端子22b,23b間に接続されている負荷が異
常となつてトランス12bの一次巻線13b,FET9bに流れる電
流が過電流となると、過電流検出回路11bはこれを検出
して過電流検出信号をスイッチングレギユレータ制御回
路6bの端子OCPに送る。スイツチングレギユレータ制御
回路6bは過電流保護回路を有しており、過電流検出電流
が供給されることにより、スイツチングパルスのパルス
幅を充分狭くし、あるいはスイツチパルスの発生を停止
する。したがつて、出力端子22b,23bから負荷へ電圧V2
が供給されなくなる。但し、この場合には、スイツチン
グレギユレータ制御回路6aは正常に作動しており、出力
端子22a,23a間に接続されている負荷に所定値の電圧V1
が電源電圧として供給されている。
Further, the overcurrent detection circuit 11b detects the current flowing through the FET 9b. If the load connected between the output terminals 22b and 23b becomes abnormal and the current flowing in the primary winding 13b of the transformer 12b and the FET 9b becomes an overcurrent, the overcurrent detection circuit 11b detects this and detects an overcurrent detection signal. To the terminal OCP of the switching regulator control circuit 6b. The switching regulator control circuit 6b has an overcurrent protection circuit, and when the overcurrent detection current is supplied, the pulse width of the switching pulse is sufficiently narrowed or the generation of the switching pulse is stopped. Therefore, the voltage V 2 from the output terminals 22b and 23b to the load
Will not be supplied. However, in this case, the switching regulator control circuit 6a is operating normally, and the load connected between the output terminals 22a and 23a has a voltage V 1 of a predetermined value.
Is supplied as the power supply voltage.

以上のように、入力端子1,2に入力直流電圧V0が入力さ
れる起動時には、スイツチングレギユレータ制御回路6a
が作動開始した後、スイツチングレギユレータ制御回路
6bが作動開始する。これにより、出力端子22a,23aに接
続されている負荷に電源電圧V1が印加された後、出力端
子22b,23bに接続されている負荷に電源電圧V2が印加さ
れることになり、これら負荷に同時に電源電圧が印加さ
れることはない。このために、起動時の入力突入電流が
過大になることがない。
As described above, when the input DC voltage V 0 is input to the input terminals 1 and 2, at the time of startup, the switching regulator control circuit 6a
After the start of operation, the switching regulator control circuit
6b starts operating. As a result, after the power supply voltage V 1 is applied to the load connected to the output terminals 22a and 23a, the power supply voltage V 2 is applied to the load connected to the output terminals 22b and 23b. The power supply voltage is not applied to the load at the same time. Therefore, the input inrush current at the time of startup does not become excessive.

このようにスイツチングレギユレータ制御回路6a,6bの
作動開始タイミングをずらすことができるようにするた
めに、ダイオード18が機能を発揮している。すなわち、
入力端子1,2からの入力直流電圧V0の入力とともにコン
デンサ5が充電されるのであるが、その充電電圧によつ
てダイオード18が逆バイアスされ、スイツチングレギユ
レータ制御回路6bには電源電圧Vccが印加されない。ス
イツチングレギユレータ制御回路6aが作動し、整流・平
滑回路17の出力電圧が充分立ち上がつてからでないと、
スイツチングレギユレータ制御回路6bは作動しない。
In this way, the diode 18 performs its function so that the operation start timings of the switching regulator control circuits 6a and 6b can be shifted. That is,
The capacitor 5 is charged together with the input DC voltage V 0 from the input terminals 1 and 2. The charging voltage causes the diode 18 to be reverse biased, and the switching regulator control circuit 6b receives the power supply voltage. V cc is not applied. If the switching regulator control circuit 6a operates and the output voltage of the rectifying / smoothing circuit 17 does not rise sufficiently,
The switching regulator control circuit 6b does not operate.

また、抵抗3に流れる電流iが充分大きくなくてコンデ
ンサ5の充電電圧の変化が遅く、かかる充電のままで
は、スイツチングレギユレータ制御回路6aが作動開始し
ても、その電源電圧Vccの上昇速度が遅くて不安定状態
が続くような場合でも、一旦スイツチングレギユレータ
制御回路6aが作動開始すると、整流・平滑回路17から電
圧が出力されてダイオード18がオンし、整流・平滑回路
17からダイオード18を介して供給される電流によつてコ
ンデンサ5が急激に充分大きな電圧まで充電される。し
たがつて、抵抗3での電力消費を低減できて、しかも、
起動後直ちにスイツチングレギユレータ制御回路6aの作
動の安定化を図ることができる。
In addition, since the current i flowing through the resistor 3 is not sufficiently large and the change of the charging voltage of the capacitor 5 is slow, and even if the switching regulator control circuit 6a starts to operate with such charging, the power source voltage V cc Even when the rising speed is slow and the unstable state continues, once the switching regulator control circuit 6a starts operating, the voltage is output from the rectifying / smoothing circuit 17 to turn on the diode 18, and the rectifying / smoothing circuit is activated.
The current supplied from 17 through the diode 18 causes the capacitor 5 to be rapidly charged to a sufficiently large voltage. Therefore, the power consumption of the resistor 3 can be reduced, and
Immediately after startup, the operation of the switching regulator control circuit 6a can be stabilized.

さらに、スイツチングレギユレータ制御回路6aが、過電
流保護回路の作動により、作動を停止すると、整流・平
滑回路17から電圧が出力されなくなり、コンデンサ5の
充電電圧によつてダイオード18が逆バイアスされ、スイ
ツチングレギユレータ制御回路6bも作動停止する。した
がつて、このダイオード18の作用により、コンデンサ5
はスイツチングレギユレータ制御回路6bの放電が禁止さ
れる。このため、スイツチングレギユレータ制御回路6a
には高電源電圧Vccが印加され続け、スイツチングレギ
ユレータ制御回路6aの過電流保護回路は作動し続ける。
これが作動している限り、スイツチングレギユレータ制
御回路6bは作動停止し続ける。スイツチングレギユレー
タ制御回路6a,6bの過電流保護回路は電源電圧Vccが低下
すると復帰し、このために、スイツチングレギユレータ
制御回路6a,6bを作動可能状態に復帰させるためには、
一旦入力直流電圧V0の供給を停止させればよい。
Further, when the switching regulator control circuit 6a stops its operation due to the operation of the overcurrent protection circuit, no voltage is output from the rectification / smoothing circuit 17, and the diode 18 is reverse biased by the charging voltage of the capacitor 5. Then, the switching regulator control circuit 6b also stops operating. Therefore, due to the action of this diode 18, the capacitor 5
Discharge of the switching regulator control circuit 6b is prohibited. Therefore, the switching regulator control circuit 6a
The high power supply voltage V cc is continuously applied to the overcurrent protection circuit 6a of the switching regulator control circuit 6a.
As long as this is activated, the switching regulator control circuit 6b will continue to deactivate. The overcurrent protection circuits of the switching regulator control circuits 6a, 6b are restored when the power supply voltage V cc drops, and therefore, in order to return the switching regulator control circuits 6a, 6b to the operable state, ,
It suffices to temporarily stop the supply of the input DC voltage V 0 .

ところで、ダイオード18がなければ、スイツチングレギ
ユレータ制御回路6aの過電流保護回路が作動したとき、
次のような誤動作が生ずる。すなわち、この過電流保護
回路が作動すると、整流・平滑回路17から電圧が出力さ
れなくなるから、この瞬間スイツチングレギユレータ制
御回路6bは作動停止するが、コンデンサ5の充電電圧に
よつて電源電圧Vccが上昇し、再び作動開始する。しか
し、スイツチングレギユレータ制御回路6bは、作動開始
により、コンデンサ5に蓄積されている電力を消費する
ために、コンデンサ5の充電電圧が低下する。これによ
り、スイツチングレギユレータ制御回路6aでは、電源電
圧Vccが低下することにより、過電流保護回路が復帰す
る。しかし、コンデンサ5はその後充電され、充電電圧
が充分高くなると、スイツチングレギユレータ制御回路
6aが作動開始して整流・平滑回路17から電圧が出力され
る。これとともに、過電流検出回路11aが一次巻線13a,F
ET9aの過電流を検出し、スイッチングレギユレータ制御
回路6aは、その過電流保護回路が作動して、作動停止す
る。このようにして、スイツチングレギユレータ制御回
路6a,6bは作動、作動停止を繰り返すことになる。ダイ
オード18は、コンデンサ5の充電電圧がスイツチングレ
ギユレータ制御回路6bに印加されないようにして、かか
る誤動作を防止しているのである。
By the way, if the diode 18 is not provided, when the overcurrent protection circuit of the switching regulator control circuit 6a operates,
The following malfunctions occur. That is, when the overcurrent protection circuit operates, no voltage is output from the rectifying / smoothing circuit 17, and thus the instantaneous switching regulator control circuit 6b stops operating, but the charging voltage of the capacitor 5 causes the power supply voltage to rise. V cc rises and starts operating again. However, the switching regulator control circuit 6b consumes the electric power accumulated in the capacitor 5 when the operation is started, so that the charging voltage of the capacitor 5 decreases. As a result, in the switching regulator control circuit 6a, the power supply voltage V cc is lowered, and the overcurrent protection circuit is restored. However, when the capacitor 5 is charged thereafter and the charging voltage becomes sufficiently high, the switching regulator control circuit
6a starts operating and the rectifying / smoothing circuit 17 outputs a voltage. At the same time, the overcurrent detection circuit 11a causes the primary windings 13a, F
The overcurrent of the ET 9a is detected, and the switching regulator control circuit 6a is deactivated by the activation of the overcurrent protection circuit. In this way, the switching regulator control circuits 6a and 6b are repeatedly operated and stopped. The diode 18 prevents the malfunction voltage by preventing the charging voltage of the capacitor 5 from being applied to the switching regulator control circuit 6b.

遅延回路7a,7bは出力端子22a,23aでの出力電圧V1と出力
端子22b,23bでの出力電圧V2との発生タイミングやこれ
ら発生タイミングの時間差をもたらせるために用いられ
る。第2図はこれら出力電圧V1,V2の発生タイミングを
示すものであつて、t0は入力直流電圧V0の投入時点、t1
は出力電圧V1の発生開始時点、t2は出力電圧V2の発生開
始時点を夫々示している。そして、t0〜t1間はコンデン
サ5の充電時間と遅延回路7aの遅延時間とで決まり、t1
〜t2間の時間差Δtは遅延回路7bの遅延時間で決まる。
Delay circuits 7a, 7b are used the output terminal 22a, output voltages V 1 and the output terminal 22b at 23a, the time difference between generation timing and these generation timing of the output voltage V 2 at 23b for Motaraseru. FIG. 2 shows the generation timings of these output voltages V 1 and V 2 , where t 0 is the input DC voltage V 0 , t 1
Indicates the generation start time of the output voltage V 1 , and t 2 indicates the generation start time of the output voltage V 2 . Then, t 0 ~t between 1 is determined by the delay time of the charging time and the delay circuit 7a of the capacitor 5, t 1
The time difference Δt between t 2 and t 2 is determined by the delay time of the delay circuit 7b.

第3図は第1図における遅延回路7a,7bの具体的な一例
を示す回路図であつて、24は電源端子、25〜28は抵抗、
29はコンデンサ、30はツエナーダイオード、31はトラン
ジスタ、32は接地端子、33は出力端子である。
FIG. 3 is a circuit diagram showing a concrete example of the delay circuits 7a and 7b in FIG. 1, in which 24 is a power supply terminal, 25 to 28 are resistors,
29 is a capacitor, 30 is a zener diode, 31 is a transistor, 32 is a ground terminal, and 33 is an output terminal.

同図において、電源端子24には第1図のコンデンサ5の
充電電圧(遅延回路7aの場合)もしくは整流・平滑回路
17の出力電圧が印加され、接地端子32は第1図における
スイツチングレギユレータ制御回路6aまたは6bの端子GN
Dに接続され、出力端子33は同じくスイツチングレギュ
レータ制御回路6aまたは6bの電源端子Vccに接続され
る。
In the figure, the power supply terminal 24 is charged with the charging voltage (in the case of the delay circuit 7a) of the capacitor 5 of FIG.
The output voltage of 17 is applied, and the ground terminal 32 is the terminal GN of the switching regulator control circuit 6a or 6b in FIG.
Connected to D, the output terminal 33 is also connected to the power supply terminal Vcc of the switching regulator control circuit 6a or 6b.

電源端子24に電圧Vsが印加されると、この印加電圧Vs
抵抗25,27による分圧電圧によつてコンデンサ29が充電
される。このコンデンサ29の充電電圧がツエナーダイオ
ード30のツエナー電圧Vzに達するまではツエナーダイオ
ード30はオフしており、トランジスタ31もオフしてい
る。このために、出力端子33の電位は接地端子32の電位
に等しい。
When the voltage V s is applied to the power supply terminal 24, the capacitor 29 is charged by the voltage divided by the resistors 25 and 27 of the applied voltage V s . The zener diode 30 is off and the transistor 31 is also off until the charging voltage of the capacitor 29 reaches the zener voltage V z of the zener diode 30. Therefore, the potential of the output terminal 33 is equal to the potential of the ground terminal 32.

コンデンサ29の充電電圧がツエナー電圧Vz以上となる
と、ツエナーダイオード30がオンし、コンデンサ29の充
電電圧がトランジスタ31のベースに印加され、トランジ
スタ31がオンする。これにより電源端子24の印加電圧Vs
が抵抗26,28によって分圧されて出力端子33から出力さ
れる。
When the charging voltage of the capacitor 29 becomes equal to or higher than the zener voltage V z , the zener diode 30 turns on, the charging voltage of the capacitor 29 is applied to the base of the transistor 31, and the transistor 31 turns on. Thus the applied voltage V s of the power supply terminal 24
Is divided by the resistors 26 and 28 and output from the output terminal 33.

以上のように、出力端子33からは、電源端子24への電圧
Vsの印加時点よりも、コンデンサ29でのツエナー電圧Vz
までの充電時間だけ遅れて電圧が出力される。この遅延
時間は抵抗25,27の抵抗値およびコンデンサ29の容量値
に応じて任意に設定できる。
As described above, the voltage from the output terminal 33 to the power supply terminal 24
The zener voltage V z at the capacitor 29 is higher than that when V s is applied.
The voltage is output with a delay of the charging time up to. This delay time can be arbitrarily set according to the resistance values of the resistors 25 and 27 and the capacitance value of the capacitor 29.

この実施例をプリンタに用いた場合、出力電圧V1をデイ
ジタル回路など制御系の電源電圧とし、出力電圧V2をモ
ータやサーマルヘツドなどの電源電圧とすることができ
る。これによると、制御系が異常であるときには、制御
系とともにモータやサーマルヘツドなどの電源が同時に
切られ、また、モータやサーマルヘツドなどが異常であ
るときには、これらの電源が切られ、プリンタの不慮な
事故を防止できる。また、制御系の電源電圧が安定化し
た後、モータやサーマルヘツドなどに電源電圧が印加さ
れるので、電源投入時でも制御系が正しく作用して、モ
ータやサーマルヘツドなどが誤動作することはない。
When this embodiment is used in a printer, the output voltage V 1 can be used as a power supply voltage for a control system such as a digital circuit, and the output voltage V 2 can be used as a power supply voltage for a motor or a thermal head. According to this, when the control system is abnormal, the power of the motor and the thermal head, etc. is turned off at the same time with the control system, and when the motor, the thermal head, etc. are abnormal, these power sources are turned off, and the printer is inadvertent. Accidents can be prevented. Also, after the power supply voltage of the control system is stabilized, the power supply voltage is applied to the motor and thermal head, so the control system does not operate correctly even when the power is turned on, and the motor and thermal head do not malfunction. .

なお、第1図において、FET9a,9bに夫々並列に接続され
る緩衝回路10a,10bは、FET9a,9bのオンからオフへの切
換え時に発生するスパイクノイズを吸収する。また、ゲ
ート制御回路8a,8bは、夫々FET9a,9bに流れる電流を制
限することにより、FET9a,9bのオンの立上りの緩急を簡
単にし、また、スイツチングレギユレータ制御回路6a,6
bの電源電圧Vccによる出力電流を規制する。
In FIG. 1, the buffer circuits 10a and 10b connected in parallel to the FETs 9a and 9b respectively absorb spike noise generated when the FETs 9a and 9b are switched from on to off. Further, the gate control circuits 8a and 8b limit the currents flowing in the FETs 9a and 9b, respectively, thereby simplifying the on / off rising and falling of the FETs 9a and 9b, and the switching regulator control circuits 6a and 6b.
The output current is regulated by the power supply voltage Vcc of b.

また、遅延回路7a,7bのいずれか一方を設けるようにし
てもよいし、これらを除いてもよい。
Further, either one of the delay circuits 7a and 7b may be provided, or these may be omitted.

[発明の効果] 以上説明したように、本発明によれば、起動時におい
て、異なる負荷への電源電圧の印加タイミングをずらす
ことができるので、入力突入電流を減少されることがで
き、大電流による電気部品の破損、特性劣化などを防止
することができるし、起動回路の駆動電流も小さくでき
て、消費電力の低減、低い耐久性の素子の使用などを可
能とする。
[Effects of the Invention] As described above, according to the present invention, it is possible to shift the timing of applying the power supply voltage to different loads at the time of startup, so that the input inrush current can be reduced and the large current can be reduced. It is possible to prevent breakage of electrical parts and deterioration of characteristics due to the above, and to reduce the drive current of the starter circuit, thereby reducing power consumption and using elements with low durability.

また、夫々の負荷への電源電圧の印加タイミングに時間
差をもたせることができ、起動時における各負荷の誤動
作を防止することもできる。
In addition, it is possible to provide a time difference in the application timing of the power supply voltage to each load, and it is also possible to prevent malfunction of each load at startup.

さらに、過電流の保護回路も段階的に動作させることが
でき、それらの誤動作を防止することができる。
Further, the overcurrent protection circuit can also be operated in stages, and their malfunctions can be prevented.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明による電源回路の一実施例を示す構成
図、第2図は第1図における遅延回路の作用を示す図、
第3図はこの遅延回路の一具体例を示す回路図、第4図
は従来例に係る電源回路の構成図である。 5……コンデンサ、6a,6b……スイツチングレギユレー
タ制御回路、7a,7b……遅延回路、9a,9b……電界効果ト
ランジスタ、11a,11b……過電流検出回路、12a,12b……
トランス、13a,13b……一次巻線、14a,14b……二次巻
線、16……補助巻線、17……整流・平滑回路、18……ダ
イオード。
1 is a configuration diagram showing an embodiment of a power supply circuit according to the present invention, FIG. 2 is a diagram showing the operation of the delay circuit in FIG. 1,
FIG. 3 is a circuit diagram showing a specific example of this delay circuit, and FIG. 4 is a configuration diagram of a power supply circuit according to a conventional example. 5 ... Capacitor, 6a, 6b ... Switching regulator control circuit, 7a, 7b ... Delay circuit, 9a, 9b ... Field effect transistor, 11a, 11b ... Overcurrent detection circuit, 12a, 12b.
Transformers, 13a, 13b ... Primary winding, 14a, 14b ... Secondary winding, 16 ... Auxiliary winding, 17 ... Rectifying / smoothing circuit, 18 ... Diode.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】入力直流電圧が印加される一次巻線、二次
巻線および補助巻線を有する第1のトランスと、該入力
直流電圧の分圧電圧によつて充電するコンデンサと、該
コンデンサの充電電圧を電源電圧とする第1のスイツチ
ングレギユレータ制御回路と、該第1のスイツチングレ
ギユレータ制御回路から出力されるスイツチングパルス
に応じて該一次巻線に流れる電流をオン,オフする第1
のトランジスタと、該一次巻線に流れる電流のオン,オ
フによつて該補助巻線に誘起される電圧を整流・平滑す
る整流・平滑回路と、該整流・平滑回路側をアノードと
して該整流・平滑回路と該コンデンサとの間に接続され
たダイオードと、該整流・平滑回路の出力電圧を電源電
圧とする第2のスイツチングレギユレータ制御回路と、
該入力直流電圧が印加される一次巻線および二次巻線を
有する第2のトランスと、該第2のスイツチングレギユ
レータ制御回路から出力されるスイツチングパルスに応
じて該第2のトランスの該一次巻線に流れる電流をオ
ン,オフする第2のトランジスタとを備え、該第1,第2
のトランスの二次巻線に誘起される電圧を夫々整流・平
滑して異なる電源電圧を得ることができるように構成し
たことを特徴とする電源回路。
1. A first transformer having a primary winding, a secondary winding, and an auxiliary winding to which an input DC voltage is applied, a capacitor charged by a divided voltage of the input DC voltage, and the capacitor. A first switching regulator control circuit using the charging voltage of the power supply voltage as a power supply voltage and a current flowing in the primary winding in response to a switching pulse output from the first switching regulator control circuit. , Turn off first
Transistor, a rectifying / smoothing circuit for rectifying / smoothing the voltage induced in the auxiliary winding by turning on / off the current flowing in the primary winding, and the rectifying / smoothing circuit using the rectifying / smoothing circuit side as an anode. A diode connected between the smoothing circuit and the capacitor, and a second switching regulator control circuit using the output voltage of the rectifying / smoothing circuit as a power supply voltage,
A second transformer having a primary winding and a secondary winding to which the input DC voltage is applied, and the second transformer according to a switching pulse output from the second switching regulator control circuit. A second transistor for turning on and off a current flowing through the primary winding of
The power supply circuit is configured so that different power supply voltages can be obtained by rectifying and smoothing the voltages induced in the secondary windings of the transformer.
【請求項2】請求項1において、前記コンデンサと前記
第1のスイツチングレギユレータ制御回路の電源端子と
の間、前記整流・平滑回路の電圧出力端子と前記第2の
スイツチングレギユレータ制御回路の電源端子との間の
少なくともいずれか一方に遅延回路を設けたことを特徴
とする電源回路。
2. The voltage output terminal of the rectifying / smoothing circuit and the second switching regulator between the capacitor and the power supply terminal of the first switching regulator control circuit according to claim 1. A power supply circuit, wherein a delay circuit is provided in at least one of the power supply terminal of the control circuit.
【請求項3】請求項1または2において、前記第1,第2
のトランスの一次巻線に流れる過電流を夫々検出する第
1,第2の過電流検出回路を設け、該第1の過電流検出回
路の過電流検出とともに前記第1,第2のスイツチングレ
ギユレータ制御回路を作動停止させ、該第2の過電流検
出回路の過電流検出とともに前記第2のスイツチングレ
ギユレータ制御回路を作動停止させることを特徴とする
電源回路。
3. The first and the second according to claim 1 or 2,
To detect the overcurrent flowing in the primary winding of each transformer
First and second overcurrent detection circuits are provided, and the first and second switching regulator control circuits are deactivated at the same time when the first overcurrent detection circuit detects the overcurrent. A power supply circuit characterized in that the second switching regulator control circuit is deactivated at the same time when the detection circuit detects overcurrent.
JP6958990A 1990-03-22 1990-03-22 Power supply circuit Expired - Lifetime JPH072010B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6958990A JPH072010B2 (en) 1990-03-22 1990-03-22 Power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6958990A JPH072010B2 (en) 1990-03-22 1990-03-22 Power supply circuit

Publications (2)

Publication Number Publication Date
JPH03273864A JPH03273864A (en) 1991-12-05
JPH072010B2 true JPH072010B2 (en) 1995-01-11

Family

ID=13407166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6958990A Expired - Lifetime JPH072010B2 (en) 1990-03-22 1990-03-22 Power supply circuit

Country Status (1)

Country Link
JP (1) JPH072010B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262933A (en) * 1992-08-11 1993-11-16 Acer Incorporated Control circuit for dual power supply having different start-up operating voltages
JP3395859B2 (en) * 1994-05-31 2003-04-14 デンセイ・ラムダ株式会社 Switching power supply
JP3540869B2 (en) * 1995-09-20 2004-07-07 富士電機デバイステクノロジー株式会社 Starter circuit device for self-biased electronic circuits

Also Published As

Publication number Publication date
JPH03273864A (en) 1991-12-05

Similar Documents

Publication Publication Date Title
US4447841A (en) Overcurrent protection circuit for a multiple output switching power supply and method therefor
US4586120A (en) Current limit shutdown circuit with time delay
JP3450929B2 (en) Switching power supply
US7158394B2 (en) Switching power supply circuit with a soft-start function
US7116563B2 (en) Dual mode over-current protection for switching mode power converter
JPH0313827B2 (en)
US5570277A (en) Switching power supply apparatus
US20020109417A1 (en) Driver circuit for soft turning on a power element connected to an inductive load
US4713740A (en) Switch-mode power supply
US4178628A (en) Switching type regulated power supply
US4713554A (en) Extended range regulated power supply
JPH072010B2 (en) Power supply circuit
EP0247407B1 (en) Switching mode power supply
CA2214217C (en) Switching power supply apparatus
JP3419134B2 (en) Self-excited converter
JPH10108457A (en) Control circuit for switching power supply
JP2003324941A (en) Power source apparatus
JPH0681500B2 (en) Switching circuit
JP3616028B2 (en) Rise control circuit used in switching converter
JPH0315423B2 (en)
JP2773534B2 (en) DC power supply
JPH07163142A (en) Switching power supply
JP3134913B2 (en) Switching device
JPH073833Y2 (en) Overcurrent protection circuit for switching power supply
JP3049108B2 (en) Switching type DC stabilized power supply

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 14

Free format text: PAYMENT UNTIL: 20090111

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 15

Free format text: PAYMENT UNTIL: 20100111

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 15

Free format text: PAYMENT UNTIL: 20100111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 16

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 16