KR860002473Y1 - Reset circuit for initial setup - Google Patents
Reset circuit for initial setup Download PDFInfo
- Publication number
- KR860002473Y1 KR860002473Y1 KR2019820004085U KR820004085U KR860002473Y1 KR 860002473 Y1 KR860002473 Y1 KR 860002473Y1 KR 2019820004085 U KR2019820004085 U KR 2019820004085U KR 820004085 U KR820004085 U KR 820004085U KR 860002473 Y1 KR860002473 Y1 KR 860002473Y1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- capacitor
- power
- output
- transistor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K2017/226—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in bipolar transistor switches
Landscapes
- Electronic Switches (AREA)
Abstract
내용 없음.No content.
Description
제1도,제2도는 종래예를 표시한 회로도.1 and 2 are circuit diagrams showing a conventional example.
제3도는 본 고안의 1실시예를 표시한 회로도.3 is a circuit diagram showing an embodiment of the present invention.
제4도는 제3도의 회로동작을 표시한 파형도.4 is a waveform diagram showing the circuit operation of FIG.
제5도,제6도는 제3도의 회로의 출력 및 제어회로에 공급되는 기타의 신호의 출력타이밍을 표시한 파형도.5 and 6 are waveform diagrams showing the output timing of the circuit of FIG. 3 and other signals supplied to the control circuit.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
2 : 적분회로 3 : 레벨검출회로2: Integrating Circuit 3: Level Detection Circuit
4 : 미분회로 5 : 신호출력회로4: Differential circuit 5: Signal output circuit
6 : 전원오프검출회로 C3: 적분콘덴서6: power off detection circuit C 3 : integral capacitor
b : 레벨검출신호 RESET : 리세트신호b: Level detection signal RESET: Reset signal
+B1,+B2: 전원 + B 1 , + B 2 : power
본 고안은, 초기설정용 리세트신호 발생회로에 관한 것으로, 특히 오오디오기기 혹은 비데오기기등의 기기에 있어서 사용되는 제어회로에 대한 전원공급개시 직후에 있어서 제어회로의 각부의 초기설정을 하기 위한 리세트 신호를 발생하는 초기설정용 리세트신호 발생회로에 관한 것이다.The present invention relates to a reset signal generation circuit for initial setting, and particularly for initial setting of each part of a control circuit immediately after the power supply is started for a control circuit used in a device such as an audio device or a video device. A reset signal generating circuit for initial setting for generating a reset signal.
종래의 이러한 초기설정용 리세트신호발생회로를 제1도에 표시한다. 제1도에 있어서, 전원(+B)이 저항(R1)을 통하여 에미터접지 트랜지스터(Q1)의 베이스에 공급되어 있다.The conventional reset signal generation circuit for initial setting is shown in FIG. In FIG. 1, the power supply + B is supplied to the base of the emitter grounding transistor Q 1 through the resistor R 1 .
트랜지스터(Q1)의 콜렉터와 전원(+Vcc) 간에는 저항(R2,R3)이 직렬 접속되어 있다. 저항(R2)에는 콘덴서(C1)가 병렬 접속되어 있다.Resistors R 2 and R 3 are connected in series between the collector of transistor Q 1 and the power supply ( + Vcc). The capacitor C 1 is connected in parallel to the resistor R 2 .
이러한 구성에 있어서 제어회로에 대한 전원공급개시에 따라서 전원(+B,,+Vcc)이 인가되면 트랜지스터(Q1)가 온으로 된다.In this configuration, when the power supply ( + B, + Vcc) is applied in accordance with the start of power supply to the control circuit, the transistor Q 1 is turned on.
그렇게하면, 저항(R2,R3)의 직렬접속점에 있어서의 레벨이 순간적으로 접지레벨에 거의 같게되어서 부(負)의 펄스로 이루어지는 리세트신호(RESET)가 출력되기 시작한다. 그후 저항(R3)을 통하여 전원(+Vcc)으로부터 콘덴서(C1)에 전하가 공급되어, 이 직렬접속점에 있어서의 레벨이 저항(R3) 및 콘덴서(C1)에 의하여 정해지는 시정수를 가지고 상승하여 전원(+Vcc)을 저항(R3,R2)에 의하여 분압한 레벨과 거의 동일하게 되어 리세트신호(RESET)가 소멸된다. 다음에 제어회로에 대한 전원이 오프되어서 전원(+B,+Vcc)이 제거되면 트랜지스터(Q1)가 오프로되어, 콘덴서(C1)에 축적되어 있던 전하가 저항(R2)을 통하여 방전되어 소멸한다.As a result, the level at the series connection point of the resistors R 2 and R 3 becomes almost equal to the ground level at a moment, and the reset signal RESET composed of negative pulses starts to be output. Then the resistance (R 3) is to have a capacitor (C 1) from a power supply (+ Vcc) the charge supplied through, the level of the serial connection point resistor (R 3) and the capacitor a time constant that is determined by (C 1) After rising with, the power supply ( + Vcc) becomes almost the same level as the voltage divided by the resistors R 3 and R 2 , and the reset signal RESET disappears. Next, when the power supply to the control circuit is turned off and the power supply ( + B, + Vcc) is removed, the transistor Q 1 is turned off, and the charge accumulated in the capacitor C 1 is discharged through the resistor R 2 . Become extinct.
상기한 종래의 초기 설정용 리세트신호 발생회로에 있어서, 리세트신호(RESET)의 펄스폭을 충분히 넓게하며 또한 리세트신호(RESET)의 진폭을 충분히 크게하기 위하여 콘덴서(C1)의 충전시간을 정하는 시정수(C1,R3) 및 전원(+Vcc)의 분압비(R2/R3)를 함께 크게할 필요가 생겨, 콘덴서(C1)의 용량이 크게되어 있다.In the above-described conventional reset signal generation circuit for initial setting, the charging time of the condenser C 1 in order to sufficiently widen the pulse width of the reset signal RESET and to sufficiently increase the amplitude of the reset signal RESET. It is necessary to increase both the time constants C 1 and R 3 and the partial pressure ratio R 2 / R 3 of the power supply ( + Vcc) to determine the capacitance, thereby increasing the capacity of the capacitor C 1 .
이때문에, 콘덴서(C1) 및 저항(R2)에 의하여 정해지는 시정수가 크게되어, 전원 온 오프가 단시간내에 반복된 경우에 있어서 콘덴서(C1)에 있어서의 충전전하의 방전이 충분히 되지 않어, 리세트신호(RESET)가 발생하지 않게되어 제어회로가 오(誤)동작한다고 하는 불량상태가 발생한다,For this reason, the time constant determined by the capacitor C 1 and the resistor R 2 becomes large, and the discharge of the charge charges in the capacitor C 1 is not sufficient when the power supply on and off is repeated within a short time. Otherwise, the reset signal RESET does not occur and a bad state that the control circuit malfunctions occurs.
제2도는, 상기한 불량상태가 발생하지 않는 초기설정용 리세트신호 발생회로의 종래예를 표시한 회로도이다. 제2도에 있어서 서로 직렬접속된 저항(R4) 및 콘덴서(C2)를 통하여 전원(+B)이 에미터접지트랜지스터(Q2)의 베이스에 공급되어 있다. 저항(R4) 및 콘덴서(C2)의 직렬 접속점에는 다이오우드(D1)의 애노우드가 접속되어 있다. 다이오우드(D1)의 캐소우드에는 에미터 접지 트랜지스터(Q3)의 콜렉터가 접속되어 있다.FIG. 2 is a circuit diagram showing a conventional example of an initial setting reset signal generating circuit in which the above-mentioned bad state does not occur. In FIG. 2 , a power supply ( + B) is supplied to the base of the emitter ground transistor Q 2 through a resistor R 4 and a capacitor C 2 connected in series with each other. An anode of the diode D 1 is connected to the series connection point of the resistor R 4 and the capacitor C 2 . The collector of the emitter ground transistor Q 3 is connected to the cathode of the diode D 1 .
트랜지스터(Q3)의 베이스에는 예컨대 전원스위치의 상태를 검출하여 전원이 온으로된때에 저레벨되며 전원이 오프 직후로부터 전원(+B)이 제거될때까지 고레벨로되는 전원은 온. 오프 검출신호를 출력하는 전원 온. 오프 검출회로(1)의 출력단자가 접속되어 있다.The base of the transistor Q 3 detects the state of the power switch and, for example, is low level when the power is turned on, and the power is turned to high level from immediately after the power is turned off until the power ( + B) is removed. Power on to output off detection signal. The output terminal of the off detection circuit 1 is connected.
또, 트랜지스터(Q2)의 베이스와 접지간에는 저항(R5)이 접속되어, 트랜지스터(Q2)의 콜렉터와 전원(+Vcc)간에는 콜렉터저항(R6)이 접속되어 있다.In addition, a resistor R 5 is connected between the base of the transistor Q 2 and the ground, and a collector resistor R 6 is connected between the collector of the transistor Q 2 and the power supply ( + Vcc).
이러한 구성에 있어서 전원이 온 되어서 전원(+B, (Vcc)이 인가되면 트랜지스터(Q2)의 베이스의 레벨이 순간적으로 고레벨로 되어서 트랜지스터(Q2)가 온으로 되어, 트랜지스터(Q2)의 콜렉터로부터부의 펄스로 이루어지는 리세트신호(RESET)가 출력되기 시작한다.In this configuration, when the power supply is turned on and the power supply ( + B, (Vcc) is applied, the level of the base of the transistor Q 2 becomes instantaneously high level, and the transistor Q 2 is turned on to turn on the transistor Q 2 . The reset signal RESET consisting of pulses from the collector starts to be output.
그후 저항(R4)을 통하여 콘덴서(C2)에 전하가 공급되어, 콘덴서(C2)의 양단간의 전압이 저항(R4) 및 콘덴서(C2)에 의하여 정해지는 시정수를 가지고 상승하여 전원(+B)의 전압으로부터 트랜지스터(Q2)의 온때에 있어서의 베이스. 에미터간의 전압분 만큼 낮은 전압이상으로 된때 트랜지스터(Q2)가 오프로되어, 리세트신호(RESET)가 소멸된다.Then the resistance (R 4) is an electric charge in the capacitor (C 2) supplied through the, to rise with the voltage of both ends of the capacitor (C 2) can be determined constant that is by a resistor (R 4) and the capacitor (C 2) The base when the transistor Q 2 is on from the voltage of the power supply ( + B). The transistor Q 2 is turned off when the voltage becomes lower than the voltage between the emitters, and the reset signal RESET disappears.
다음에, 전원이 오프로되어서 전원 온. 오프검출신호가 고레벨로되면 트랜지스터(Q3)가 온으로 되면서 콘덴서(C2)가 축적되어 있던 전하가 순간적으로 방전되어 소멸한다.Next, the power is turned off and the power is turned on. When the off detection signal reaches a high level, the transistor Q 3 is turned on, and the charge accumulated in the capacitor C 2 is momentarily discharged and disappears.
이때문에, 전원 온. 오프가 단시간내에 반복된 경우도 콘덴서(C2)에 있어서의 충전 전하의 방전이 충분히 되어 리세트신호(RESET)가 확실하게 발생하게 된다.Because of this, power on. Even when the off is repeated within a short time, the discharge of the charge charges in the capacitor C 2 is sufficient, and the reset signal RESET is surely generated.
그러나, 본예에 있어서도 전원이 온 직후 순간적으로 리세트신호(RESET)가 출력되기 때문에 전원 오프중에 있어서도 백업 전원의 공급을 받원면서 RAM(읽고 쓰기 메모리)의 기록내용을 보지하는 스탠드바이모우드동작, 혹은 하나의 프로그램의 실행을 하아드웨어적 수단으로 중단하고, 후에 개재할 수 있도록하여 다른 프로그램의 실행으로 옮기는 끼어드는 동작이 가능한 마이크로컴퓨우터가 제어회로로서 사용되고 있는 경우에 있어서는 다음과 같은 불량상태가 발생한다. 즉, 스탠드바이 모우드동작을 지령하는 스탠드바이 신호 및 끼어드는 동작을 요구하는 끼어들기 요구신호가 저레벨신호로부터 이루어져 있으며 이 스탠드바이 신호 및 끼어들기 요구신호의 각각을 출력하는 회로의 출력단자의 레벨이 전원 온때에 있어서 전원의 인가와 거의 동시에 고레벨로되는 것이 통상임으로 스탠드바이 신호 및 끼어들기 우구신호가 충분히 고레벨로 되기전에 리세트신호에 의하여 마이크로컴퓨우터의 초기설정이 이루어진후에 스탠드바이 모우드 동작 지령 혹은 끼어들기 요구가 잘못되어 접수되어서 제어회로가 오동작하게되는 불량상태가 발생하는 것이다.However, also in this embodiment, since the reset signal RESET is output immediately after the power is turned on, the stand-by mode operation of holding the contents of the RAM (read and write memory) while receiving the backup power even during the power-off, or When a microcomputer capable of interrupting the execution of one program by hardware means and allowing it to intervene later to move to another program is used as a control circuit, the following bad condition occurs. do. That is, the standby signal for commanding the standby mode operation and the interrupt request signal for interrupting operation are composed of the low level signal, and the level of the output terminal of the circuit outputting each of the standby signal and the interrupt request signal is increased. It is normal to turn on the high level at the same time as the power is applied when the power is turned on. After the initial setting of the microcomputer is performed by the reset signal before the standby signal and the interruption gear signal are sufficiently high level, the standby mode operation command or A bad condition occurs where the interrupt request is received incorrectly and the control circuit malfunctions.
따라서, 본 고안의 목적은 전원 온. 오프가 단시간내에 반복된 경우라 하더라도 전원이 온한때로부터 소정시간 경과후에 소정시간폭을 지닌 초기설정용 리세트신호를 확실히 출력하여 제어회로의 오동작을 방지할 수 있는 초기설정용 리세트신호 발생회로를 제공하는 것이다.Therefore, the purpose of the present invention is power on. Even if the off is repeated within a short time, the reset signal generating circuit for initial setting can be prevented from malfunctioning of the control circuit by reliably outputting an initial reset signal having a predetermined time width after a predetermined time has elapsed since the power is turned on. To provide.
본 고안에 의한 초기설정용 리세트신호발생회로는, 전원이 오프된때 순간적으로 충전전하가 방전되는 적분용콘덴서를 배치하여 전원전압을 적분하는 적분회로의 출력의 레벨이 소정레벨에 달하였을 때리세트 신호를 출력하는 구성으로 되어 있다.The reset signal generation circuit for initial setting according to the present invention is arranged when an output capacitor of the integrating circuit integrating the power supply voltage reaches a predetermined level by arranging an integrating capacitor for discharging the charging charge instantaneously when the power is turned off. The set signal is output.
다음에 본고안을 제3도 내지 제6도를 참조하여 상세히 설명한다. 제3도에 있어서, 전원(+B1)으로부터 저항(R7)을 통하여 전하가 적분콘덴서(C3)에 공급되어 축적된다. 이들 저항(R7) 및 콘덴서(C3)에 의하여 적분회로(2)가 구성되어 있다. 그리고 콘덴서(C3)의 충전전압이 적분회로(2)의 적분출력(a)으로서 레벨검출회로(3)에 공급된다. 레벨검출회로(3)에 있어서 적분출력(a)은 정전압 다이오우드(ZD1)의 캐소우드에 공급된다. 다이오우드(ZD1)의 애노우드와 접지간에는 저항(R8)이 접속되어 있다.Next, the present invention will be described in detail with reference to FIGS. 3 to 6. In FIG. 3, electric charge is supplied from the power supply + B 1 through the resistor R 7 to the integrating capacitor C 3 and accumulated. The integrating circuit 2 is constituted by these resistors R 7 and a capacitor C 3 . And it is supplied to the integration output (a) a level detecting circuit 3 of the charging voltage of the capacitor (C 3) an integrating circuit (2). In the level detection circuit 3, the integral output a is supplied to the cathode of the constant voltage diode ZD 1 . A resistor R 8 is connected between the anode of the diode ZD 1 and ground.
이 저항(R6)의 양단간에 레벨검출신호(b)가 도출된다. 이 레벨검출신호(b)는 미분회로(4)에 공급된다. 미분회로(4)는, 입력단과 접지간에 직렬접속된 미분콘덴서(C4) 및 저항(R9)으로 구성되어있다. 콘덴서(C4) 및 저항(R9)의 직렬접속점으로 부터 신호출력회로(5)에 있어서의 트랜지스터(Q4)의 베이스에 미분출력(C)이 공급된다.The level detection signal b is derived between both ends of the resistor R 6 . This level detection signal b is supplied to the differential circuit 4. The differential circuit 4 is composed of a differential capacitor C 4 and a resistor R 9 connected in series between the input terminal and the ground. The differential output C is supplied to the base of the transistor Q 4 in the signal output circuit 5 from the series connection point of the capacitor C 4 and the resistor R 9 .
트랜지스터(Q4)의 에미터는 접지되어 있다. 또, 트랜지스터(Q4)의 콜렉터와 배터리 백업되어 있는 전원(+B2)간에는 콜렉터저항(R10)이 접속되어 있다. 이 트랜지스터(Q4)의 콜렉터로부터 리세트신호(RESET)가 출력된다.The emitter of transistor Q 4 is grounded. The collector resistor R 10 is connected between the collector of the transistor Q 4 and the power supply + B 2 backed up by the battery. The reset signal (RESET) from the collector of the transistor (Q 4) is output.
한편, 적분회로(2)에 있어서의 콘덴서(C3)의 충방전단자에는 전원 오프검출회로(6)에 있어서의 에미터 접지트랜지스터(Q5)의 콜렉터거 접속되어 있다. 전원 오프검출회로(6)에 있어서, 예컨대 전원(+B1, +B2)등을 공급하는 전원장치에 포함되는 전원 트랜스에 있어서의 센터탭부(付) 2차권선(도시하지 않음)으로부터 공급되는 교류전압이 다이오우드(D2,D3)에 의해서 전파정류된 후 평활콘덴서(C5)에 의해서 평활되어 직류전압으로 변환된다. 이 직류전압은, 저항(R11)을 통하여 인버어터(Inv)의 입력 단자에 공급된다.On the other hand, the collector of the emitter ground transistor Q 5 in the power supply off detection circuit 6 is connected to the charge / discharge terminal of the capacitor C 3 in the integration circuit 2. In the power supply off detection circuit 6, for example, it is supplied from a center tap portion secondary winding (not shown) in a power transformer included in a power supply device that supplies power (+ B 1 , + B 2 ) and the like. The alternating voltage is rectified by the diodes D 2 and D 3 , and then smoothed by the smoothing capacitor C 5 to be converted into a DC voltage. The DC voltage, through a resistor (R 11) is supplied to an input terminal of the inverter (Inv).
인버어터(Inv)의 입력단자와 접지간에는 인버어터(Inv)의 입력보호용 정전압 다이오우드(ZD2)가 반대 방향으로 접속되어 있다. 인버어터(Inv)의 출력이 트랜지스터(Q5)의 베이스에 공급되어서 트랜지스터(Q5)를 온, 오프시킨다. 이상의 구성에 있어서의 각부의 동작을 제4도를 참조하여 설명한다. 제4(a)도는 적분출력(a)의 파형도, 제4(b)도는 레벨검출신호(b)의 파형도, 제4(c)도는 미분출력(c)의 파형도, 제4(d)도는 리세트신호(RESET)의 파형도이다.An input protection constant voltage diode ZD 2 of the inverter Inv is connected in the opposite direction between the input terminal of the inverter Inv and the ground. Inverted be supplied to the base of eoteo output transistor (Q 5) of (Inv) turns on the transistor (Q 5), it is turned off. The operation of each part in the above configuration will be described with reference to FIG. 4 (a) is a waveform diagram of the integral output (a), 4 (b) is a waveform diagram of the level detection signal (b), 4 (c) is a waveform diagram of the differential output (c), and (d) Is a waveform diagram of the reset signal RESET.
시각(t1)에 있어서 전원투입에 따라서 전원(+B1)이 인가되면 전원(+B1)으로부터 저항(R7)을 통하여 콘C덴서(3)에 전하가 공급되어서 축적되기 시작한다. 그렇게하면, 콘덴서(C3)의 충전전압인 적분출력(a)의 레벨이 저항(R7)과 콘덴서(C3)에 의하여 정해지는 시정수(τ1)를 가지고 상승한다. 이 적분출력(a)의 레벨이 시각(t1)으로부터 시간(T1) 경과후에 있어서 정전압다이오우드(ZD1)의 제너전압과 같은 소정레벨에 달하여서 정전압다이오우드(ZD1)가 온으로 되어서 저항(R8)에 전류가 흘러, 고레벨신호로 이루어지는 레벨 검출신호(b)가 발생한다(시각 T2).When the power supply + B 1 is applied in accordance with the power supply at time t 1 , electric charge is supplied from the power supply + B 1 to the capacitor 3 through the resistor R 7 and starts to accumulate. Then, it rises with the time constant (τ 1) that is determined by a capacitor (C 3) the charging voltage of the integration output (a) level, the resistance (R 7) of the capacitor (C 3). After the time T 1 has elapsed from the time t 1 , the integrated output a reaches a predetermined level equal to the zener voltage of the constant voltage diode ZD 1 , whereby the constant voltage diode ZD 1 is turned on and the resistor is turned on. A current flows through R 8 to generate a level detection signal b consisting of a high level signal (time T 2 ).
이 레벨검출신호(b)가 미분회로(4)에 있어서 미분되어, 트랜지스터(Q4)의 베이스에 공급되는 미분출력(C)의 레벨이 순간적으로 상승하여 트랜지스터(Q4)가 온으로된때의 베이스. 에미터간 전압(약 0.7V)과 같게된다(시각 t2). 그 결과, 시각(t2)에 있어서 트랜지스터(Q4)가 온으로 되어 리세트신호(RESET)가 출력되기 시작한다. 그리고 시각(t2)으로부터 콘덴서(C4) 및 저항(R7)에 의해서 정해지는 시정수에 응한 시간(T2)이 경과하면, 미분출력(C)의 레벨이 콘덴서(C4) 및 저항(R9)에 의해서 정해지는 시정수(τ2)를 가지고 저하하기 시작함과 동시에 트랜지스터(Q4)가 오프로 되어서 리세트신호(RESET)가 소멸한다(시각 t3).The level detection signal (b) is a differential in the differential circuit 4, the level of the transistor (Q 4), the differential output (C) to be supplied to the base of the instantaneously boost when the transistor (Q 4) in the On Bass. It becomes equal to the voltage between emitters (about 0.7V) (time t 2 ). As a result, the transistor Q 4 is turned on at the time t 2 and the reset signal RESET starts to be output. And the time (t 2) from the condenser (C 4) and a time that depends on the resistance (R 7) a time constant that is determined by (T 2) is elapsed, the level of the differential output (C) a capacitor (C 4) and a resistor With the time constant τ 2 determined by (R 9 ), the voltage starts to decrease, and at the same time, the transistor Q 4 is turned off and the reset signal RESET disappears (time t 3 ).
다음에 전원오프에 따라서 전원오프 검출회로(6)에 공급되어 있는 교류전압이 소멸하면 다이오우드(D1, D2) 및 콘덴서(C5)에 의해서 교류전압으로부터 변환되어서 발생하고 있던 직류전압이 소멸하여 인버어터(Inv)의 입력단자의 레벨이 저레벨로 된다.Next, when the AC voltage supplied to the power-off detection circuit 6 disappears in accordance with the power-off, the DC voltage generated by conversion from the AC voltage by the diodes D 1 and D 2 and the capacitor C 5 disappears. Therefore, the level of the input terminal of the inverter Inv becomes low level.
그렇게되면, 트랜지스터(Q5)의 베이스에 공급되고 있는 인버어터(Inv)의 출력이 고레벨로 되어서 트랜지스터(Q5)가 온으로 된다. 그결과, 콘덴서(C3)에 축적되어 있는 전하가 급속히 방전되어서 소멸한다. 또, 콘덴서(C3)에 축적되어 있는 전하는 정전압다이오우드(ZD1), 트랜지스터(Q5) 및 저항(R9)을 통하여 방전된다.When that happens, the output of the inverter (Inv) being supplied to the base of the transistor (Q 5) is to be at a high level, the transistor (Q 5) on. As a result, the charge stored in the capacitor C 3 is rapidly discharged and disappears. The charge accumulated in the capacitor C 3 is discharged through the constant voltage diode ZD 1 , the transistor Q 5 , and the resistor R 9 .
이상의 동작에 있어서, 리세트신호(RESET)의 출력되는 타이밍이 전원에 온으로 된 때로 부터 시정수(τ1) 및 정전압다이오우드(ZD1)의 제너전압에 의해서 정해지는 소정시간 경과후로 되어 있다. 이 때문에, 제5도에 표시한 바와 같이 끼어들기 요구신호(IRQ), 스탠드바이신호(ST-BY), 전원(+B2)의 각각이 완전히 고레벨로 된 후 리세트신호(RESET)가 출력되도록 할수가 있는 것이다. 또 전원오프에 따라서 적분 콘덴서(C3)에 있어서의 축적전하가 급속히 방전되어서 적분콘덴서(C3)가 급속히 초기상태로 되돌아오며, 다시 저항(R9)의 저항치를 작게하므로써 미분콘덴서(C4)에 있어서의 축적전하가 급속히 방전되어서 미분 콘덴서(C4)도 급속히 초기상태로 되돌아오도록 할수가 있으므로 제6도에 표시한 바와 같이, 전원온, 오프가 단시간내에 반복되어서 전원이 오프직후에 재차 온으로 되어도 전원이 온때로부터 소정시간(T1) 경과 후에 소정시간(T2) 폭을 지닌 리세트신호(RESET)가 확실하게 출력되도록 할수가 있는 것이다.In the above operation, and is after the lapse of a predetermined time which is determined by the zener voltage of the reset signal (RESET) can be from the time they have been turned to the electrical time constant timing (τ 1) and a constant voltage diode (ZD 1) is output. For this reason, as shown in FIG. 5, the reset signal RESET is output after each of the interrupt request signal IRQ, the standby signal ST-BY, and the power supply (+ B 2 ) is completely high. I can do it. In addition to the power supply off and thus it is the accumulated charge is discharged rapidly at the integration capacitor (C 3) the integration capacitor (C 3) is rapidly By comes back to the initial state, the smaller the resistance of the back resistance (R 9) differentiating capacitor (C 4 Accumulated charges in the C) can be rapidly discharged and the differential capacitor C 4 can also be returned to the initial state rapidly. As shown in FIG. Even if it is turned on, the reset signal RESET having a predetermined time T 2 width can be reliably output after a predetermined time T 1 has elapsed since the power is turned on.
이상 상술한 바와 같이 본 고안에 의한 초기설정용 리세트신호발생회로는, 전원 온, 오프가 단시간내에 반복된 경우도 전원이 온 때로부터 소정시간 경과 후에 소정시간 폭을 지닌 리세트신호를 확실하게 출력할 수 있는 구성으로 되어 있으므로 제어회로의 초기설정이 되지 않던가 혹은 초기설정이된 후 끼어들기 요구신호등이 잘못되어 접수되므로써 제어회로가 오동작하는 것을 방지할 수가 있게 된다.As described above, the reset signal generation circuit for initial setting according to the present invention reliably generates a reset signal having a predetermined time width after a predetermined time has elapsed from when the power is turned on, even when the power on and off are repeated within a short time. Since the control circuit can be outputted, it is possible to prevent the control circuit from malfunctioning by not receiving the initial setting of the control circuit or receiving an interrupt request signal after the initial setting.
Claims (1)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56-98974 | 1981-07-01 | ||
| JP1981098974U JPS586437U (en) | 1981-07-01 | 1981-07-01 | Reset signal generation circuit for initial setting |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR830004349U KR830004349U (en) | 1983-12-30 |
| KR860002473Y1 true KR860002473Y1 (en) | 1986-09-25 |
Family
ID=29893721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019820004085U KR860002473Y1 (en) | 1981-07-01 | 1982-05-25 | Reset circuit for initial setup |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS586437U (en) |
| KR (1) | KR860002473Y1 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5034446A (en) * | 1973-07-30 | 1975-04-02 | ||
| JPS5164637A (en) * | 1974-12-02 | 1976-06-04 | Otani Shigeki | Doreentoratsupuno doreenryushitsuryochoseisochi |
| JPS5442455U (en) * | 1977-08-30 | 1979-03-22 |
-
1981
- 1981-07-01 JP JP1981098974U patent/JPS586437U/en active Granted
-
1982
- 1982-05-25 KR KR2019820004085U patent/KR860002473Y1/en active
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0317474Y2 (en) | 1991-04-12 |
| JPS586437U (en) | 1983-01-17 |
| KR830004349U (en) | 1983-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4387332A (en) | Apparatus for successively charging rechargeable batteries | |
| US5426776A (en) | Microprocessor watchdog circuit | |
| KR840001226B1 (en) | Pulse generator for a horizontal defflection system | |
| US5212664A (en) | Information card with dual power detection signals to memory decoder | |
| JP3474587B2 (en) | Reset control device for microcomputer system | |
| CA2013296C (en) | Memory drive device and method | |
| EP0030816B1 (en) | A.c. electrical supply signalling arrangements | |
| US4453115A (en) | DC Motor control system | |
| JPH01174268A (en) | Detector for instantaneous disconnection of dc power supply | |
| KR860002473Y1 (en) | Reset circuit for initial setup | |
| US5737163A (en) | DC-AC converter protection | |
| US5804995A (en) | Monitoring circuit for a supply voltage | |
| KR930000668B1 (en) | Iginition monitoring circuit for an ignition system | |
| EP0851717B1 (en) | Electronic flash device | |
| JP2507594B2 (en) | Slow start circuit | |
| JPH08221141A (en) | Power supply circuit | |
| JPH0345795B2 (en) | ||
| JP2503336B2 (en) | Overcharge prevention method | |
| KR970003829Y1 (en) | Service interruption sensing device of home electric apparatus | |
| JPS5838435Y2 (en) | Reset signal generation circuit | |
| KR880000768Y1 (en) | Power circuit | |
| JPH069553Y2 (en) | Power supply circuit | |
| JPH02174527A (en) | Uninterruptible power source equipment | |
| JP2712873B2 (en) | Battery charge monitoring circuit | |
| JP2714689B2 (en) | Microcomputer reset circuit |