KR100282227B1 - 지연동기루프회로 - Google Patents

지연동기루프회로 Download PDF

Info

Publication number
KR100282227B1
KR100282227B1 KR1019980045679A KR19980045679A KR100282227B1 KR 100282227 B1 KR100282227 B1 KR 100282227B1 KR 1019980045679 A KR1019980045679 A KR 1019980045679A KR 19980045679 A KR19980045679 A KR 19980045679A KR 100282227 B1 KR100282227 B1 KR 100282227B1
Authority
KR
South Korea
Prior art keywords
control signal
clocks
interpolation
delay
clock
Prior art date
Application number
KR1019980045679A
Other languages
English (en)
Other versions
KR20000027687A (ko
Inventor
손장섭
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980045679A priority Critical patent/KR100282227B1/ko
Publication of KR20000027687A publication Critical patent/KR20000027687A/ko
Application granted granted Critical
Publication of KR100282227B1 publication Critical patent/KR100282227B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 지연동기루프회로에 관한 것으로, 인터폴에이터에 입력되는 두 클럭의 위상차의 중간값 근처에서는 인터폴레이션이 이루어지지 않도록 하여, 인터폴레이션 방식을 사용하는 지연동기루프회로에서 발생하는 과도현상을 방지하는데 그 목적이 있다.
이와 같은 목적의 본 발명은 위상 발생부와 클럭 선택부, 인터폴레이션 제어부, 인터폴레이터, 지연 제어부를 포함하여 이루어진다. 위상 발생부는 외부클럭보다 일정각도의 배수의 위상을 갖는 다수의 클럭을 발생시킨다. 클럭 선택부는 제 1 제어신호를 입력받아 위상 발생부에서 발생한 다수의 클럭 가운데 제 1 제어신호의 값에 따라 선택되는 인접한 두 개의 클럭을 출력한다. 인터폴레이션 제어부는 클럭 선택부에서 출력되는 두 개의 클럭을 입력받아, 두 개의 클럭의 위상차의 중앙 근처에서는 일정 시간동안 인터폴레이션이 이루어지지 않도록 제어한다. 인터폴레이터는 제 2 제어신호와 인터폴레이션 제어부에서 출력되는 두 개의 클럭을 입력받아, 제 2 제어신호를 통하여 제공되는 지연정보에 따라 두 개의 클럭을 인터폴레이션하여 내부클럭을 발생시킨다. 위상 검출부는 외부클럭과 내부클럭의 위상차를 검출한다. 지연 제어부는 위상차 검출부에 의해 검출된 위상차로부터 제 1 제어신호를 발생시켜서 클럭 선택부와 인터폴레이션 제어부로 출력하고, 제 2 제어신호를 발생시켜서 인터폴레이터로 출력한다.

Description

지연동기루프회로
본 발명은 지연동기루프회로에 관한 것으로, 특히 인터폴레이션 방식(Interpolation Method)을 이용하여 지연동작을 제어하는 지연동기루프회로에 관한 것이다.
지연동기루프회로는 입력신호와 클럭신호의 위상차에 따라 출력신호를 지연시켜 출력함으로써 입력신호와 출력신호의 위상을 일치시키는 회로이다. 이와 같은 지연동기루프회로 중에서 인터폴레이션 방식을 사용하는 종래의 지연동기루프회로를 도 1에 나타내었다.
위상 발생부(102)는 외부클럭(CLK_EXT)을 입력받아 이 외부클럭(CLK_EXT)보다 45도 크기의 배수의 위상을 갖는 다수의 클럭을 발생시킨다. 예를 들면, 외부클럭(CLK_EXT)의 위상이 x일 때 x+0°, x+45°, x+90°, ···, x+315°, x+360°의 위상을 갖는 클럭을 발생시키는 것이다.
클럭 선택부(104)는 지연 제어부(112)로부터 출력되는 제 1 제어신호(114)를 입력받아 위상 발생부(102)에서 발생한 다수의 클럭 가운데 제 1 제어신호(114)의 값에 따라 결정되는 인접한 두 개의 클럭을 선택하여 인터폴레이터(106)로 출력한다.
인터폴레이터(106)는 클럭 선택부(104)에서 출력되는 두 개의 클럭과 제 2 제어신호(116)를 입력받는다. 인터폴레이터(106)는 제 2 제어신호(116)를 통하여 제공되는 지연정보에 따라 두 개의 클럭을 인터폴레이션하여 내부클럭(CLK_INT)을 발생시킨다. 인터폴레이터(106)에는 두 개의 드라이버가 구비되어 있다. 이 두 개의 드라이버는 입력된 두 개의 클럭에 의해 각각 구동되는데, 이 가운데 위상이 앞서는(지연이 작은) 클럭에 의해 구동되는 드라이버가 내부클럭(CLK_INT)의 위상을 결정한다.
위상 검출부(108)는 외부클럭(CLK_EXT)과 내부클럭(CLK_INT)을 입력받아 그 위상차를 검출한다.
지연 제어부(112)는 위상차 검출부(108)에 의해 검출된 위상차를 바탕으로 하여 제 1 제어신호(114)와 제 2 제어신호(116)를 발생시킨다. 제 1 제어신호(114)는 클럭 선택부(104)에 입력되고, 제 2 제어신호(116)는 인터폴레이터(106)에 입력된다. 제 1 제어신호(114)는 상술한 것처럼 클럭 선택부(104)에서 인접한 두 개의 클럭을 선택하는데 사용되며, 제 2 제어신호(116)는 인터폴레이터(106)의 인터폴레이션 제어값으로 사용된다.
이와 같은 종래의 지연동기루프회로는 인터폴레이션 방식을 사용한다. 인터폴레이션은 비선형 전달함수의 특성을 나타내며, 이와 같은 인터폴레이션의 비선형 특성곡선을 도 2에 나타내었다. 도 2에서 세로축은 클럭 선택부(104)에 의해 선택된 두 개의 클럭의 위상을 나타낸 것으로, x+0°와 x+45°의 경우를 나타내었다. 세로축의 값이 0일 때에는 위상이 앞서는 클럭에 의한 드라이버의 구동능력이 최대인 것을 의미하고, 1일 때에는 위상이 느린 클럭에 의한 드라이버의 구동능력이 최대인 것을 의미한다.
도 2의 특성곡선을 보면, 두 클럭의 위상의 중간값인 x+22.5°근처에서 드라이버의 구동능력의 변화율이 매우 작다. 역으로, 드라이버 구동능력의 작은 차이에도 위상이 과도한 변화율을 갖게되는 것이다. 이처럼 위상의 변화율과 구동능력의 변화율이 비례적이지 않기 때문에 종래의 지연동기루프회로에서는 안정된 내부클럭 발생동작을 기대하기 어렵다.
이에 본 발명은 인터폴에이터에 입력되는 두 클럭의 위상차의 중간값 근처에서는 인터폴레이션이 이루어지지 않도록 하여, 인터폴레이션 방식을 사용하는 지연동기루프회로에서 발생하는 과도현상을 방지하는데 그 목적이 있다.
이와 같은 목적의 본 발명은 위상 발생부와 클럭 선택부, 인터폴레이션 제어부, 인터폴레이터, 지연 제어부를 포함하여 이루어진다.
위상 발생부는 외부클럭보다 일정각도의 배수의 위상을 갖는 다수의 클럭을 발생시킨다. 클럭 선택부는 제 1 제어신호를 입력받아 위상 발생부에서 발생한 다수의 클럭 가운데 제 1 제어신호의 값에 따라 선택되는 인접한 두 개의 클럭을 출력한다. 인터폴레이션 제어부는 클럭 선택부에서 출력되는 두 개의 클럭을 입력받아, 두 개의 클럭의 위상차의 중앙 근처에서는 일정 시간동안 인터폴레이션이 이루어지지 않도록 제어한다. 인터폴레이터는 제 2 제어신호와 인터폴레이션 제어부에서 출력되는 두 개의 클럭을 입력받아, 제 2 제어신호를 통하여 제공되는 지연정보에 따라 두 개의 클럭을 인터폴레이션하여 내부클럭을 발생시킨다. 위상 검출부는 외부클럭과 내부클럭의 위상차를 검출한다. 지연 제어부는 위상차 검출부에 의해 검출된 위상차로부터 제 1 제어신호를 발생시켜서 클럭 선택부와 인터폴레이션 제어부로 출력하고, 제 2 제어신호를 발생시켜서 인터폴레이터로 출력한다.
도 1은 인터폴레이션 방식을 사용하는 종래의 지연동기루프회로의 블록도.
도 2는 종래의 지연동기루프회로의 특성곡선을 나타낸 그래프.
도 3은 본 발명에 따른 지연동기루프회로의 블록도.
도 4는 본 발명에 따른 지연동기루프회로의 인터폴레이션 제어부를 나타낸 블록도.
* 도면의 주요 부분에 대한 부호의 설명 *
102, 302 : 위상 발생부 104, 304 : 클럭 선택부
106, 306 : 인터폴레이터 108, 308 : 위상 검출부
112, 312 : 지연 제어부 318 : 인터폴레이션 제어부
402, 404 : 가변 지연부 406 : 회피 제어부
412 : 회피값 결정부 416 : 카운터
이와 같이 이루어지는 본 발명의 바람직한 실시예를 도 3 내지 도 4를 참조하여 설명하면 다음과 같다. 먼저 도 3은 본 발명에 따른 지연동기루프회로의 블록도이다.
위상 발생부(302)는 외부클럭(CLK_EXT)을 입력받아 이 외부클럭(CLK_EXT)보다 45도 크기의 배수의 위상을 갖는 다수의 클럭을 발생시킨다. 예를 들면, 외부클럭(CLK_EXT)의 위상이 x일 때 x+0°, x+45°, x+90°, ···, x+315°, x+360°의 위상을 갖는 클럭을 발생시키는 것이다.
클럭 선택부(304)는 지연 제어부(312)로부터 출력되는 제 1 제어신호(314)를 입력받아 위상 발생부(302)에서 발생한 다수의 클럭 가운데 제 1 제어신호(314)의 값에 따라 결정되는 인접한 두 개의 클럭을 선택하여 인터폴레이션 제어부(318)로 출력한다.
인터폴레이션 제어부(318)는 클럭 선택부(304)에서 출력되는 두 개의 클럭을 입력받아, 두 개의 클럭의 위상차의 중간값 근처에서는 일정 시간동안 인터폴레이션이 이루어지지 않도록 제어한다.
인터폴레이터(306)는 인터폴레이션 제어부(318)에서 출력되는 두 개의 클럭과 제 2 제어신호(316)를 입력받는다. 인터폴레이터(306)는 제 2 제어신호(316)를 통하여 제공되는 지연정보에 따라 두 개의 클럭을 인터폴레이션하여 내부클럭(CLK_INT)을 발생시킨다. 인터폴레이터(306)에는 두 개의 드라이버가 구비되어 있다. 이 두 개의 드라이버는 입력된 두 개의 클럭에 의해 각각 구동되는데, 이 가운데 위상이 앞서는(지연이 작은) 클럭에 의해 구동되는 드라이버가 내부클럭(CLK_INT)의 위상을 결정한다.
위상 검출부(308)는 외부클럭(CLK_EXT)과 내부클럭(CLK_INT)을 입력받아 그 위상차를 검출한다.
지연 제어부(312)는 위상차 검출부(308)에 의해 검출된 위상차를 바탕으로 하여 제 1 제어신호(314)와 제 2 제어신호(316)를 발생시킨다. 제 1 제어신호(314)는 클럭 선택부(304)와 인터폴레이션 제어부(318)에 입력되고, 제 2 제어신호(316)는 인터폴레이터(306)에 입력된다.
제 1 제어신호(314)는 상술한 것처럼 클럭 선택부(304)에서 인접한 두 개의 클럭을 선택하는데 사용되며, 또 인터폴레이션 제어부(318)에서 회피값을 결정하는데 사용된다. 제 2 제어신호(316)는 인터폴레이터(306)의 인터폴레이션 제어값으로 사용된다.
도 4는 본 발명에 따른 지연동기루프회로의 인터폴레이션 제어부를 나타낸 블록도이다.
제 1 가변 지연부(402)에는 인터폴레이션 제어부(318)에 입력된 두 개의 클럭 가운데 하나가 입력되고, 제 2 가변 지연부(404)에는 나머지 하나의 클럭이 입력된다. 이 두 개의 가변 지연부(402)(404)는 카운터(416)에서 출력되는 제 3 제어신호(418)에 의해 지연 크기가 결정된다.
회피값 결정부(412)는 제 1 제어신호(314)를 입력받아, 이로부터 회피값(414)을 결정하여 카운터(412)로 출력한다. 회피값(414)은 상술한 두 개의 가변 지연부(402)(404)에 입력된 두 개의 클럭의 위상차의 중간값을 중심으로 하여 인터폴레이션이 이루어지지 않도록 하고자 하는 구간을 결정하기 위한 값이다.
회피값(414)을 입력받은 카운터(416)는 회피값(414)만큼 카운트하여 제 3 제어신호(418)를 발생시킨다. 이 제 3 제어신호(418)는 제 1 가변 지연부(402)와 제 2 가변 지연부(404)의 지연값을 결정한다.
위상 발생부(302)에서 발생하는 각각의 클럭의 위상차는 45°씩이므로, 이 45°의 중간값은 22.5°이다. 지연 제어부(312)에서 출력되는 제 2 제어신호(316)의 비트수가 8비트인 경우에는 45°의 인터폴레이션을 위하여 8비트 모두가 1의 논리값을 갖게될 것이다. 그러나 22.5°의 인터폴레이션을 위해서라면 8비트 가운데 최상위 비트만이 논리값 1을 갖게될 것이며(즉, 1/2로 감소), 이를 십진수로 바꾸면 128이 된다. 따라서 제 2 제어신호(316)의 값이 128 근처이면 위상차가 중간값의 근처임을 알 수 있다.
외부클럭(CLK_EXT)과 내부클럭(CLK_INT)의 위상차가 11.25°(=90°/4)라면, 제 2 제어신호(316)의 값은 64가된다. 따라서 카운터(416)는 64(=128-64)만큼 카운트를 수행하여 두 개의 가변 지연부(402)(404)를 제어한다. 이로써 가변 지연부(402)(404)에서 출력되는 두 클럭의 위상이 급격하게 변화하지 않는 것이다.
도 4에서 회피 제어부(406)의 역할은 다음과 같다. 상술한 11.25°의 위상차가 발생한 경우 인터폴레이터(306)에서는 업 카운트가 수행되는 것이 원칙이지만, 위상 검출부(308)의 출력에 따라 카운트가 수행되지 않거나, 다운 카운트될 수 있다. 뿐만 아니라 카운터(416)에서도 카운트가 수행되지 않을 수 있다. 이는 지연동기루프회로의 전체적인 동작의 균형을 맞추기 위한 것이다.
예를 들면, 위상 검출부에 의해 검출된 위상차에 따라 인터폴레이터(306)의 제어값(즉 제 2 제어신호 316)을 감소시켜야 한다면 카운터(416)는 정지하고, 제 2 제어신호(316)의 값은 감소시킨다. 반대로 인터폴레이터(306)의 제어값인 제 2 제어신호(316)를 증가시켜야 한다면 카운터(416)는 업카운트 되도록 하고 제 2 제어신호(316)의 값은 그대로 유지시킨다. 이와 같은 제어기능이 회피 제어부(406) 및 회피 제어부(406)에서 출력되는 제어신호(320)(408)(410)에 의해 이루어진다.
본 발명은 인터폴에이터에 입력되는 두 클럭의 위상차의 중간값 근처에서는 인터폴레이션이 이루어지지 않도록 하여, 인터폴레이션 방식을 사용하는 지연동기루프회로에서 발생하는 과도현상을 방지한다.

Claims (3)

  1. 지연동기루프회로에 있어서,
    외부클럭보다 일정각도의 배수의 위상을 갖는 다수의 클럭을 발생시키는 위상 발생부와;
    제 1 제어신호가 입력되고, 상기 위상 발생부에서 발생한 다수의 클럭 가운데 상기 제 1 제어신호의 값에 따라 선택되는 인접한 두 개의 클럭을 출력하는 클럭 선택부와;
    상기 클럭 선택부에서 출력되는 두 개의 클럭이 입력되고, 상기 두 개의 클럭의 위상차의 중앙 근처에서는 일정 시간동안 인터폴레이션이 이루어지지 않도록 제어하는 인터폴레이션 제어부와;
    제 2 제어신호가 입력되고, 상기 인터폴레이션 제어부에서 출력되는 두 개의 클럭이 입력되며, 상기 제 2 제어신호를 통하여 제공되는 지연정보에 따라 상기 두 개의 클럭을 인터폴레이션하여 내부클럭을 발생시키는 인터폴레이터와;
    상기 외부클럭과 상기 내부클럭의 위상차를 검출하는 위상 검출부와;
    상기 위상차 검출부에 의해 검출된 위상차로부터 상기 제 1 제어신호를 발생시켜서 상기 클럭 선택부와 상기 인터폴레이션 제어부로 출력하고, 상기 제 2 제어신호를 발생시켜서 상기 인터폴레이터로 출력하는 지연 제어부를 포함하는 지연동기루프회로.
  2. 청구항 1에 있어서, 상기 제 2 제어신호가 상기 인터폴레이터의 인터폴레이션 제어값인 것이 특징인 지연동기루프회로.
  3. 청구항 1에 있어서, 상기 인터폴레이션 제어부는,
    상기 두 개의 클럭 가운데 하나가 입력되고, 제 3 제어신호에 의해 지연 크기가 결정되도록 이루어지는 제 1 가변 지연부와;
    상기 두 개의 클럭 가운데 나머지 하나가 입력되고, 상기 제 3 제어신호에 의해 지연 크기가 결정되도록 이루어지는 제 2 가변 지연부와;
    상기 제 1 제어신호로부터 회피값을 결정하여 출력하는 회피값 결정부와;
    상기 회피값만큼 카운트하여 상기 제 1 가변 지연부와 상기 제 2 가변 지연부의 지연값을 결정하는 상기 카운터를 포함하여 이루어지는 것이 특징인 지연동기루프회로.
KR1019980045679A 1998-10-29 1998-10-29 지연동기루프회로 KR100282227B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045679A KR100282227B1 (ko) 1998-10-29 1998-10-29 지연동기루프회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045679A KR100282227B1 (ko) 1998-10-29 1998-10-29 지연동기루프회로

Publications (2)

Publication Number Publication Date
KR20000027687A KR20000027687A (ko) 2000-05-15
KR100282227B1 true KR100282227B1 (ko) 2001-02-15

Family

ID=19556022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045679A KR100282227B1 (ko) 1998-10-29 1998-10-29 지연동기루프회로

Country Status (1)

Country Link
KR (1) KR100282227B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100656370B1 (ko) * 2005-12-05 2006-12-11 한국전자통신연구원 위상 보간 클럭을 이용한 데이터 복원 장치 및 방법
KR100768090B1 (ko) * 2006-06-19 2007-10-17 한국전자통신연구원 디코딩의 계산량 감소를 위한 파형 인터폴레이션 인코딩장치 및 그 방법
US7899667B2 (en) 2006-06-19 2011-03-01 Electronics And Telecommunications Research Institute Waveform interpolation speech coding apparatus and method for reducing complexity thereof
KR102653891B1 (ko) * 2016-11-30 2024-04-02 삼성전자주식회사 지연 클록 신호의 위상을 보간하기 위한 위상 보간기 및 이를 포함하고, 위상이 보간된 클록 신호를 이용하여 데이터 샘플링을 수행하는 장치

Also Published As

Publication number Publication date
KR20000027687A (ko) 2000-05-15

Similar Documents

Publication Publication Date Title
US7224199B1 (en) Circuit and method for digital delay and circuits incorporating the same
US4657406A (en) Timing generating device
EP0183875B1 (en) Clocked logic device
US6292040B1 (en) Internal clock signal generating circuit having function of generating internal clock signals which are multiplication of an external clock signal
KR100340658B1 (ko) 지연형 위상 동기 회로
US6104228A (en) Phase aligner system and method
EP1246368B1 (en) Semiconductor device
KR20080076615A (ko) 쉬프터와 가산기를 이용하여 지연 시간을 조절하는 지연고정 루프 및 클럭 지연 방법
KR100282227B1 (ko) 지연동기루프회로
US7106117B2 (en) Delayed clock signal generator
EP1913696A1 (en) Delay-locked loop
US7057419B2 (en) Phase synchronization circuit
US6028461A (en) Clock adjusting circuit and method to adjust a delay value of a clock input signal
KR100618555B1 (ko) 모터속도 검출장치
CN107634739B (zh) 关于可变分频比的分频器
KR100487653B1 (ko) 보호기능을 갖는 지연동기 루프 회로
US7061285B2 (en) Clock doubler
US7362156B2 (en) Reliable phase adjustment circuit
US6108679A (en) Discontinuous signal interpolation circuit
JP3126610B2 (ja) クロック作成回路におけるカウンタの制御方法
KR101775636B1 (ko) 주파수 합성기를 구비한 클럭신호 생성 회로
JP4518377B2 (ja) Ｄｌｌ回路
KR100506177B1 (ko) 디지털 지연 동기 루프 회로
JP2944536B2 (ja) ｎビットメモリ回路
JPS63258112A (ja) 逓倍回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee