KR100281251B1 - Horizontal Insulated Gate Bipolar Transistor - Google Patents
Horizontal Insulated Gate Bipolar Transistor Download PDFInfo
- Publication number
- KR100281251B1 KR100281251B1 KR1019920013334A KR920013334A KR100281251B1 KR 100281251 B1 KR100281251 B1 KR 100281251B1 KR 1019920013334 A KR1019920013334 A KR 1019920013334A KR 920013334 A KR920013334 A KR 920013334A KR 100281251 B1 KR100281251 B1 KR 100281251B1
- Authority
- KR
- South Korea
- Prior art keywords
- main
- insulated gate
- semiconductor region
- bipolar transistor
- gate bipolar
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 description 14
- 230000000694 effects Effects 0.000 description 7
- 230000010354 integration Effects 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 210000001520 comb Anatomy 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052809 inorganic oxide Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000007522 mineralic acids Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41716—Cathode or anode electrodes for thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Abstract
가로형 절연게이트 바이폴라 트랜지스터는 그내에 베이스층(13)과 콜렉터층(14)을 구비한 드리프트 영역(12)을 갖는다. 에미터층(15)은 베이스층에 형성된다. 제어전극(4)과 게이트 절연층(5)을 포함한 게이트전극구조(4,5)는 베이스층(13)과 접촉하고, 드리프트층(12)과 에미터층(15)과도 접촉한다. 에미터 전극(2)은 에미터층(15)에 접촉하고, 베이스층(13)과 콜렉터 전극(3)은 콜렉터층(14)에 접촉한다. 에미터와 콜렉터 전극(2,3)은 연장되고, 그들의 저항 퍼 유닛 길이의 비율은 0.5내지 2.0비율에 있다. 이것은 전극(2,3)을 따라 부분적인 높은 전류밀도를 줄이는 것이 가능하여 기생 사이리스터에 기인한 래치-업의 위험을 줄인다. 콜렉터와 에미터 전극(2,3)은 같은 폭과 두께로 될 수 있고, 또는 다른 폭과 두께로 될 수 있고, 각각 보조부분을 가질 수 있어서, 그들의 저항 퍼 유닛 길이는 바람직한 범위내에 있다. 이러한 복수의 트랜지스터는 배열에서 함께 제조될 수 있다.The horizontal insulated gate bipolar transistor has a drift region 12 having a base layer 13 and a collector layer 14 therein. The emitter layer 15 is formed in the base layer. The gate electrode structures 4 and 5 including the control electrode 4 and the gate insulating layer 5 are in contact with the base layer 13 and also in contact with the drift layer 12 and the emitter layer 15. The emitter electrode 2 is in contact with the emitter layer 15, and the base layer 13 and the collector electrode 3 are in contact with the collector layer 14. The emitter and collector electrodes 2, 3 extend and the ratio of their resistance fur unit lengths is in the 0.5 to 2.0 ratio. This makes it possible to reduce the partial high current density along the electrodes 2, 3, thereby reducing the risk of latch-up due to parasitic thyristors. The collector and emitter electrodes 2, 3 can be of the same width and thickness, or can be of different width and thickness, and can each have an auxiliary portion, so that their resistance fur unit lengths are within the desired range. Such a plurality of transistors may be manufactured together in an arrangement.
Description
제1도는 본 발명의 제1실시예에 따른 가로형 절연게이트 바이폴라 트랜지스터 배열의 평면도.1 is a plan view of a horizontal insulated gate bipolar transistor array according to a first embodiment of the present invention.
제2도는 제1도의 선 A-A′을 따른 단면도.2 is a cross-sectional view along the line A-A 'of FIG.
제3도는 제1도의 트랜지스터 배열에서 전류의 흐름을 설명하는 도식적 평면도.3 is a schematic plan view illustrating the flow of current in the transistor arrangement of FIG.
제4도는 제1도 내지 제3도의 실시예에서 래치업 전류와 콜렉터 전극 대 에미터 전극의 폭의 비율 사이의 관계를 보이는 그래프.4 is a graph showing the relationship between the latchup current and the ratio of the width of the collector electrode to the emitter electrode in the embodiments of FIGS.
제5도는 본 발명의 제2실시예인 가로형 절연게이트 바이폴라 트랜지스터의 단면도.5 is a cross-sectional view of a horizontal insulated gate bipolar transistor according to a second embodiment of the present invention.
제6도는 본 발명의 제3실시예인 가로형 절연게이트 바이폴라 트랜지스터의 단면도.6 is a cross-sectional view of a horizontal insulated gate bipolar transistor according to a third embodiment of the present invention.
제7도는 본 발명의 제4실시예인 가로형 절연게이트 바이폴라 트랜지스터의 단면도.7 is a cross-sectional view of a horizontal insulated gate bipolar transistor according to a fourth embodiment of the present invention.
제8도는 본 발명의 제5실시예인 가로형 절연게이트 바이폴라 트랜지스터의 단면도.8 is a cross-sectional view of a horizontal insulated gate bipolar transistor according to a fifth embodiment of the present invention.
제9도는 본 발명의 제6실시예인 가로형 절연게이트 바이폴라 트랜지스터의 단면도.9 is a cross-sectional view of a horizontal insulated gate bipolar transistor according to a sixth embodiment of the present invention.
제10도는 본 발명에 따른 가로형 절연게이트 바이폴라 트랜지스터에 사용되는 3상 인버터 IC의 도식적인 블럭도;10 is a schematic block diagram of a three-phase inverter IC used in a horizontal insulated gate bipolar transistor according to the present invention;
제11도는 제10도의 인버터의 부품이 집적된 반도체 칩의 레이아웃.FIG. 11 is a layout of a semiconductor chip in which components of the inverter of FIG. 10 are integrated.
본 발명은 가로형 절연게이트 바이폴라 트랜지스터에 관한 것이다.The present invention relates to a horizontal insulated gate bipolar transistor.
절연 게이트 바이폴라 트랜지스터(이하에 IGBT라 언급함)는 예를 들어, 드리프트 영역으로 사용되는 반도체 기판을 구비하고, 상기 기판은 제1도전 형태(예를들어, n-형 )이다. 다른 도전 형태(예를 들어, p-형)의 베이스 영역은 기판의 한 표면에 형성되고, 기판과 동일한 도전 형태의 에미터 영역은 베이스 영역내에 형성된다. 콜렉터 영역은 기판의 반대표면에 형성될 수 있고, 이 콜렉터 영역은 베이스 영역과 동일한 도전 형태이다.An insulated gate bipolar transistor (hereinafter referred to as IGBT) has a semiconductor substrate, for example, used as a drift region, which substrate is of first conductivity type (e.g., n-type). A base region of another conductivity type (eg, p-type) is formed on one surface of the substrate, and an emitter region of the same conductivity type as the substrate is formed in the base region. The collector region can be formed on the opposite surface of the substrate, which is in the same conductive form as the base region.
에미터 전극은 에미터 영역상에 제공되고, 상기 에미터 전극은 베이스영역과 접촉한다. 콜렉터 전극은 콜렉터 영역상에 제공된다. 베이스 영역과 에미터 영역과 드리프트 영역을 접촉하는 게이트 전극 및 절연막에 의하여 형성된 게이트 전극구조가 제공된다.An emitter electrode is provided on the emitter region, which emitter electrode is in contact with the base region. The collector electrode is provided on the collector region. A gate electrode structure formed by a gate electrode and an insulating film contacting the base region, the emitter region, and the drift region is provided.
정(+)전위가 이러한 IGBT의 게이트 전극에 인가되면, 절연막 아래의 베이스 영역의 표면은 n-형 도전 형태로 반전되어, 채널을 형성한다. 이 경우에, 콜렉터 전극이 에미터 전극보다 높은 전위를 가질 때, 전자는 채널과 드리프트 영역을 통하여 에미터 영역에서 콜렉터 영역으로 이동한다. 콜렉터 영역에 도달한 전자는 콜렉터 영역으로부터 정공의 주입을 촉진한다. 이것은 도전성 변조로 인하여 드리프트 영역의 저항을 줄인다. 따라서, 이 구조는 콜렉터 영역이 드레인 영역으로 바뀐다는 점에서 MOSFET와 유사하다, 그러나, 온 상태에서 IGBT의 저항은 상응하는 MOSFET의 저항보다 낮다.When a positive potential is applied to the gate electrode of this IGBT, the surface of the base region under the insulating film is inverted in the form of n-type conductivity to form a channel. In this case, when the collector electrode has a higher potential than the emitter electrode, electrons move from the emitter region to the collector region through the channel and the drift region. Electrons that reach the collector region promote the injection of holes from the collector region. This reduces the resistance of the drift region due to conductive modulation. Thus, this structure is similar to a MOSFET in that the collector region is turned into a drain region, but in the on state, the resistance of the IGBT is lower than that of the corresponding MOSFET.
이러한 장치가 제조될 때, 콜렉터 영역이 다른 영역으로부터 기판의 반대 표면에 형성하는 것이 불편하였으며, 따라서 베이스, 에미터와 콜렉터 영역이 기판의 동일 표면상에 있는 가로형 구조로 IGBT를 형성하는 것이 제안되어, 전극 또한 그 기판의 공통 표면상에 놓일 수 있다. 이러한 가로형 절연게이트 바이폴라 트랜지스터의 예는 미합중국 특허 제4,933,740호에 보인다.When such a device was manufactured, it was inconvenient to form collector regions on the opposite surface of the substrate from other regions, and therefore it is proposed to form IGBTs in a horizontal structure in which the base, emitter and collector regions are on the same surface of the substrate. The electrode may also be placed on a common surface of the substrate. An example of such a horizontal insulated gate bipolar transistor is shown in US Pat. No. 4,933,740.
미합중국 특허 제4,933,740호에서, 이러한 다수의 가로형 절연 게이트 바이폴라 트랜지스터는 인접 트랜지스터가 서로 거울상이 되는 배열로 함께 형성된다. 따라서 소정의 트랜지스터에 대하여 한 측면상에 인접 트랜지스터는 소정의 트랜지스터와 공통의 에미터 영역을 가지고, 다른 측면상에 인접한 트랜지스터는 소정의 트랜지스터와 공통의 콜렉터 영역을 갖는다. 트랜지스터의 에미터와 콜렉터 전극의 배열은 통합될 수 있고, 전기적으로 연결된다. 더욱이, 각 트랜지스터의 에미터와 콜렉터 전극은 연장된다.In US Pat. No. 4,933,740, a number of these horizontal insulated gate bipolar transistors are formed together in an arrangement in which adjacent transistors are mirror images of one another. Thus, for a given transistor, an adjacent transistor on one side has an emitter region in common with the given transistor, and a transistor adjacent on the other side has a collector region in common with the given transistor. The array of emitter and collector electrodes of the transistors can be integrated and electrically connected. Moreover, the emitter and collector electrodes of each transistor extend.
IGBT를 통해 흐를 수 있는 전류에는 한계가 있다. 다수의 IGBT로된 어레이를 제공하고 또한 이 어레이내에서 각 IGBT가 차지하는 면적을 가능한 한 적게 하여 단위 면적당 어레이의 전류 수송 능력을 증가시키기는 것이 바람직하다. 그러나, 본 발명의 발명자에 의해 문제점이 발생함이 발견되었다. 가로형 IGBT의 콜렉터 전극과 에미터 전극 사이에는 충분히 큰 전류가 흐를 때, 에미터 영역의 정공 전류 및 측면 저항이 큰 전압 강하가 초래한다. 이것은 에미터 영역과 베이스영역 사이의 PN 접합이 순방향으로 바이어스되게 한다. 결과적으로, 전자는 에미터 영역에서 베이스영역으로 주입되고, 이는 에미터 영역, 베이스 영역, 드리프트 영역과 콜렉터 영역으로 형성된 기생 사이리스터(thyristor)의 효과를 발생시킨다. 전자가 에미터 영역으로부터 베이스영역으로 주입될 때, 기생 사이리스터가 턴온되고, 그러면 전류는 게이트 전극에 의해 제어되지 않는다. 이 효과를 “래치-업”이라 일컫는다.There is a limit to the current that can flow through the IGBT. It is desirable to provide an array of multiple IGBTs and to increase the current carrying capacity of the array per unit area by as little as possible the area occupied by each IGBT in the array. However, it has been found that a problem occurs by the inventor of the present invention. When a sufficiently large current flows between the collector electrode and the emitter electrode of the horizontal IGBT, a voltage drop with a large hole current and side resistance in the emitter region is caused. This causes the PN junction between the emitter region and the base region to be forward biased. As a result, electrons are injected from the emitter region to the base region, which generates the effect of a parasitic thyristor formed of the emitter region, the base region, the drift region and the collector region. When electrons are injected from the emitter region to the base region, the parasitic thyristor is turned on, and the current is not controlled by the gate electrode. This effect is called "latch-up."
미합중국 특허 제4,933,740호에 기술된 가로형 절연게이트 바이폴라 트랜지스터 배열 형태에서 더욱 심각한 래치업의 문제가 본 발명자에 의해 발견되었다. 이배열에서, 빗의 빗살이 에미터 또는 콜렉터 전극이 되고 이러한 빗살들은 에미터와 콜렉터 전극구조를 형성하도록 연결되는 “빗(comb)”을 형성하기 위하여 트랜지스터의 통합 에미터와 콜렉터 전극에 의해 형성된 구조가 고려될 수 있다. 에미터와 콜렉터 전극으로 형성된 빗은 한 빗의 빗살이 다른 빗의 빗살 사이의 공간으로 연장되도록 위치된다.More serious latchup problems have been found by the inventors in the form of a horizontal insulated gate bipolar transistor arrangement described in US Pat. No. 4,933,740. In this arrangement, the comb teeth become emitter or collector electrodes and these combs are formed by the integrated emitter and collector electrodes of the transistor to form a "comb" that connects to form the emitter and collector electrode structures. The structure can be considered. The comb formed from the emitter and collector electrodes is positioned so that the comb teeth of one comb extend into the space between the comb teeth of the other comb.
미합중국 특허 제4,933,740호에 기술된 구조에서, 콜렉터 전극에 의해 형성된 빗의 빗살은 전극의 연장방향과 수직방향으로 에미터 전극의 빗살의 폭보다 상당히 작은 폭을 갖는다. 상기 두 전극이 대략 같은 두께를 가지기 때문에, 전극의 연장방향에서 콜렉터 전극 빗살의 단위 길이당 저항이 에미터 전극의 단위 길이 당 저항보다 상당히 크다. 따라서, 에미터 전극을 따라서 콜렉터 전극의 빗살의 루트로부터 에미터 전극의 빗살의 단부까지의 전류 저항은 콜렉터 전극을 따라서 콜렉터 전극의 빗살의 단부로부터 에미터 전극의 빗살의 루트까지의 전류 저항보다 크다. 따라서, 에미터 전극 빗살의 끝에서의 전류밀도는 다른 영역보다 높고, 상기 장치의 그 부분에서 발생하는 래치-업의 위험을 증가시킨다.In the structure described in US Pat. No. 4,933,740, the comb of the comb formed by the collector electrode has a width that is considerably smaller than the width of the comb of the emitter electrode in a direction perpendicular to the extending direction of the electrode. Since the two electrodes have approximately the same thickness, the resistance per unit length of the collector electrode comb teeth in the extending direction of the electrode is considerably larger than the resistance per unit length of the emitter electrode. Thus, the current resistance from the root of the comb of the emitter electrode to the end of the comb of the emitter electrode along the emitter electrode is greater than the current resistance from the end of the comb of the collector electrode to the root of the comb of the emitter electrode along the collector electrode. . Thus, the current density at the tip of the emitter electrode comb is higher than in other areas, increasing the risk of latch-up occurring at that part of the device.
이 효과의 발견이 본 발명을 만들게 하는 요인이 되었다.The discovery of this effect has been a factor in making the present invention.
가장 일반적인 것에서, 본 발명은 연장된 에미터와 콜렉터 전극은 전극의 길이를 따라 상당한 전류 밀도 분포가 없는 것을 제안한다. 전극의 길이를 따라 에미터와 콜렉터 사이의 전류의 변화는 가능하나, 본 발명은 변화가 50% 보다는 크지 않은 것을 제안한다.In the most general, the present invention suggests that the extended emitter and collector electrodes have no significant current density distribution along the length of the electrode. A change in the current between the emitter and the collector along the length of the electrode is possible, but the present invention suggests that the change is not greater than 50%.
전류를 제어하기 위하여 본 발명의 한 특징은 에미터와 콜렉터 전극의 단위 길이당 저항이 0.5 내지 2.0범위, 바람직하게 0.8내지 112비율임을 제안한다.One feature of the present invention for controlling the current suggests that the resistance per unit length of the emitter and collector electrodes ranges from 0.5 to 2.0, preferably between 0.8 and 112.
에미터 또는 콜렉터중의 하나의 전극의 단위 길이당 저항이 일반적으로 전극의 면적에 비례하기 때문에, 대략 같은 두께의 에미터와 콜렉터 전극을 제공하는 것과 거리가 요구된 범위에 있도록 전극의 폭을 선택하는 것이 가능하다. 이러한 장치는 래치-업의 위험을 산출하나, 콜렉터 전극의 폭은 미합중국 특허 제4,933 740호에 도시된 구조에 상대적으로 감소되고 그러면 트랜지스터의 유닛의 밀도가 배열에서 감소되는 단점을 가진다.Since the resistance per unit length of one of the emitters or collectors is generally proportional to the area of the electrodes, choose the width of the electrodes so that the distance is within the required range from providing emitters and collector electrodes of approximately the same thickness. It is possible to do Such a device yields the risk of latch-up, but has the disadvantage that the width of the collector electrode is reduced relative to the structure shown in US Pat. No. 4,933 740 and the density of the units of the transistor is then reduced in the arrangement.
따라서, 대안은 미합중국 특허 제4,933,740호에 기술된 바와같이 폭이 다른 콜렉터와 에미터 전극을 제공하나, 단면적의 비가 요구된 범위에 있도록 전극의 두께를 선택하는 것이다. 그러므로, 콜렉터 전극에서 필요한 폭이 에미터 전극보다 작기 때문에 콜렉터 전극은 보다 큰 두께를 가질 것이다. 그러나, 두께가 차이 나게 하는 것은 제조상 어려움이 따른다.Thus, an alternative is to provide collector and emitter electrodes of different widths as described in US Pat. No. 4,933,740, but to select the thickness of the electrodes so that the ratio of the cross-sectional area is in the required range. Therefore, the collector electrode will have a greater thickness because the width required at the collector electrode is smaller than the emitter electrode. However, varying the thickness presents manufacturing difficulties.
따라서, 에미터와 콜렉터 전극중 하나 또는 두개 모두가 보조부분을 가질 수 있고, 이것의 형태는(보조부분을 포함한) 전극의 단위 면적당 전체 저항의 비율이 요구된 범위에 있도록 결정된다. 이것을 성취하기 위해 콜렉터와 에미터 전극의 1개 또는 2개 모두의 주요 및 보조부분은 서로 다를 수 있다. 콜렉터 전극이 보통 에미터 전극보다 작기 때문에, 주요 부분 보다 작은 보조부분을 가진 에미터 전극을 제공하는 것이 일반적으로 필요하다.Thus, one or both of the emitter and collector electrodes may have an auxiliary portion, the shape of which is determined so that the ratio of the total resistance per unit area of the electrode (including the auxiliary portion) is in the required range. To achieve this, the major and secondary parts of one or both of the collector and emitter electrodes may be different. Since the collector electrode is usually smaller than the emitter electrode, it is generally necessary to provide an emitter electrode having an auxiliary portion smaller than the main portion.
적어도 콜렉터 전극이 드리프트 영역위로 연장하는 것과, 절연층에 의해 드리프트 영역으로부터 분리되는 것이 또한 바람직하다, 이것은 “필드 플레이트” 효과를 준다.It is also desirable that at least the collector electrode extends over the drift region and is separated from the drift region by an insulating layer, which gives a "field plate" effect.
본 발명은 가로형 절연게이트 바이폴라 트랜지스터에 관한 것이나, 예를 들어 미합중국 특허 제4,933,740호에서와 같은 트랜지스터의 배열에도 본 발명은 구현될 수 있다.The present invention relates to a horizontal insulated gate bipolar transistor, but the invention can also be implemented in an arrangement of transistors such as, for example, in US Pat. No. 4,933,740.
가로형 절연게이트 바이폴라 트랜지스터에서, 드리프트층은 베이스와 콜렉터층과는 다른 도전 형태이다. 이 명세서에서, 도전 형태라는 용어는 반도체 재료의 도펀트(dopant)의 형태를 언급하는 것이며, 반도체 재료의 도펀트 농도가 다르더라도 영역은 같은 도전 형태가 될 수 있다. 따라서, 예를 들어 베이스와 콜렉터는 다른 도펀트 농도를 가질 수 있다. 더욱이, 트랜지스터의 하나이상의 영역내에서 도펀트 농도가 가변될 수 있다.In the horizontal insulated gate bipolar transistor, the drift layer is a different form of conductivity than the base and collector layers. In this specification, the term conductive form refers to the form of the dopant of the semiconductor material, and the regions may be of the same conductive form even if the dopant concentration of the semiconductor material is different. Thus, for example, the base and collector may have different dopant concentrations. Furthermore, the dopant concentration may vary within one or more regions of the transistor.
본 발명의 실시예는 도면을 참조로 예를들어 자세히 설명될 것이다.Embodiments of the present invention will be described in detail by way of example with reference to the drawings.
제1도와 2도는 본 발명에 따른 가로형 연게이트 바이폴라 트랜지스터의 제1 실시예를 설명하는 평면도와 수직단면도이다.1 and 2 are a plan view and a vertical sectional view illustrating a first embodiment of a horizontal soft gate bipolar transistor according to the present invention.
제1도와 2도에서 반도체 기판은 주요 표면(11)에 이웃한 n-형 전기 도전 형태 드리프트 영역(12)을 형성한다. 주요 표면(11)으로부터 드리프트 영역(12)으로 연장된 베이스 층(13)과 콜렉터층(14)은 서로에 대해 분리되어 드리프트 영역(12) 보다 높은 불순물 농도를 갖는다. n-형 전기도전 형태 에미터층(15)은 주요표면(11)으로부터 베이스층(13)으로 연장되고, 베이스층(13) 보다 높은 불순물 농도를 갖는다. 베이스층(13)과 콜렉터층(14)은 줄무늬(stripe)형태로 되어, 그것들은 “연장 방향”으로 언급된 방향으로 연장되고, 그들의 연장방향과 직각 방향으로 번갈아 가면서 배열된다. 에미터층(15)은 줄무늬 형태로 되어, 이러한 2개의 에미터층(15)은 에미터층의 연장방향이 베이스층(13)의 연장방향과 동일하게 되는 방법으로 각 베이스층에 배열된다.In FIGS. 1 and 2 the semiconductor substrate forms an n-type electrically conductive form drift region 12 adjacent to the major surface 11. The base layer 13 and collector layer 14 extending from the major surface 11 to the drift region 12 are separated from each other and have a higher impurity concentration than the drift region 12. The n-type electroconductive emitter layer 15 extends from the main surface 11 to the base layer 13 and has a higher impurity concentration than the base layer 13. The base layer 13 and collector layer 14 are in the form of stripes, which extend in the direction referred to as the "extension direction" and are alternately arranged in a direction perpendicular to their extension direction. The emitter layer 15 is in the form of stripes, and these two emitter layers 15 are arranged in each base layer in such a manner that the extending direction of the emitter layer is the same as the extending direction of the base layer 13.
에미터 층(15)과 접촉하는 빗살(2a)을 가지는 빗모양 에미터 전극구조(2)는 베이스영역(13)을 따라 그리고 주요 표면(11)상의 베이스영역(13)으로서 형성된다. 콜렉터층(14)과 접촉하는 빗살(3a)을 구비한 빗모양 콜렉터 전극구조(3)는 주요 표면(11)상의 콜렉터층(14)을 따라 형성된다. 게이트전극(4)은 주요 표면(11)상에 및 베이스층(13), 베이스층(13)의 양측면 위의 드리프트 영역(12)과 에미터층(15)위에 형성된다. 게이트전극(4)과 주요표면 사이에 게이트 절연막(5)이 있다. 제1절연막은 드리프트영역(12) 위와, 에미터 전극 구조(2)가 없는 에미터층(15)부분의 위와, 콜렉터 전극구조(2)가 없는 콜렉터층(14) 부분의 위와, 그리고 게이트 전극(4)위에 형성된다. 에미터 전극구조(2)의 빗살(2a)과 콜렉터 전극구조(3)의 빗살은 제1절연막(6)상으로 연장되어 드리프트영역(12)에 도달한다. 결과적으로, 빗살(2a)과 빗살(3a)은 제1도에 보이듯이 그들의 연장방향과 수직 방향으로 장치를 따라 번갈아 가면서 형성된다. 더욱이 에미터 전극구조(2)의 빗살(2a)과 콜렉터 전극구조(3)의 빗살(3a)은 대략 같은 두께(Te=Tc)를 가지고 거의 같은 폭(연장방향과 직각인 방향의 폭, 2Le = 2Lc)을 구비한 동일 재료로 만들어진다. 따라서, 나란히 늘어선 다수의 트랜지스터 유닛으로된 어레이가 형성된다. 제1도의 선 A-A′와 제2도의 단면도는 이러한 한 유닛을 설명한다. 상기 유닛은 드리프트 영역(12)부분에 의해 형성된 제1반도체 영역, 베이스층(13)의 (그것의 연장방향과 수직방향으로)반으로 형성된 제2반도체영역, 콜렉터층(14)의(그것의 연장방향과 수직방향으로)반으로 형성된 제3반도체 영역, 그리고 1개의 에미터층(15)을 포함한다. 그러므로, 한 트랜지스터 유닛을 위한 콜렉터 전극의 폭은 Lc이고 에미터 전극의 폭은 Le이다(제2도).Comb-shaped emitter electrode structures 2 having comb teeth 2a in contact with emitter layer 15 are formed along base region 13 and as base region 13 on main surface 11. The comb-like collector electrode structure 3 with the comb teeth 3a in contact with the collector layer 14 is formed along the collector layer 14 on the main surface 11. The gate electrode 4 is formed on the main surface 11 and on the base layer 13, on the drift region 12 and the emitter layer 15 on both sides of the base layer 13. There is a gate insulating film 5 between the gate electrode 4 and the main surface. The first insulating film is formed on the drift region 12, on the part of the emitter layer 15 without the emitter electrode structure 2, on the part of the collector layer 14 without the collector electrode structure 2, and on the gate electrode ( 4) formed on the top. The comb teeth 2a of the emitter electrode structure 2 and the comb teeth of the collector electrode structure 3 extend on the first insulating film 6 to reach the drift region 12. As a result, the comb teeth 2a and the comb teeth 3a are alternately formed along the apparatus in their extending and perpendicular directions as shown in FIG. Furthermore, the comb teeth 2a of the emitter electrode structure 2 and the comb teeth 3a of the collector electrode structure 3 have approximately the same thickness (Te = Tc) and have almost the same width (the width perpendicular to the extension direction, 2Le). = 2 Lc). Thus, an array of a plurality of transistor units arranged side by side is formed. Lines A-A 'in FIG. 1 and cross-sectional views in FIG. 2 illustrate one such unit. The unit comprises a first semiconductor region formed by the drift region 12 portion, a second semiconductor region formed in half of the base layer 13 (in a direction perpendicular to its extension direction), and a collector layer 14 (its A third semiconductor region formed in half), and one emitter layer 15). Therefore, the width of the collector electrode for one transistor unit is Lc and the width of the emitter electrode is Le (FIG. 2).
위의 구성에 설명된 구조를 가지면, 연장방향에서 단위 길이 당 콜렉터 전극구조(3)의 빗살형 부분의 배선 저항(Rc)은 연장방향에서 단위 길이당 에미터 전극 구조(2)의 빗살(2a)의 배선 저항(Re)과 거의 같다, 그러므로, 장치가 턴온될 때, 콜렉터 전극구조(3)의 빗살(3a)로부터 에미터 전극구조(2)의 빗살(2a)로 실제로 균일한 밀도로 전류가 흐른다. 따라서, 전류 밀도는 국부적으로 높은 영역을 갖지 않는다.With the structure described in the above configuration, the wiring resistance Rc of the comb-shaped portion of the collector electrode structure 3 per unit length in the extension direction is the comb 2a of the emitter electrode structure 2 per unit length in the extension direction. Is almost equal to the wiring resistance (Re), therefore, when the device is turned on, a current is actually produced at a uniform density from the comb (3a) of the collector electrode structure (3) to the comb (2a) of the emitter electrode structure (2). Flows. Thus, the current density does not have a locally high region.
따라서, 제3도에 보이듯이, 콜렉터층(14)의 측면을 따른 전류밀도는 에미터 층(13)의 측면을 따른 전류밀도와 대략 같아져서 성능을 개선시키고, 래치-업을 방지하는데 도움이 된다.Thus, as shown in FIG. 3, the current density along the side of the collector layer 14 is approximately equal to the current density along the side of the emitter layer 13 to help improve performance and prevent latch-up. do.
제4도는 에미터 전극구조(2)의 다양한 폭(2Le), 콜렉터 전극구조(3)의 다양한 폭(2Lc), 그리고 전극의 다양한 길이를 구비한 IGBT 들을 사용하여 본 발명자에 의해 시험된(전극의 단위 길이당 전류로서 간주된) 래치-업 전류의 결과를 나타낸다. Lc/Le가 0.5와 2.0사이에 놓일 때 래치-업 방지효과가 가장 눈에 띠게 나타남이 밝혀진다. Lc/Le는 바람직하기로는 0.8 내지 1.2 범위이다.4 is tested by the inventor using IGBTs having various widths 2Le of emitter electrode structure 2, various widths 2Lc of collector electrode structure 3, and various lengths of electrodes (electrodes) Represents the result of the latch-up current), considered as current per unit length of. It is found that the latch-up prevention effect is most noticeable when Lc / Le lies between 0.5 and 2.0. Lc / Le is preferably in the range from 0.8 to 1.2.
더욱이, 에미터 전극구조(2)와 콜렉터 전극구조(3)가 필드 플레이트 구조에서 제1절연막(6)을 경유하여 드리프트 영역(12)으로 연장되기 때문에 개선된 항복 전압이 획득된다.Furthermore, an improved breakdown voltage is obtained because the emitter electrode structure 2 and the collector electrode structure 3 extend from the field plate structure to the drift region 12 via the first insulating film 6.
또한, 에미터 전극구조(2)의 빗살(2a)과 콜렉터 전극구조의 빗살(3a)은 동일한 재료로 만들어지고, 거의 같은 두께(Te=Tc)와 거의 같은 폭(연장 방향과 직각인 방향에서 2Le=2Lc)을 갖는다. 따라서, 전극은 단순화된 단계로 형성될 수 있고 배선 저항은 단위길이당 서로 거의 동일하게 설정될 수 있다.Further, the comb teeth 2a of the emitter electrode structure 2 and the comb teeth 3a of the collector electrode structure are made of the same material and have almost the same thickness (Te = Tc) and almost the same width (in a direction perpendicular to the extension direction). 2Le = 2Lc). Thus, the electrodes can be formed in a simplified step and the wiring resistance can be set almost equal to each other per unit length.
에미터와 콜렉터층 사이의 전류밀도의 변화는 연장방향에서 가능한 한 작을것, 바람직하게는 0일 것이 요구된다. 이것은 제조의 정밀도, 특히 각 트랜지스터 의 두께(Tc, Te)와 폭(Lc, Le)의 정밀도에 의존하기 때문에, 전류밀도에 약간의 변화는 있을 수 있다. 그러나. 이러한 변화는 50% 보다는 작아야 한다.The change in current density between the emitter and collector layers is required to be as small as possible in the extension direction, preferably zero. Since this depends on the precision of manufacturing, in particular the precision of the thicknesses (Tc, Te) and the widths (Lc, Le) of each transistor, there may be a slight change in the current density. But. This change should be less than 50%.
제5도는 본 발명의 제2실시예의 가로형 절연게이트 바이폴라 트랜지스터를 설명하는 수직 단면도이다. 제1도에서, 콜렉터 전극구조(3)의 빗살(3a)은 드리프트 영역(12)의 상당한 부분 위로 연장되고 빗살(3a)과 드리프트 영역(12) 사이에 제1절연막(6)이 있고 콜렉터 전극구조(3)의 빗살(3a)의 폭은 에미터 전극구조(2)의 빗살(2a)의 폭과 대략 같다. 따라서, 필드 플레이트 효과가 떨어지며 이는 항복 전압 문제를 야기시킬 수 있다. 콜렉터 전극(3)의 빗살(3a)의 폭을 증대시키기 위하여 콜렉터층(14)의 폭을 증대할 수 있다. 그러나, 이 경우에는 A-A′로 표시된 유닛 IGBT의 크기가 증대되어, 단위 IGBT의 집적도가 축소될 것이 요구될 때 문제점이 발생한다. 제5도의 실시예는 이들 문제를 해결하는 것으로, 드리프트 영역(12)과 제1절연막(6) 및 콜렉터 영역(14)의 일부 사이에서 게이트 절연막(5)보다 두꺼운 제2절연막(7)을 형성하고, 이 제2절연막(7)위에 게이트 전극(4)의 일부를 연장시킨 구조를 취한 것이다. 이 구조로 전계는 게이트전극(4)과 에미터전극구조(2)에 의하여 단계적으로 감소되고, 높은 항복 전압을 갖는 IGBT가 제1도의 것과 같은 크기의 것으로 성취될 수 있다.5 is a vertical cross-sectional view illustrating a horizontal insulated gate bipolar transistor according to a second embodiment of the present invention. In FIG. 1, the comb teeth 3a of the collector electrode structure 3 extend over a substantial portion of the drift region 12 and have a first insulating film 6 between the comb teeth 3a and the drift region 12 and the collector electrode. The width of the comb 3a of the structure 3 is approximately equal to the width of the comb 2a of the emitter electrode structure 2. Thus, the field plate effect is lowered, which can cause breakdown voltage problems. In order to increase the width of the comb 3a of the collector electrode 3, the width of the collector layer 14 can be increased. However, in this case, a problem arises when the size of the unit IGBT denoted by A-A 'is increased, so that the degree of integration of the unit IGBT is required to be reduced. The embodiment of FIG. 5 solves these problems, forming a second insulating film 7 thicker than the gate insulating film 5 between the drift region 12 and a part of the first insulating film 6 and the collector region 14. A part of the gate electrode 4 is extended on the second insulating film 7. With this structure, the electric field is gradually reduced by the gate electrode 4 and the emitter electrode structure 2, and an IGBT having a high breakdown voltage can be achieved with the same size as that of FIG.
물론, 에미터 전극구조(2)의 빗살(2a)의 폭(2Le)은 제1도와 2도와 같은 방법으로 콜렉터 전극구조(3)의 빗살(3a)의 폭(2Lc)과 대략 같게 놓여져서, 래치-업 방지성능이 향상된다.Of course, the width 2Le of the comb teeth 2a of the emitter electrode structure 2 is approximately equal to the width 2Lc of the comb teeth 3a of the collector electrode structure 3 in the same manner as in FIGS. Latch-up protection is improved.
제6도는 본 발명의 제3실시예의 가로형 절연게이트 바이폴라 트랜지스터를 설명하는 수직 단면도이다. 이 실시예는 앞에 언급했듯이, 항복전압과 집적도가 줄어든 제1도의 실시예와 관련된 문제점을 해결하기 위한 것이다. 이 실시예는 제1도와 2도와는 콜렉터 전극구조(3)의 빗살(3a)이 에미터 전극구조(2)의 빗살(2a)보다 큰 두께와 작은 폭을 갖는다는 점에서 다르다. 연장방향과 직각 방향에서 두전극의 빗살의 단면적은 본 발명의 원리에 따라 대략 같다. 이 구조로, 콜렉터 전극구조(3)의 빗살(3a)의 폭(2Lc)이 작더라도, 에미터 전극구조(2)의 빗살(2a)의 단면적이 콜렉터 전극구조(3)의 두께의 증대로 콜렉터 전극구조(3)의 빗살(3a)의 단면적과 실제로 같게 설정될 수 있고, 단위 길이당 빗살의 저항이 서로 같게 될 수 있어서, 래치-업의 위험을 줄이고 높은 항복 전압과 고집적이 이룩될 수 있다.6 is a vertical cross-sectional view illustrating a horizontal insulated gate bipolar transistor according to a third embodiment of the present invention. This embodiment, as mentioned above, is intended to solve the problems associated with the embodiment of FIG. 1 with reduced breakdown voltage and integration. This embodiment differs from FIGS. 1 and 2 in that the comb 3a of the collector electrode structure 3 has a larger thickness and smaller width than the comb 2a of the emitter electrode structure 2. The cross-sectional area of the comb teeth of the two electrodes in the direction perpendicular to the extension direction is approximately the same according to the principles of the present invention. With this structure, even if the width 2Lc of the comb 3a of the collector electrode structure 3 is small, the cross-sectional area of the comb 2a of the emitter electrode structure 2 is increased due to the increase in the thickness of the collector electrode structure 3. The cross-sectional area of the comb 3a of the collector electrode structure 3 can be set to be substantially the same, and the resistance of the comb per unit length can be the same, reducing the risk of latch-up and achieving high breakdown voltage and high integration. have.
제7도는 2층(layer) 배선기술을 이용한 본 발명의 제4실시예의 가로형 절연게이트바이폴라 트랜지스터를 설명하는 수직 단면도이다. 이 실시예는 제3절연막(8)이 에미터 전극구조(2)와, 콜렉터 전극구조(3)와, 그리고 상기 2 전극사이에 노출된 제1절연막(6)위에 형성되는 점에서 제1도 및 제2도의 실시예와는 다르다. 또한, 에미터 전극은 보조부분(21)을 가지고, 콜렉터 전극은 보조부분(31)을 갖는다. 보조 부분들(21, 31)은 적어도 에미터 전극구조(2)의 빗살(2a)과 콜렉터 전극 구조(3)의 빗살(3a)과 전기적으로 접촉하고, 제3절연막(8)위로 연장된다. 따라서, 이 실시예는 제1절연막(6)상에 연장된 에미터 전극구조(2)의 빗살(2a)이 증대된 크기를 갖고, 제1절연막(6)위로 연장된 콜렉터 전극구조(3)의 빗살(3a)이 축소된 크기를 갖는다는 점에서 제1도 및 제2도의 실시예와 다르다.7 is a vertical cross-sectional view illustrating a horizontal insulated gate bipolar transistor according to a fourth embodiment of the present invention using a two-layer wiring technique. This embodiment has a first view in that a third insulating film 8 is formed over the emitter electrode structure 2, the collector electrode structure 3, and the first insulating film 6 exposed between the two electrodes. And the embodiment of FIG. The emitter electrode also has an auxiliary portion 21 and the collector electrode has an auxiliary portion 31. The auxiliary portions 21, 31 are in electrical contact with at least the comb 2a of the emitter electrode structure 2 and the comb 3a of the collector electrode structure 3 and extend over the third insulating film 8. Thus, this embodiment has a size in which the comb teeth 2a of the emitter electrode structure 2 extending on the first insulating film 6 have an increased size, and the collector electrode structure 3 extending on the first insulating film 6. Is different from the embodiment of FIGS. 1 and 2 in that the comb teeth 3a have a reduced size.
에미터 전극의 보조부분(21)과 콜렉터 전극의 보조부분(1)은 같은 재료로 만들어지고 실질적으로 같은 두께를 갖는다. 따라서, 보조전극은 과도한 수의 공정단계 없이 쉽게 형성될 수 있다. 더욱이, 콜렉터 전극의 보조부분(31)의 폭(2Lc2)은 콜렉터 전극의 주요 부분의 빗살(3a)의 폭(2Lc1)과 대략 같고, 에미터 전극의 보조부분(21)의 폭(2Le2)은 에미터 전극의 주요부분의 빗살(2a)의 폭(2Le1) 보다 작다. 따라서, 연장방향과 직각 방향으로 에미터 전극의 주요 부분의 빗살(2a)과 에미터 전극의 보조 부분(21)의 단면적의 합은 연장방향과 직각방향으로 콜렉터 전극의 주요 부분의 빗살(3a)과 콜렉터 전극의 보조 부분(31)의 빗살(3a)의 단면적의 합과 대략 같다. 따라서, 에미터 전극 구조(2)의 빗살(2a)의 상대적 폭은 증대되고, 콜렉터 전극 구조(3)의 빗살(3a)의 상대적 폭은 감소된다. 다시말해 이 실시예의 외형은 쉽게 제조될 수 있는 가로형 절연게이트 바이폴라 트랜지스터를 만들 수 있게 하고, 부가하여 래치-업 위험의 축소와 항복전압과 집적도 개선을 가능하게 한다.The auxiliary part 21 of the emitter electrode and the auxiliary part 1 of the collector electrode are made of the same material and have substantially the same thickness. Thus, the auxiliary electrode can be easily formed without an excessive number of process steps. Furthermore, the width 2Lc2 of the auxiliary portion 31 of the collector electrode is approximately equal to the width 2Lc1 of the comb 3a of the main portion of the collector electrode, and the width 2Le2 of the auxiliary portion 21 of the emitter electrode is It is smaller than the width 2Le1 of the comb teeth 2a of the main part of the emitter electrode. Thus, the sum of the cross-sectional area of the main portion of the emitter electrode in the direction perpendicular to the extension direction and the cross section of the auxiliary portion 21 of the emitter electrode is the comb portion 3a of the main portion of the collector electrode in the direction perpendicular to the extension direction. And the sum of the cross-sectional areas of the comb teeth 3a of the auxiliary portion 31 of the collector electrode. Thus, the relative width of the comb 2a of the emitter electrode structure 2 is increased, and the relative width of the comb 3a of the collector electrode structure 3 is reduced. In other words, the appearance of this embodiment makes it possible to make a horizontal insulated gate bipolar transistor that can be easily manufactured, in addition to reducing the latch-up risk and improving breakdown voltage and integration.
더욱이, 이 실시예로 에미터 전극의 보조부분(21)과 콜렉터 전극의 보조부분(31)의 폭(21e2, 2Lc2)이 제어되어, 콜렉터 전극의 빗살(3a)의 배선저항이 필드 플레이트 효과를 고려할 필요없이 에미터 전극의 빗살(2a)의 배선저항과 대략 같게 될 수 있다. 따라서, 본 발명의 목적은 종래의 2층 배선 기술에 의하여 쉽게 성취될 수 있다.Furthermore, in this embodiment, the widths 21e2 and 2Lc2 of the auxiliary portion 21 of the emitter electrode and the auxiliary portion 31 of the collector electrode are controlled so that the wiring resistance of the comb teeth 3a of the collector electrode is effective for the field plate effect. Without consideration, the wiring resistance of the comb teeth 2a of the emitter electrode can be approximately equal. Therefore, the object of the present invention can be easily accomplished by conventional two-layer wiring technology.
제7도는 본 발명의 제5실시예인 2층 배선 기술을 사용한 가로형 절연 게이트 바이폴라 트랜지스터의 수직 단면도이다. 제8도의 실시예는 제5도와 유사한 구조를 가지나, 제7도에 보인 에미터 전극의 보조부분(21)과 콜렉터 전극의 보조부분(31)이 추가된다. 이러한 구조는 전계가 제7도의 실시예에서보다 더 큰정도로 줄어들 수 있게 하고, 그래서 항복전압에서 더 큰 증대가 획득될 수 있다.7 is a vertical sectional view of a horizontal insulated gate bipolar transistor using a two-layer wiring technique as a fifth embodiment of the present invention. The embodiment of FIG. 8 has a structure similar to that of FIG. 5, but the auxiliary part 21 of the emitter electrode and the auxiliary part 31 of the collector electrode shown in FIG. This structure allows the electric field to be reduced to a greater extent than in the embodiment of Fig. 7, so that a larger increase in breakdown voltage can be obtained.
제9도는 본 발명에 따른 가로형 절연게이트 바이폴라 트랜지스터가 유전체 절연 기판(7)에 형성된 제6실시예를 설명하는 수직 단면도이다. 유전체 절연기판(9)은 예를 들어 폴리실리콘과 실리콘 산화막(92)을 경유하여 실리콘 산화막(92)상에 지지된 단일 결정 아일랜드(island)(93)로 구성된 지지부재(71)를 포함한다. 가로형 절연게이트 바이폴라 트랜지스터는 단일 결정 아일랜드(93)에 형성된다. 제9도에서 가로형 절연게이트 바이폴라 트랜지스터는 제1도의 실시예와 같은 구조를 갖고, 제1도와 대응하는 부분은 같은 참고번호로 나타낸다. 이러한 구조는 200V 보다 높은 항복전압을 갖는 IGBT를 집적시키는데 채택된다. 그러나, 유사한 구조는 유전체 분리 기판을 사용할 수 있으나, 가로형 절연게이트 바이폴라 트랜지스터는 제4도 내지 제8도중 어느 하나에 상응하는 구조를 갖는다. 지지 부재(91) 대신 단일 실리콘 결정 또는 무기산을 사용하거나 실리콘 산화막(92) 대신 다른 무기 산화물, 유기 또는 무기 접착제를 사용하는 것이 가능하다, 더욱이, 낮은항복전압을 갖는 IGBT가 집적되어 제조될 경우는 유전체 분리형 기판 대신에 pn-분리형 구조가 사용될 수 있다.9 is a vertical cross-sectional view illustrating a sixth embodiment in which a horizontal insulated gate bipolar transistor according to the present invention is formed on a dielectric insulating substrate 7. The dielectric insulating substrate 9 includes a support member 71 composed of, for example, a single crystal island 93 supported on the silicon oxide film 92 via polysilicon and the silicon oxide film 92. The horizontal insulated gate bipolar transistor is formed in the single crystal island 93. In FIG. 9, the horizontal insulated gate bipolar transistor has the same structure as that of the embodiment of FIG. 1, and portions corresponding to those of FIG. This structure is employed to integrate IGBTs with breakdown voltages higher than 200V. However, a similar structure may use a dielectric isolation substrate, but the horizontal insulated gate bipolar transistor has a structure corresponding to any one of FIGS. 4 to 8. It is possible to use a single silicon crystal or inorganic acid instead of the support member 91 or to use another inorganic oxide, organic or inorganic adhesive instead of the silicon oxide film 92. Moreover, when an IGBT having a low breakdown voltage is integrated and manufactured A pn-isolated structure can be used instead of a dielectrically isolated substrate.
제10도와 제11도는 각각 본 발명의 가로형 절연게이트 바이폴라 트랜지스터를 사용하는 높은 항복전압 3상 인버터 집적회로의 블록도 및 칩 설계도이다. 1개의 IC 기판(유전 분리된 기판)에는 6개의 IGBT( 101a, 101b, 101c, 101d, 101e, 101f), 6개의 다이오드(102a, 102b, 102c, 102d, 102e, 102f), 및 제어 회로(103)가 집적된다. 이 구조는 정류/평활회로(106)를 경유하여 예를 들어 100볼트의 상용 전원(105)에 연결된 상기 단일 IC를 사용하여 모터(104)를 인버터 제어하기 위한 구동회로를 제공한다. 이 경우에, 상용 전원(105)으로부터 정류된 약 140볼트의 DC 전압이 1GBT에 인가된다. 이러한 목적을 위해, IGBT는 약 250볼트의 항복전압을 가져야 한다. 인버터 집적 회로의 작동은 마이크로 컴퓨터(107)에 의해 제어된다.10 and 11 are a block diagram and a chip design diagram of a high breakdown voltage three-phase inverter integrated circuit using the horizontal insulated gate bipolar transistor of the present invention, respectively. One IC substrate (dielectrically separated substrate) includes six IGBTs (101a, 101b, 101c, 101d, 101e, 101f), six diodes (102a, 102b, 102c, 102d, 102e, 102f), and a control circuit 103 ) Is integrated. This structure provides a drive circuit for inverter control of the motor 104 using the single IC connected to, for example, 100 volt commercial power supply 105 via the rectification / smoothing circuit 106. In this case, a DC voltage of about 140 volts rectified from the commercial power supply 105 is applied to 1 GBT. For this purpose, the IGBT should have a breakdown voltage of about 250 volts. Operation of the inverter integrated circuit is controlled by the microcomputer 107.
더욱이, 예를 들어 50W의 모터(104)를 위해, 약 1A의 전류가 각1GBT로부터 출력되어야 한다. 본 발명에 따른 가로형 절연게이트 바이폴라 트랜지스터는 래치-업의 발생없이 대용량 전류를 제어하여 적당한 항복전압의 유지를 쉽게 할 수 있고, 집적된 형태로 제조하기가 적당하고 높은 항복전압 3상 인버터 IC를 형성하기에 적당하다.Moreover, for a motor 104 of 50W, for example, a current of about 1A must be output from each 1GBT. The horizontal insulated gate bipolar transistor according to the present invention can easily maintain a sufficient breakdown voltage by controlling a large current without the occurrence of latch-up, and is suitable to manufacture in an integrated form and forms a high breakdown voltage 3-phase inverter IC. Suitable for
본 발명은 위에 나타낸 실시예의 방법으로 기술되었으나 본 발명은 이것에 제한되지는 않는다는 것을 주목해야한다.It should be noted that while the present invention has been described by the method of the embodiment shown above, the present invention is not limited thereto.
본 발명은 래치-업 방지가 개선되고, 항복전압과 집적도의 손상없이 대용량 전류를 제어할 수 있는 가로형 절연게이트 바이폴라 트랜지스터를 획득하는 것이 가능하다.The present invention makes it possible to obtain a horizontal insulated gate bipolar transistor capable of improving latch-up prevention and controlling large currents without compromising breakdown voltage and integration.
Claims (20)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3186106A JP2650519B2 (en) | 1991-07-25 | 1991-07-25 | Horizontal insulated gate transistor |
| JP91-186106 | 1991-07-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930003420A KR930003420A (en) | 1993-02-24 |
| KR100281251B1 true KR100281251B1 (en) | 2001-02-01 |
Family
ID=16182470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920013334A KR100281251B1 (en) | 1991-07-25 | 1992-07-25 | Horizontal Insulated Gate Bipolar Transistor |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5343052A (en) |
| EP (1) | EP0526037B1 (en) |
| JP (1) | JP2650519B2 (en) |
| KR (1) | KR100281251B1 (en) |
| DE (1) | DE69222380T2 (en) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206469A (en) * | 1992-01-29 | 1993-08-13 | Hitachi Ltd | Insulated gate bipolar transistor |
| EP0761016B1 (en) * | 1995-03-23 | 2002-10-16 | Koninklijke Philips Electronics N.V. | Semiconductor device provided with an ligbt element |
| JP3581447B2 (en) * | 1995-08-22 | 2004-10-27 | 三菱電機株式会社 | High voltage semiconductor device |
| SE509780C2 (en) * | 1997-07-04 | 1999-03-08 | Ericsson Telefon Ab L M | Bipolar power transistor and manufacturing method |
| JP3382172B2 (en) | 1999-02-04 | 2003-03-04 | 株式会社日立製作所 | Horizontal insulated gate bipolar transistor |
| TW548860B (en) | 2001-06-20 | 2003-08-21 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| US7211828B2 (en) | 2001-06-20 | 2007-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic apparatus |
| US7230271B2 (en) * | 2002-06-11 | 2007-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device comprising film having hygroscopic property and transparency and manufacturing method thereof |
| JP2004146364A (en) * | 2002-09-30 | 2004-05-20 | Ngk Insulators Ltd | Light emitting element, and field emission display equipped with it |
| US7067970B2 (en) * | 2002-09-30 | 2006-06-27 | Ngk Insulators, Ltd. | Light emitting device |
| US7202504B2 (en) | 2004-05-20 | 2007-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting element and display device |
| US7045830B1 (en) | 2004-12-07 | 2006-05-16 | Fairchild Semiconductor Corporation | High-voltage diodes formed in advanced power integrated circuit devices |
| US7329566B2 (en) | 2005-05-31 | 2008-02-12 | Freescale Semiconductor, Inc. | Semiconductor device and method of manufacture |
| US7244989B2 (en) * | 2005-06-02 | 2007-07-17 | Freescale Semiconductor, Inc. | Semiconductor device and method of manufacture |
| US7180158B2 (en) * | 2005-06-02 | 2007-02-20 | Freescale Semiconductor, Inc. | Semiconductor device and method of manufacture |
| JP5208591B2 (en) | 2007-06-28 | 2013-06-12 | 株式会社半導体エネルギー研究所 | Light emitting device and lighting device |
| US8020128B2 (en) * | 2009-06-29 | 2011-09-13 | International Business Machines Corporation | Scaling of bipolar transistors |
| US8119522B1 (en) | 2010-11-08 | 2012-02-21 | International Business Machines Corporation | Method of fabricating damascene structures |
| TWI489601B (en) * | 2011-05-03 | 2015-06-21 | Ind Tech Res Inst | Electronic device packaging structure |
| JP6284336B2 (en) | 2013-10-17 | 2018-02-28 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
| US9905558B1 (en) | 2016-12-22 | 2018-02-27 | Texas Instruments Incorporated | Conductivity modulated drain extended MOSFET |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4933740A (en) * | 1986-11-26 | 1990-06-12 | General Electric Company | Insulated gate transistor with vertical integral diode and method of fabrication |
| US4717679A (en) * | 1986-11-26 | 1988-01-05 | General Electric Company | Minimal mask process for fabricating a lateral insulated gate semiconductor device |
| JPS63173365A (en) * | 1986-11-26 | 1988-07-16 | ゼネラル・エレクトリック・カンパニイ | Lateral type insulated gate semiconductor device and manufacture of the same |
| JPH0821713B2 (en) * | 1987-02-26 | 1996-03-04 | 株式会社東芝 | Conduction modulation type MOSFET |
| JPH02208952A (en) * | 1989-02-08 | 1990-08-20 | Mitsubishi Electric Corp | Semiconductor device and its manufacture |
| JPH0793434B2 (en) * | 1989-05-23 | 1995-10-09 | 株式会社東芝 | Semiconductor device |
-
1991
- 1991-07-25 JP JP3186106A patent/JP2650519B2/en not_active Expired - Fee Related
-
1992
- 1992-07-15 EP EP92306464A patent/EP0526037B1/en not_active Expired - Lifetime
- 1992-07-15 DE DE69222380T patent/DE69222380T2/en not_active Expired - Fee Related
- 1992-07-24 US US07/917,990 patent/US5343052A/en not_active Expired - Lifetime
- 1992-07-25 KR KR1019920013334A patent/KR100281251B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0529614A (en) | 1993-02-05 |
| US5343052A (en) | 1994-08-30 |
| EP0526037B1 (en) | 1997-09-24 |
| KR930003420A (en) | 1993-02-24 |
| DE69222380T2 (en) | 1998-04-30 |
| EP0526037A1 (en) | 1993-02-03 |
| JP2650519B2 (en) | 1997-09-03 |
| DE69222380D1 (en) | 1997-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100281251B1 (en) | Horizontal Insulated Gate Bipolar Transistor | |
| US6580108B1 (en) | Insulated gate bipolar transistor decreasing the gate resistance | |
| US6781200B2 (en) | Insulated gate semiconductor device for realizing low gate capacity and a low short-circuit current | |
| US5168331A (en) | Power metal-oxide-semiconductor field effect transistor | |
| JP2597412B2 (en) | Semiconductor device and manufacturing method thereof | |
| EP0182422B1 (en) | High breakdown voltage semiconductor devices | |
| JP2968222B2 (en) | Semiconductor device and method for preparing silicon wafer | |
| US4686551A (en) | MOS transistor | |
| US11121250B2 (en) | Silicon carbide semiconductor device | |
| US5703383A (en) | Power semiconductor device | |
| US20050116284A1 (en) | Semiconductor devices | |
| US20060086998A1 (en) | Semiconductor apparatus and method of manufacturing the same | |
| US6818940B2 (en) | Insulated gate bipolar transistor having trench gates of rectangular upper surfaces with different widths | |
| KR0160953B1 (en) | Lateral insulated gate bipolar transistor | |
| JP2590863B2 (en) | Conduction modulation type MOSFET | |
| US5079607A (en) | Mos type semiconductor device | |
| KR100873419B1 (en) | Power Semiconductor device having high breakdown voltage, low on-resistance and small switching loss | |
| US11444193B2 (en) | Silicon carbide semiconductor device | |
| US5323041A (en) | High-breakdown-voltage semiconductor element | |
| JPH0851197A (en) | Mos control thyristor having electric current saturation property | |
| US5872377A (en) | Power semiconductor devices having highly integrated unit cells therein | |
| US7205628B2 (en) | Semiconductor device | |
| JP2830744B2 (en) | Integrated device | |
| US5315134A (en) | Thyristor with insulated gate | |
| JP3171911B2 (en) | Power semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20031031 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |