KR100280210B1 - Clock generation / distribution apparatus and method in ATM switching system - Google Patents

Clock generation / distribution apparatus and method in ATM switching system Download PDF

Info

Publication number
KR100280210B1
KR100280210B1 KR1019980057904A KR19980057904A KR100280210B1 KR 100280210 B1 KR100280210 B1 KR 100280210B1 KR 1019980057904 A KR1019980057904 A KR 1019980057904A KR 19980057904 A KR19980057904 A KR 19980057904A KR 100280210 B1 KR100280210 B1 KR 100280210B1
Authority
KR
South Korea
Prior art keywords
clock
distribution
clock generation
board
generation
Prior art date
Application number
KR1019980057904A
Other languages
Korean (ko)
Other versions
KR20000041887A (en
Inventor
민순호
Original Assignee
서평원
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신주식회사 filed Critical 서평원
Priority to KR1019980057904A priority Critical patent/KR100280210B1/en
Publication of KR20000041887A publication Critical patent/KR20000041887A/en
Application granted granted Critical
Publication of KR100280210B1 publication Critical patent/KR100280210B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Abstract

본 발명은 ATM(Asynchronous Transfer Mode) 교환 시스템에서의 클럭 발생/분배 장치 및 방법에 관한 것으로, 특히 스위치 블록 및 각종 정합 블록에 제공되는 시스템 클럭을 하나의 보드 내에서 발생 및 분배 기능을 수행할 수 있도록 한 ATM 교환 시스템에서의 클럭 발생/분배 장치 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a clock generation / distribution apparatus and method in an Asynchronous Transfer Mode (ATM) switching system. In particular, the system clock provided to a switch block and various matching blocks can be generated and distributed within one board. And a clock generation / distribution apparatus and method in an ATM switching system.

종래에는 클럭발생수단과 클럭분배수단이 별도의 케이블로 연결되어 있어 해당 클럭분배수단에서 입력받는 클럭에 지터가 발생하거나, 동기 손실로 인한 클럭 안정도를 신뢰할 수 없는 문제점이 있으며, 다수의 클럭 발생 또는 분배 보드를 사용함에 따라 부품 단가 및 제작비가 상승하는 문제점이 있었다.Conventionally, since the clock generation means and the clock distribution means are connected by separate cables, there is a problem that jitter occurs in the clock input from the clock distribution means, or that the clock stability due to synchronization loss is unreliable. As a distribution board is used, component cost and manufacturing cost have been increased.

본 발명은 ATM 교환 시스템의 스위치 블록 및 각종 정합 블록에서 필요로 하는 시스템 클럭에 대한 클럭 발생 및 분배 기능을 한 보드내의 패턴 상에서 수행하며, 삼중화 발생부에서 이중화 분배 기능을 수행함으로써, 해당 시스템 클럭의 지연이나 지터 및 원더(Wander) 발생을 방지할 수 있게 되어 안정된 시스템 클럭의 제공이 가능해진다.The present invention performs the clock generation and distribution function for the system clock required in the switch block and various matching blocks of the ATM switching system on a pattern within a board, and by performing the redundancy distribution function in the triplex generation unit, the corresponding system clock It is possible to prevent delays, jitter, and wander, which can provide a stable system clock.

Description

에이티엠 교환 시스템에서의 클럭 발생/분배 장치 및 방법Clock generation / distribution apparatus and method in ATM switching system

본 발명은 ATM(Asynchronous Transfer Mode) 교환 시스템에서의 클럭 발생/분배 장치 및 방법에 관한 것으로, 특히 스위치 블록 및 각종 정합 블록에 제공되는 시스템 클럭을 하나의 보드 내에서 발생 및 분배 기능을 수행할 수 있도록 한 ATM 교환 시스템에서의 클럭 발생/분배 장치 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a clock generation / distribution apparatus and method in an Asynchronous Transfer Mode (ATM) switching system. In particular, the system clock provided to a switch block and various matching blocks can be generated and distributed within one board. And a clock generation / distribution apparatus and method in an ATM switching system.

일반적으로, ATM 교환 시스템에서의 클럭 발생/분배 장치는 첨부된 도면 도 1에 도시된 바와 같이, 시스템 클럭을 발생하는 클럭발생수단(10)과 발생된 클럭을 분배해 주는 클럭분배수단(20)으로 구성되어 진다.In general, a clock generation / distribution apparatus in an ATM switching system includes a clock generation means 10 for generating a system clock and a clock distribution means 20 for distributing a generated clock, as shown in FIG. 1. It consists of

클럭발생수단(10)은 외부에서 제공되는 자체 동기 기준 클럭에 동기된 시스템 클럭을 발생시켜 클럭분배수단(20)에 DP-PLL(Digital Processing Phase Locked Loop) 동기 방식으로 제공하는 기능을 수행한다.The clock generation means 10 generates a system clock synchronized with an external synchronization reference clock provided from the outside, and provides the clock distribution means 20 with a digital processing phase locked loop (DP-PLL) synchronization method.

클럭분배수단(20)은 클럭발생수단(10)으로부터 제공되는 시스템 클럭을 모듈간 인터페이스를 통해 스위치 블록과 각종 정합 블록에 분배한다.The clock distribution means 20 distributes the system clock provided from the clock generation means 10 to a switch block and various matching blocks through an intermodule interface.

여기서, 해당 클럭발생수단(10)은 클럭의 안정도와 신뢰성을 고려하여 하나의 마스터 보드(11)와 두 개의 슬레이브 보드(12, 13)로 구분해서 삼중화로 구성하며, 해당 마스터 보드(11)에서 발생시킨 클럭(Clock0)을 클럭분배수단(20)에서 시스템 기준 클럭으로 선택하고, 해당 각 슬레이브 보드(12, 13)는 마스터 보드(11)의 클럭(Clock0)을 내부 동기 기준 클럭으로 선택하여 PLL 동기 방식으로 클럭분배수단(20)에 제공한다.Here, the clock generating means 10 is divided into one master board 11 and two slave boards 12 and 13 in consideration of the stability and reliability of the clock, and is configured in triple, and in the corresponding master board 11 The generated clock Clock0 is selected as the system reference clock by the clock distribution means 20, and each slave board 12 and 13 selects the clock Clock0 of the master board 11 as the internal synchronization reference clock and PLL. The clock distribution means 20 is provided in a synchronous manner.

또한, 해당 클럭발생수단(10)과 클럭분배수단(20)의 각 클럭 포트는 ECL(Emitter Coupled Logic) 차등 레벨로 시스템 클럭을 출력하며, 해당 클럭분배수단(20)은 신뢰도를 유지하기 위해 마스터 보드(21)와 슬레이브 보드(22)로 이중화되어 있고, 클럭발생수단(10)의 마스터 보드(11)로부터 제공되는 클럭(Clock0)을 시스템 기준 클럭으로 선택한다.In addition, each clock port of the clock generation means 10 and the clock distribution means 20 outputs a system clock at an ECL (Emitter Coupled Logic) differential level, and the clock distribution means 20 is a master to maintain reliability. The board 21 and the slave board 22 are dualized, and the clock Clock0 provided from the master board 11 of the clock generating means 10 is selected as the system reference clock.

이와 같이 구성된 종래 ATM 교환 시스템에서의 클럭 발생 및 분배 동작은 다음과 같이 수행된다.The clock generation and distribution operation in the conventional ATM switching system configured as described above is performed as follows.

먼저, 클럭발생수단(10)의 마스터 보드(11)와 각 슬레이브 보드(12, 13)에서 클럭분배수단(20)으로 클럭(Clock0~Clock2)을 제공하면, 해당 클럭분배수단(20)은 클럭발생수단(10)으로부터 제공되는 클럭 중에서 마스터 보드(11)로부터 제공되는 마스터 클럭(Clock0)을 시스템 기준 클럭으로 선택하여 모듈간 인터페이스를 통해 스위치 블록과 각종 정합 블록에 분배하며, 각 슬레이브 보드(12, 13)로부터 제공되는 슬레이브 클럭(Clock1, Clock2)은 수신만 하게 된다.First, when the clocks Clock 0 to Clock 2 are provided from the master board 11 and the slave boards 12 and 13 of the clock generating means 10 to the clock distribution means 20, the corresponding clock distribution means 20 is clocked. The master clock (Clock0) provided from the master board 11 is selected as the system reference clock among the clocks provided from the generating means 10 and distributed to the switch block and various matching blocks through the inter-module interface, and each slave board 12 , The slave clocks Clock1 and Clock2 provided from 13 only receive.

다시 말해서, 종래의 ATM 교환 시스템에서는 삼중화로 이루어진 클럭발생수단(10)의 클럭 발생 보드는 외부 동기 기준 클럭을 입력받아 DP-PLL 동기 방식으로 시스템 클럭을 발생시켜 클럭분배수단(20)으로 제공하는 기능을 수행하며, 이중화로 이루어진 해당 클럭분배수단(20)의 클럭 분배 보드는 각 클럭 발생 보드로부터 시스템 클럭을 입력받아 그 중 하나를 시스템 기준 클럭으로 선택한 후, 이를 해당 ATM 교환 시스템 내의 스위치 블록 및 각종 정합 블록으로 분배하는 기능을 수행하는데, 해당 클럭발생수단(10)과 클럭분배수단(20)이 별도의 케이블을 통해 연결되어 있어, 해당 클럭에 지터가 발생하거나 동기가 손실되는 단점이 있었다.In other words, in the conventional ATM switching system, the clock generation board of the clock generation means 10 composed of triplexing receives an external synchronization reference clock to generate a system clock in a DP-PLL synchronization manner and provides the clock to the clock distribution means 20. The clock distribution board of the corresponding clock distribution means 20 is configured to receive a system clock from each clock generation board, select one of them as a system reference clock, and then switch the block block in the corresponding ATM switching system. The clock distribution means 10 and the clock distribution means 20 are connected through separate cables, so that there is a disadvantage in that jitter occurs or synchronization is lost in the corresponding clock.

전술한 바와 같이, 종래에는 클럭발생수단과 클럭분배수단이 별도의 케이블로 연결되어 있어 해당 클럭분배수단에서 입력받는 클럭에 지터가 발생하거나, 동기 손실로 인한 클럭 안정도를 신뢰할 수 없는 문제점이 있으며, 다수의 클럭 발생 또는 분배 보드를 사용함에 따라 부품 단가 및 제작비가 상승하는 문제점이 있었다.As described above, conventionally, the clock generation means and the clock distribution means are connected by a separate cable, there is a problem that jitter occurs in the clock input from the clock distribution means, or the clock stability due to synchronization loss is unreliable. As a plurality of clock generations or distribution boards are used, component cost and manufacturing cost increase.

본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로 그 목적은, 본 발명은 ATM 교환 시스템의 스위치 블록 및 각종 정합 블록에서 필요로 하는 시스템 클럭에 대한 클럭 발생 및 분배 기능을 한 보드내의 패턴 상에서 수행하며, 삼중화 발생부에서 이중화 분배 기능을 수행함으로써, 해당 시스템 클럭의 지연이나 지터 및 원더(Wander) 발생을 방지함과 동시에 안정된 시스템 클럭의 제공이 가능하도록 하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to perform a clock generation and distribution function for a system clock required in a switch block and various matching blocks of an ATM switching system on a pattern within a board. In addition, by performing the redundancy distribution function in the triplex generation unit, it is possible to prevent the delay, jitter and wonder of the system clock and to provide a stable system clock.

도 1은 종래 ATM 교환 시스템에서의 클럭 발생/분배 장치의 구성 블록도.1 is a block diagram illustrating a clock generation / distribution apparatus in a conventional ATM switching system.

도 2는 본 발명에 따른 ATM 교환 시스템에서의 클럭 발생/분배 장치의 구성 블록도.2 is a block diagram of a clock generation / distribution apparatus in an ATM switching system according to the present invention;

도 3은 도 2에 있어, 클럭 발생 및 분배 보드의 상세한 구성 블록도.3 is a detailed block diagram of a clock generation and distribution board in FIG. 2;

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

30 : 클럭발생보드 40-1, 40-2 : 클럭발생및분배보드30: clock generation board 40-1, 40-2: clock generation and distribution board

41 : 클럭발생부 42, 43 : 클럭분배부41: clock generator 42, 43: clock divider

상기와 같은 목적을 달성하기 위한 본 발명의 특징은, 스위치 블록 및 각종 정합 블록에 시스템 클럭을 분배하는 ATM 교환 시스템의 클럭 발생/분배 장치에 있어서, 외부 동기 기준 클럭을 입력받아 DP-PLL 동기 방식으로 안정도 및 정확도가 좋은 동기 기준 클럭을 발생시켜 제공하는 클럭발생보드와; 상기 클럭발생보드로부터 제공되는 동기 기준 클럭에 동기된 시스템 클럭을 발생시켜 스위치 블록 및 각종 정합 블록에 분배하는 이중화된 클럭발생및분배보드를 포함하는데 있다.In order to achieve the above object, a feature of the present invention is a clock generation / distribution apparatus of an ATM switching system that distributes system clocks to a switch block and various matching blocks. A clock generation board for generating and providing a synchronous reference clock with good stability and accuracy; And a redundant clock generation and distribution board for generating a system clock synchronized with the synchronization reference clock provided from the clock generation board and distributing the same to a switch block and various matching blocks.

한편, 상기 클럭발생및분배보드는, 상기 클럭발생보드로부터 제공되는 동기 기준 클럭에 동기된 시스템 클럭을 발생시키는 클럭발생부와; 상기 클럭발생부로부터 시스템 클럭을 입력받아 모듈간 인터페이스를 통해 스위치 블록 및 각종 정합 블록에 분배하는 이중화된 클럭분배부를 더 포함하는 것을 특징으로 한다.On the other hand, the clock generation and distribution board, the clock generator for generating a system clock synchronized with the synchronization reference clock provided from the clock generation board; The apparatus may further include a redundant clock divider that receives a system clock from the clock generator and distributes the system clock to a switch block and various matching blocks through an interface between modules.

또한, 본 발명의 다른 특징은, 스위치 블록 및 각종 정합 블록에 시스템 클럭을 분배하는 ATM 교환 시스템의 클럭 발생/분배 방법에 있어서, 클럭발생보드에서 동기 기준 클럭을 발생시켜 이중화된 클럭발생및분배보드에 제공하고, 해당 각 클럭발생및분배보드의 클럭발생부에서 상기 클럭발생보드로부터 제공되는 동기 기준 클럭에 동기된 시스템 클럭을 발생시켜 이중화된 클럭분배부로 제공하여 상기 클럭발생보드와 두 개의 클럭발생및분배보드에 의해 삼중화 클럭을 발생하는 과정과; 상기 클럭발생부로부터 제공되는 시스템 클럭을 모듈간 인터페이스를 통해 분배하되, 소정수의 포트를 통해 해당 시스템 클럭을 이중으로 출력하여 해당 스위치 블록 및 각종 정합 블록에 이중화 클럭을 분배하는 과정을 포함하는데 있다.Another aspect of the present invention is a clock generation / distribution method of an ATM switching system that distributes system clocks to switch blocks and various matching blocks, wherein the clock generation board generates a synchronous reference clock and duplicates the clock generation and distribution board. The clock generation unit of each clock generation and distribution board generates a system clock synchronized with the synchronous reference clock provided from the clock generation board, and provides the clock clock to the redundant clock distribution unit. Generating a triplex clock by the distribution board; Distributing the system clock provided from the clock generator through an interface between modules, and outputting the corresponding system clock through a predetermined number of ports to distribute the redundant clock to the corresponding switch block and various matching blocks. .

이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

본 발명에 따른 ATM 교환 시스템에서의 클럭 발생/분배 장치는 첨부한 도면 도 2와 같이, 하나의 클럭발생보드(30)와, 두 개의 클럭발생및분배보드(40-1~40-2)를 구비하여 이루어진다.The clock generation / distribution apparatus in the ATM switching system according to the present invention includes one clock generation board 30 and two clock generation and distribution boards 40-1 to 40-2 as shown in FIG. 2. It is made.

해당 클럭발생보드(30)는 각 클럭발생및분배보드(40-1, 40-2)와 인터페이스 되어, 외부 동기 기준 클럭을 입력받아 DP-PLL 동기 방식으로 안정도 및 정확도가 좋은 동기 기준 클럭을 발생시켜 해당 각 클럭발생및분배보드(40-1, 40-2)에 제공한다.The clock generation board 30 is interfaced with each of the clock generation and distribution boards 40-1 and 40-2, and receives an external synchronization reference clock to generate a synchronization reference clock with good stability and accuracy in a DP-PLL synchronization method. To the respective clock generation and distribution boards 40-1 and 40-2.

해당 각 클럭발생및분배보드(40-1, 40-2)는 클럭발생보드(30)로부터 제공되는 동기 기준 클럭을 스위치 블록 및 각종 정합 블록에 분배하되, 첨부한 도면 도 3에 도시한 바와 같이, 클럭발생부(41)와 두 개의 클럭분배부(42, 43)로 이루어지는데, 해당 클럭발생부(41)는 클럭발생보드(30)로부터 제공되는 동기 기준 클럭에 동기된 시스템 클럭(clock)을 발생시켜 각 클럭분배부(42, 43)로 제공하며, 해당 각 클럭분배부(42, 43)는 클럭발생부(41)로부터 시스템 클럭(clock)을 입력받아 모듈간 인터페이스를 통해 스위치 블록 및 각종 정합 블록에 분배한다.Each of the clock generation and distribution boards 40-1 and 40-2 distributes the synchronous reference clock provided from the clock generation board 30 to the switch block and various matching blocks, as shown in FIG. 3. And a clock generator 41 and two clock dividers 42 and 43. The clock generator 41 is a system clock synchronized with a synchronous reference clock provided from the clock generator board 30. To the respective clock distribution units 42 and 43, and each of the clock distribution units 42 and 43 receives a system clock from the clock generator 41 and switches through the interface between modules. Distribute to various matching blocks.

이와 같이 구성된 본 발명에 따른 ATM 교환 시스템에서의 클럭 발생 및 분배 동작을 설명하면 다음과 같다.Referring to the clock generation and distribution operation in the ATM switching system according to the present invention configured as described above are as follows.

먼저, 클럭발생보드(30)에서 외부로부터 제공되는 외부 동기 기준 클럭과 자체 수정 발진기의 발진 클럭을 이용하여 DP-PLL 동기 방식으로 안정도 및 정확도가 좋은 동기 기준 클럭을 발생시켜 각 클럭발생및분배보드(40-1, 40-2)에 제공하고, 해당 각 클럭발생및분배보드(40-1, 40-2)의 클럭발생부(41)는 클럭발생보드(30)로부터 제공되는 동기 기준 클럭에 동기된 시스템 클럭(clock)을 발생시켜 각 클럭분배부(42, 43)로 제공하므로, 해당 클럭발생보드(30)와 두 개의 클럭발생및분배보드(40-1, 40-2)에 의해 삼중화된 클럭 발생 기능을 수행하게 되는데, 이때, 해당 클럭발생보드(30)는 각 클럭발생및분배보드(40-1, 40-2)에 동기 기준 클럭을 제공하는 마스터 기능을 수행하고, 각 클럭발생및분배보드(40-1, 40-2)는 슬레이브 기능을 수행한다.First, the clock generation board 30 generates a stable and accurate synchronization reference clock using a DP-PLL synchronization method by using an external synchronization reference clock provided from the outside and an oscillation clock of a self-correcting oscillator. 40-1 and 40-2, and the clock generator 41 of each of the clock generation and distribution boards 40-1 and 40-2 corresponds to the synchronous reference clock provided from the clock generation board 30. Synchronized system clock is generated and provided to each clock distribution unit 42, 43, so that it is tripled by the corresponding clock generation board 30 and two clock generation and distribution boards 40-1 and 40-2. In this case, the clock generation board 30 performs a master function of providing a synchronous reference clock to each of the clock generation and distribution boards 40-1 and 40-2. The generation and distribution boards 40-1 and 40-2 perform a slave function.

한편, 해당 클럭발생및분배보드(40-1, 40-2)의 클럭분배부(42, 43)는 클럭발생부(41)로부터 제공되는 시스템 클럭(clock)을 모듈간 인터페이스를 통해 스위치 블록 및 각종 정합 블록에 제공하는데, 이때, 해당 클럭분배부(42, 43)는 소정수의 포트를 통해 해당 시스템 클럭(clock)을 쌍(pair)으로 출력하여 해당 스위치 블록 및 각종 정합 블록에 제공하므로, 해당 두 개의 클럭발생및분배보드(40-1, 40-2)에 의해 이중화된 클럭 분배 기능을 수행하게 된다.On the other hand, the clock distribution unit (42, 43) of the clock generation and distribution board (40-1, 40-2) is a switch block and the system clock (clock) provided from the clock generator 41 through the interface between modules and In this case, the clock distribution units 42 and 43 output the system clocks in pairs through a predetermined number of ports and provide them to the corresponding switch blocks and various matching blocks. The two clock generation and distribution boards 40-1 and 40-2 perform redundant clock distribution functions.

즉, 삼중화된 클럭 발생 기능을 수행하는 보드 중에서 클럭발생보드(30)에서 정확도가 높은 동기 기준 클럭을 클럭 발생 및 클럭 분배 기능을 수행하는 클럭발생및분배보드(40-1, 40-2)로 제공함에 따라 동기 손실을 방지할 수 있어 셀 손실률이 감소하며, 해당 이중화된 클럭 분배 기능을 수행하는 클럭발생및분배보드(40-1, 40-2)에서 스위치 블록 및 각종 정합 블록으로 분배하는 클럭 출력 포트수가 증가되어 ATM 시스템 및 망 클럭을 필요로 하는 시스템에서 안정된 클럭을 분배받을 수 있게 된다.That is, the clock generation and distribution boards 40-1 and 40-2 that perform the clock generation and clock distribution functions of the highly accurate synchronous reference clock in the clock generation board 30 among the boards that perform the tripled clock generation function. By reducing the synchronization loss, the cell loss rate is reduced, and the clock generation and distribution boards 40-1 and 40-2 that perform the corresponding redundant clock distribution functions are distributed to switch blocks and various matching blocks. The number of clock output ports is increased, allowing stable clock distribution in ATM systems and systems requiring network clocks.

또한, 해당 클럭발생및분배보드(40-1, 40-2)에 클럭분배부(42, 43)가 포함되어 있어 임피던스 및 노이즈가 안정된 클럭을 분배할 수 있게 된다.In addition, the clock generator 42 and 43 are included in the clock generation and distribution boards 40-1 and 40-2 to distribute clocks with stable impedance and noise.

이상과 같이, 본 발명은 ATM 교환 시스템의 스위치 블록 및 각종 정합 블록에서 필요로 하는 시스템 클럭에 대한 클럭 발생 및 분배 기능을 한 보드내의 패턴 상에서 수행하며, 삼중화 발생부에서 이중화 분배 기능을 수행함으로써, 해당 시스템 클럭의 지연이나 지터 및 원더(Wonder) 발생을 방지할 수 있게 되어 안정된 시스템 클럭의 제공이 가능해진다.As described above, the present invention performs a clock generation and distribution function for the system clock required in the switch block and various matching blocks of the ATM switching system on a pattern within a board, and by performing a redundant distribution function in the triple generation unit Therefore, it is possible to prevent the delay, jitter and wonder of the system clock, thereby providing a stable system clock.

Claims (3)

스위치 블록 및 각종 정합 블록에 시스템 클럭을 분배하는 ATM 교환 시스템의 클럭 발생/분배 장치에 있어서,A clock generation / distribution apparatus of an ATM switching system for distributing system clocks to switch blocks and matching blocks, 외부 동기 기준 클럭을 입력받아 DP-PLL 동기 방식으로 안정도 및 정확도가 좋은 동기 기준 클럭을 발생시켜 제공하는 클럭발생보드와; 상기 클럭발생보드로부터 제공되는 동기 기준 클럭에 동기된 시스템 클럭을 발생시켜 스위치 블록 및 각종 정합 블록에 분배하는 이중화된 클럭발생및분배보드를 포함하는 것을 특징으로 하는 ATM 교환 시스템에서의 클럭 발생/분배 장치.A clock generation board that receives an external synchronization reference clock and generates and provides a stable and accurate synchronization reference clock in a DP-PLL synchronization manner; Clock generation / distribution in an ATM switching system, comprising: a redundant clock generation and distribution board for generating a system clock synchronized with a synchronization reference clock provided from the clock generation board and distributing it to switch blocks and various matching blocks; Device. 제 1항에 있어서,The method of claim 1, 상기 클럭발생및분배보드는, 상기 클럭발생보드로부터 제공되는 동기 기준 클럭에 동기된 시스템 클럭을 발생시키는 클럭발생부와; 상기 클럭발생부로부터 시스템 클럭을 입력받아 모듈간 인터페이스를 통해 스위치 블록 및 각종 정합 블록에 분배하는 이중화된 클럭분배부를 더 포함하는 것을 특징으로 하는 ATM 교환 시스템에서의 클럭 발생/분배 장치.The clock generation and distribution board may include: a clock generator for generating a system clock synchronized with a synchronous reference clock provided from the clock generation board; And a redundant clock divider configured to receive a system clock from the clock generator and distribute the divided system to a switch block and various matching blocks through an interface between modules. 스위치 블록 및 각종 정합 블록에 시스템 클럭을 분배하는 ATM 교환 시스템의 클럭 발생/분배 방법에 있어서,A clock generation / distribution method of an ATM switching system that distributes system clocks to switch blocks and matching blocks, 클럭발생보드에서 동기 기준 클럭을 발생시켜 이중화된 클럭발생및분배보드에 제공하고, 해당 각 클럭발생및분배보드의 클럭발생부에서 상기 클럭발생보드로부터 제공되는 동기 기준 클럭에 동기된 시스템 클럭을 발생시켜 이중화된 클럭분배부로 제공하여 상기 클럭발생보드와 두 개의 클럭발생및분배보드에 의해 삼중화 클럭을 발생하는 과정과; 상기 클럭발생부로부터 제공되는 시스템 클럭을 모듈간 인터페이스를 통해 분배하되, 소정수의 포트를 통해 해당 시스템 클럭을 이중으로 출력하여 해당 스위치 블록 및 각종 정합 블록에 이중화 클럭을 분배하는 과정을 포함하는 것을 특징으로 하는 ATM 교환 시스템에서의 클럭 발생/분배 방법.A clock generation board generates a synchronization reference clock to provide a redundant clock generation and distribution board, and a clock generator of each clock generation and distribution board generates a system clock synchronized with the synchronization reference clock provided from the clock generation board. Generating a redundant clock by the clock generation board and the two clock generation and distribution boards; Distributing a system clock provided from the clock generator through an interface between modules, and dually outputting a corresponding system clock through a predetermined number of ports to distribute a redundant clock to a corresponding switch block and various matching blocks. A clock generation / distribution method in an ATM switching system.
KR1019980057904A 1998-12-24 1998-12-24 Clock generation / distribution apparatus and method in ATM switching system KR100280210B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980057904A KR100280210B1 (en) 1998-12-24 1998-12-24 Clock generation / distribution apparatus and method in ATM switching system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980057904A KR100280210B1 (en) 1998-12-24 1998-12-24 Clock generation / distribution apparatus and method in ATM switching system

Publications (2)

Publication Number Publication Date
KR20000041887A KR20000041887A (en) 2000-07-15
KR100280210B1 true KR100280210B1 (en) 2001-02-01

Family

ID=19565129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980057904A KR100280210B1 (en) 1998-12-24 1998-12-24 Clock generation / distribution apparatus and method in ATM switching system

Country Status (1)

Country Link
KR (1) KR100280210B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020045830A (en) * 2000-12-11 2002-06-20 조정남 Phase locked loop reference clock distributor

Also Published As

Publication number Publication date
KR20000041887A (en) 2000-07-15

Similar Documents

Publication Publication Date Title
KR100528379B1 (en) Clock Signal Distribution System
KR970006395B1 (en) Synchronizer apparatus for system having at least two clock domains
US7245240B1 (en) Integrated circuit serializers with two-phase global master clocks
WO1997025797A1 (en) Signal distribution system
US6204732B1 (en) Apparatus for clock signal distribution, with transparent switching capability between two clock distribution units
JPH08116241A (en) Clock skew reduction circuit
US6377077B1 (en) Clock supply circuit and data transfer circuit
KR100280210B1 (en) Clock generation / distribution apparatus and method in ATM switching system
EP0379279A2 (en) Data transmission synchroniser
US7131023B2 (en) Programmable clock management component reconfiguration upon receipt of one or more control signals to be able to process one or more frequency signals
KR200178748Y1 (en) Apparatus for duplicated clock generation/distribution in the atm switching system
JPH08265349A (en) Digital information processor
KR100406863B1 (en) Device for generating clock of multi-computer system
US8116321B2 (en) System and method for routing asynchronous signals
KR20030055374A (en) A system for clock synchronization between switch boards with redundancy and line boards
US6898211B1 (en) Scheme for maintaining synchronization in an inherently asynchronous system
JP4650956B2 (en) System and method for routing asynchronous signals
KR0153913B1 (en) Clock signal gnerator
KR100369685B1 (en) A method and a device of synchronization reference clock for exchanger
KR100447397B1 (en) bit-error preventing equipment of communication system
KR20230103155A (en) Master reference oscillator system
KR0173055B1 (en) Local timing generator
KR100328761B1 (en) A device of switching system clock unit for optical communication system
JPH07200094A (en) Phase-locked clock distribution circuit
KR0126860B1 (en) Asynctonous transreciver system

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee