KR100278919B1 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- KR100278919B1 KR100278919B1 KR1019940039044A KR19940039044A KR100278919B1 KR 100278919 B1 KR100278919 B1 KR 100278919B1 KR 1019940039044 A KR1019940039044 A KR 1019940039044A KR 19940039044 A KR19940039044 A KR 19940039044A KR 100278919 B1 KR100278919 B1 KR 100278919B1
- Authority
- KR
- South Korea
- Prior art keywords
- outer box
- semiconductor device
- forming
- box
- inner box
- Prior art date
Links
Abstract
본 발명은 반도체장치 및 그 제조방법에 관한 것으로, 반도체 소자 제조시 광 리소그래피 공정에서 사용되는 마스크 대 마스크 패턴의 중첩도 측정을 위한 오버레이 측정마크를 스크라이브 라인의 유효공간을 넓히기 위하여 박스 형태의 오버레이 측정마크를 인접되도록 다수개 형성하는 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same. An overlay measurement mark for measuring a degree of overlap between a mask and a mask pattern used in an optical lithography process in manufacturing a semiconductor device is used to measure the overlay of a box shape to increase the effective space of a scribe line. A plurality of marks are formed to be adjacent to each other.
Description
제1도는 다이의 둘레에 있는 스크라이브 라인에 오버레이 측정마크가 구비되는 것을 도시한 도면.1 is a diagram illustrating overlay measurement marks being provided on a scribe line around a die.
제2도는 종래의 오버레의 측정마크를 도시한 도면.2 is a diagram showing a measurement mark of a conventional overlay.
제3도는 종래에 여러층이 형성될때 오버레이 측정마크를 도시한 도면.3 is a diagram illustrating overlay measurement marks when multiple layers are conventionally formed.
제4도는 본 발명에 의해 오버레이 측정마크 지역에 다수의 오버레이 측정마크를 인접되게 형성한 도면.4 is a view showing a plurality of overlay measurement marks adjacent to the overlay measurement mark area according to the present invention.
<도면의 주요부분에 대한 부호의 설명<Description of symbols for main parts of the drawings
3 : 스크라이브 라인 4 : 오버레이 측정마크3: scribe line 4: overlay measurement mark
5 : 오버레이 측정마크 지역 6, 10, 11 : 외측박스5: overlay measurement mark area 6, 10, 11: outer box
7, 8, 12, 13, 14 : 내측박스7, 8, 12, 13, 14: inner box
본 발명은 반도체장치 및 그 제조방법에 관한 것으로, 특히 반도체 소자 제조시 광 리소그래피 공정에서 사용되는 마스크 대 마스크 패턴의 중첩도 측정을 위한 오버레이(overlay) 측정마크가 구비되는 반도체장치 및 그제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to an apparatus and a method for manufacturing the semiconductor device having an overlay measurement mark for measuring a degree of overlap between a mask and a mask pattern used in an optical lithography process. It is about.
본 발명은 256 MDRAM과 같이 필드 사이즈(Field Size)의 제한적 요소를 극복하고, 반도체 장치 제조원가를 절감 할수 있다.The present invention overcomes the limitations of field size, such as 256 MDRAM, and can reduce the cost of manufacturing semiconductor devices.
오버레이 측정마크 제작 및 측정방법은, 광학적 축소노광 장치(stepper)나, E-beam 소오스(Source)에 의해 사진식각하는 방법으로 제작하는 모든 반도체 제조공정 및 LCD와 같은 액정 반도체 분야에서도 사용 가능하다.The overlay measurement mark production and measurement method can be used in all semiconductor manufacturing processes and liquid crystal semiconductors such as LCDs that are manufactured by optical etching with an optical stepper or an E-beam source.
실제 메모리 소자의 제조에 있어서는 메인(main)의 메모리 셀(memory cell)과 주변의 회로(pheripery circuit)로 이루어지고 있다. 그러나 이와같은 메인 셀 부분과 주변회로를 형성하기 위해서는 별도의 공간인 스크라이브 라인(scribe line)에 광 리소그라피 공정에서 필요한 여러마크를 형성하여야 할 필요가 있다.In the manufacture of the actual memory device, it is composed of a main memory cell and a peripheral circuit. However, in order to form such a main cell part and a peripheral circuit, it is necessary to form various marks necessary for an optical lithography process in a scribe line which is a separate space.
별도의 마크를 제작하는 일예로, 축소노광 장치가 필요로 하는 마크 즉, 여러가지 얼라인먼트 마크, 패턴 중첩도를 측정하는 오버레이 측정마크 등을 형성하기 위해 공간이 필요하다.As an example of manufacturing a separate mark, space is required to form a mark required by the reduction exposure apparatus, that is, various alignment marks, an overlay measurement mark for measuring the degree of pattern overlap, and the like.
256MD와 같이 많은 층(layer)을 필요로 하는 반도체 소자에 있어서는, 오버레이 측정마크(싸이즈; 약 70㎛ × 70㎛)를 스크라이브 라인내에 형성하기 위해 스크라이브 라인이 증대되어야 함으로 메인 메모리 셀 유효 공간을 좁게 가져다 주는 결과를 초래한다.In semiconductor devices requiring many layers, such as 256MD, the scribe line must be increased to form an overlay measurement mark (size: about 70 μm × 70 μm) in the scribe line, thereby narrowing the main memory cell effective space. It brings about the result.
이러한 오버레이 측정마크는 보통 적어도 4개 이상을 한개의 다이(die)내 존재시키되, 가능한 가장자리 코너 구석에 존재 시켜서 오버레이 측정장비에 의해 측정함으로써 정확도를 높힐 수 있다.Such overlay metrology marks usually have at least four or more in one die, but may be located at edge edge corners as possible to increase accuracy by measuring with an overlay metrology tool.
여기서 사용되는 오버레이 측정마크 수가 4개를 짝으로 하여야 하는 것은, 오버레이 옵셋(overlay offset) 값의 보정을 정확히 하기 위한 것인데, 축소노광장치의 렌즈 디스토션(lens distortion)및 확대(magnification) 등도 검사하기 위하여 다이의 코너 부분에 가능한한 위치 시켜야 한다.The number of overlay measurement marks used here should be paired in order to accurately correct the overlay offset value. In order to check the lens distortion and magnification of the reduction exposure apparatus, It should be located as far as possible in the corner of the die.
그러나, 64MD 및 256MD 등에서는 수십개의 마스크(Mask) 공정이 필요하다. 이에 따라, 많은 수의 오버레이 측정마크가 필요하기 때문에 제한된 다이의 코너영역에 많은 수의 오버레이 측정마크를 형성해야 하는데 256MD 등에서는 힘들게 된다.However, dozens of mask processes are required in 64MD, 256MD, and the like. Accordingly, since a large number of overlay measurement marks are required, a large number of overlay measurement marks must be formed in the corner area of the limited die, which is difficult in 256MD and the like.
기존의 일대일 대응의 마크 형성방법으로는 신속한 오버레이 값을 구하기 힘들고, 스크라이브 라인 면적을 많이 차지하게 되어, 마스크 공정등에서 필요로 하는 여러가지 마크의 형성이 어렵게 된다.In the conventional one-to-one mark forming method, it is difficult to obtain a fast overlay value and occupy a large scribe line area, making it difficult to form various marks required in a mask process or the like.
따라서, 본 발명은 광 리소그라피 공정에서 필요로 하는 웨이퍼 상의 스크라이브 라인의 유효공간을 넓히기 위하여 박스형태의 오버레이 측정마크가 인접되어 다수개 구비되는 반도체장치 및 그제조방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a semiconductor device and a method for manufacturing the same, in which a plurality of box-type overlay measurement marks are adjacent to each other to increase the effective space of a scribe line on a wafer required in an optical lithography process.
상기한 목적을 달성하기 위한 본 발명의 특징은 오버레이 측정마크가 형성되는 반도체장치에 있어서, 스크라이브 라인에 일정폭을 갖는 오버레이 측정마크 지역이 길게 형성되어 고정되고, 상기 측정마크 지역내에 양각으로 구비되는 외측박스와 음각으로 구비되어 한쪽 축이 고정되는 다층간의 오버레이 측정마크를 제공하는데 있다.A feature of the present invention for achieving the above object is the semiconductor device in which the overlay measurement mark is formed, the overlay measurement mark region having a predetermined width on the scribe line is formed long and fixed, and is embossed in the measurement mark region It is provided with the outer box and the intaglio overlay overlay measurement mark between the one axis is fixed.
상기한 목적을 달성하기 위한 본 발명의 오버레이 측정마크가 구비되는 반도체장치 제조방법은 웨이퍼 위에 제1층의 패턴을 형성하는 공정에서 스크라이브 라인에 양각의 외측박스와 음각의 외측박스를 형성하되 양각과 음각의 경계면은 인접되고, 양각과 음각이 번갈아 가면서 연속적으로 외측박스를 형성하는 단계와, 제2층을 도포하고 이 층을 패턴하기 위하여 감광막패턴을 형성하는 공정에서 상기 예정된 외측박스의 내에 내측박스용 제1 감광막패턴을 형성하는 단계와, 식각 공정으로 상기 제2층으로 된 제1 내측박스를 형성하는 단계와, 상기 제1 감광막패턴을 제거하고, 제3 층을 도포하는 단계와, 제3층을 패턴하기 위하여 감광막패턴을 형성하는 공정에서 상기 제1 내측박스에 인접한 다른 외측박스의 내에 제2 내측박스용 감광막패턴을 형성하는 단계와, 식각 공정으로 제2층으로 된 제1 내측박스를 형성하는 단계를 포함하는 것이다.In the semiconductor device manufacturing method provided with the overlay measurement mark of the present invention for achieving the above object, the embossed outer box and the intaglio outer box are formed on the scribe line in the process of forming the pattern of the first layer on the wafer. The inner surface of the inner box is adjacent to the intaglio interface, and the inner box is alternately formed with the intaglio and the intaglio alternately, and the second layer is formed and the photoresist pattern is formed to pattern the layer. Forming a first photoresist pattern for the substrate, forming a first inner box of the second layer by an etching process, removing the first photoresist pattern, and applying a third layer; In the process of forming the photoresist pattern for patterning the layer, the photoresist pattern for the second inner box is formed in another outer box adjacent to the first inner box. The step includes forming a first inner box of the second layer by an etching process.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
제1도는 하나의 다이(1)의 중앙에는 주 셀 영역(2)이 구비되고, 가장 자리에는 스크라이브 라인(3)이 구비되며, 모서리 부분에 오버레이 측정마크(4)가 형성됨을 도시한 도면이다.1 is a diagram showing a main cell region 2 at the center of one die 1, a scribe line 3 at the edge thereof, and an overlay measurement mark 4 formed at the corners. .
제2도는 오버레이 측정마크를 종래의 기술로 형성한 평면도로서, 내측 박스(6)와 외측박스(7)가 구비되는 오버레이 측정마크(4)가 스크라이브 라인(3)에 형성된다. 상기 내측박스(6)는 10×10㎛2, 외측박스(7)는 20×20㎛2의 크기로 형성하며, 상기 오버레이 측정마크는 75×75㎛2의 크기로 형성된다.2 is a plan view in which the overlay measurement mark is formed according to a conventional technique, and an overlay measurement mark 4 having an inner box 6 and an outer box 7 is formed on the scribe line 3. The inner box 6 has a size of 10 × 10 μm 2 , and the outer box 7 has a size of 20 × 20 μm 2 , and the overlay measurement mark has a size of 75 × 75 μm 2 .
제3도는 종래의 기술로 순차적으로 형성되는 패턴들의 중첩도를 측정하기 위해서 제1, 제2, 제3 오버레이 측정마크(4, 4', 4")를 각각 일정간격 이격시켜 형성한 도면이다. 상기 제1, 제2, 제3 오버레이 측정마크(4, 4', 4")의 외측박스(6)는 소정의 패턴 예를들어 소자분리막을 형성하는 공정에서 한꺼번에 형성하고, 제1, 제2, 제3 오버레이 측정마크(4, 4', 4")의 내측박스(7, 8, 9)는 순차적으로 패턴을 형성하는 공정에 각각 하나씩 형성하는 것이다.FIG. 3 is a view formed by spaced apart the first, second, and third overlay measurement marks 4, 4 ', and 4 ", respectively, in order to measure the degree of overlap of the patterns sequentially formed by the prior art. The outer boxes 6 of the first, second, and third overlay measurement marks 4, 4 ′, and 4 ″ are formed all at once in a process of forming a predetermined pattern, for example, an isolation layer. The inner boxes 7, 8, and 9 of the third overlay measurement marks 4, 4 ′, and 4 ″ are formed one by one in the process of sequentially forming patterns.
여기서, 게이트전극을 형성하는 공정에서 예를들어 상기 제2 오버레이 측정마크(4')에서 중첩 정확도를 측정하기 위해 게이트전극용 감광막패턴으로 상기 제2 오버레이 측정마크(4')의 내측박스(8)를 형성하고, 외측박스(6)와 내측박스(8)에서 중첩 정확도를 측정한다.Here, in the process of forming the gate electrode, for example, the inner box 8 of the second overlay measurement mark 4 ′ as a photoresist pattern for the gate electrode to measure the overlapping accuracy in the second overlay measurement mark 4 ′. ) And measure the overlapping accuracy at the outer box 6 and the inner box 8.
그러나, 상기와 같이 중첩 정확도를 측정하기 위해 제1, 제2, 제3 오버레이 측정마크(4, 4', 4")를 일정간격 이격시켜 형성함으로써 스크라이브 라인을 많이 차지하는 문제가 발생된다. 또한, 오버레이 측정마크가 독립적 패턴임을 나타내기 위해서 오버레이 측정마크(4)의 면적이 적어도 70×70㎛2를 차지한다.However, in order to measure the overlapping accuracy as described above, the first, second, and third overlay measurement marks 4, 4 ', and 4 ″ are formed to be spaced apart at regular intervals. The area of the overlay measurement mark 4 occupies at least 70 × 70 μm 2 to indicate that the overlay measurement mark is an independent pattern.
상기 오버레이 측정마크는 70×70㎛2로 형성하는 경우 다이의 코너위치에 오버레이 측정마크가 밀집되지 않는 경우가 있다. 이와같은 경우는 본래의 오버레이 마크 측정 포인트가 달라지는 정도가 크기 때문에 정확한 오버레이 분석이 어렵고, 지나치게 스크라이브 라인(scribe line) 면적을 차지하여, 별도의 얼라인먼트 마크들을 형성하는데 어려움을 가져온다.When the overlay measurement mark is formed at 70 × 70 μm 2 , the overlay measurement mark may not be concentrated at the corner position of the die. In such a case, since the original overlay mark measurement point is large, the accurate overlay analysis is difficult and takes up too much scribe line area, resulting in difficulty in forming separate alignment marks.
제4도는 본 발명에 의해 순차적으로 형성되는 패턴들의 중첩도를 측정하기 위해서 오버레이 측정마크를 인접되도록 다수개 형성한 도면이다.4 is a diagram in which a plurality of overlay measurement marks are formed adjacent to each other in order to measure the degree of overlap of patterns sequentially formed by the present invention.
즉, 폭이 약 70㎛ 인 오버레이 측정마크 지역(5)을 길게 형성하고, 상기 오버레이 측정마크 지역(5)에는 20×20㎛2의 크기를 가지고 양각으로 구비되는 외측박스(10, 10', 10"..)와 음각으로 구비되는 외측박스(11, 11', 11"..)가 번갈아 가면서 연속적으로 구비되고, 그리고, 상기의 외측박스(10, 11, 10', 11'...)내에 10×10㎛2의 크기를 가지는 내측박스(12, 13, 14, ..)가 순차적으로 소정의 패턴을 형성하는 공정에 각각 하나씩 형성된다.That is, the overlay measuring mark region 5 having a width of about 70 μm is formed long, and the overlay measuring mark region 5 has an outer box 10, 10 ′, which has a size of 20 × 20 μm 2 and is embossed. 10 ".&Quot; and the outer boxes 11, 11 ', 11 " ..) provided intaglio are alternately provided, and the outer boxes 10, 11, 10', 11 '... ), Inner boxes 12, 13, 14,... Having a size of 10 × 10 μm 2 are formed one by one in a step of sequentially forming a predetermined pattern.
따라서, 본 발명은 불필요한 공간을 제거하면서, 오버레이 측정마크의 외측박스(10, 11, ..)를 활용하는데 있어서, 이웃하는 외측박스의 경계선을 중복사용할 수 있도록 하는데 있다. 즉 오버레이 측정마크의 내측박스(12)와 (13)을 형성한 뒤에, 외측박스(10)의 우측 경계선은 외측박스(11)의 좌측 경계선으로도 이용된다는 점이다.Accordingly, the present invention is to enable the use of the outer box (10, 11, ...) of the overlay measurement mark, overlapping the boundary line of the neighboring outer box while removing unnecessary space. That is, after forming the inner box 12 and 13 of the overlay measurement mark, the right boundary line of the outer box 10 is also used as the left boundary line of the outer box 11.
본 발명을 반도체장치 제조공정 상에서 예를들어 설명하면 먼저 웨이퍼 위에 소자분리막을 형성하는 공정에서 양각의 외측박스(10, 10', 10"..)와 음각의 외측박스(11, 11', 11")를 인접되도록 형성한다. 여기서 빗금친 부분이 양각이고, 빗금이 없는 부분이 음각이다. 그리고, 폴리 1를 패턴하기 위해 감광막패턴을 형성하는 공정에서 상기 내측박스(12)를 형성하여 상기 외측박스(10)와 내측박스(12)에서 중첩 정확도를 측정한다. 그리고, 차후 공정인 폴리 2를 패턴하기 위해 감광막패턴을 형성하는 공정에서 상기 외측박스(10)에 인접한 외측박스(11)에 내측박스(13)를 형성하고, 중첩 정확도를 측정한다. 그리고, 차후 공정에서 상기와 마찬가지로 내측박스를 형성하고 중첩 정확도를 측정한다.In the semiconductor device manufacturing process, the present invention will be described by way of example. First, in the process of forming a device isolation film on a wafer, an embossed outer box 10, 10 ', 10 " .. and an embossed outer box 11, 11', 11 Are formed adjacent to each other. The hatched part is embossed, and the part without hatched is engraved. In addition, the inner box 12 is formed in the process of forming the photoresist pattern to pattern the poly 1, and the overlapping accuracy of the outer box 10 and the inner box 12 is measured. In addition, the inner box 13 is formed on the outer box 11 adjacent to the outer box 10 in the process of forming the photoresist pattern to pattern the poly 2, which is a subsequent process, and the overlapping accuracy is measured. In the subsequent process, the inner box is formed in the same manner as described above, and the overlapping accuracy is measured.
본 발명의 다른 실시예는 상기에서는 내측박스를 오버레이 측정마크 지역에 음각과 양각으로 일정간격 이격하여 먼저 형성하고, 후공정에서 외부박스를 형성하여도 된다.According to another embodiment of the present invention, the inner box may be first formed at a predetermined interval by an intaglio and an embossment in the overlay measurement mark area, and an outer box may be formed in a later step.
나중에 상기한 본 발명에 의하면, 스크라이브 라인에 일렬로 형성되는 오버레이 측정마크를 형성하되, 외측박스의 경계면을 유효하게 사용할 수 있다.According to the present invention described later, the overlay measurement marks formed in a line on the scribe line is formed, the boundary surface of the outer box can be effectively used.
또한, 스크라이브 라인의 공간을 절약하여 메인 셀의 크기를 확대시킬 수 있으며, 다수 층간의 오버레이 측정마크를 다이의 코너에 밀집되게 형성할 수 있어서 층간의 중첩 정확도를 정확히 분석할 수 있다. 그리고, 스크라이브 라인의 빈 공간에 포토공정에 유용한 마크패턴(얼라인먼트 마크등)을 충분히 형성할 수 있는 공간을 제공함으로서, 다이 사이즈가 큰 256MDRAM 급 이상에서 필요로 하는 많은 마스크 공정의 충분한 얼라인먼트 마크수의 확보가 가능하다.In addition, the size of the main cell can be increased by saving the space of the scribe line, and overlay measurement marks between a plurality of layers can be densely formed at the corners of the die to accurately analyze the overlapping accuracy between the layers. In addition, by providing a space capable of sufficiently forming a mark pattern (alignment mark, etc.) useful for the photo process in the vacant space of the scribe line, the number of sufficient alignment marks for many mask processes required at a large die size of 256 MDRAM or more can be obtained. It can be secured.
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940039044A KR100278919B1 (en) | 1994-12-29 | 1994-12-29 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940039044A KR100278919B1 (en) | 1994-12-29 | 1994-12-29 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026098A KR960026098A (en) | 1996-07-22 |
| KR100278919B1 true KR100278919B1 (en) | 2001-01-15 |
Family
ID=66647483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940039044A KR100278919B1 (en) | 1994-12-29 | 1994-12-29 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100278919B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100345070B1 (en) * | 1999-11-03 | 2002-07-19 | 주식회사 하이닉스반도체 | Method for forming overlay mark to monitor a deformation of poly2 pattern |
-
1994
- 1994-12-29 KR KR1019940039044A patent/KR100278919B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026098A (en) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109828440B (en) | Overlay mark based on diffraction and overlay error measuring method | |
| US5733690A (en) | Reticle for fabricating semiconductor device | |
| JP2001044094A (en) | Overlay mark, method for measuring overlay accuracy and alignment method, and semiconductor device | |
| KR0168772B1 (en) | Photomask and fabricating method using it | |
| KR100472411B1 (en) | method for manufacturing semiconductor device and semiconductor device with the overlay mark | |
| JP3511552B2 (en) | Superposition measurement mark and measurement method | |
| KR100278919B1 (en) | Semiconductor device and manufacturing method thereof | |
| US5928820A (en) | Method for measuring pattern line width during manufacture of a semiconductor device | |
| KR100457223B1 (en) | Method for forming overlay measurement pattern capable of using with a alignment mark | |
| KR0172287B1 (en) | Focusing measurement of exposure apparatus and reiteration accuracy by detecting mark | |
| KR0144083B1 (en) | Photo mask for stepper resolution measurement | |
| KR100187663B1 (en) | Reticle used in manufacturing semiconductor devices | |
| KR20050111821A (en) | Overlay mark | |
| KR100197981B1 (en) | Method of detecting mask alignment in semiconductor devices | |
| KR0119920B1 (en) | Photomask for resolution measurement of exposure device | |
| KR100577556B1 (en) | method for matching exposing equipment for semiconductor manufaction | |
| JPH06342745A (en) | Mark for measuring alignment accuracy | |
| KR0147641B1 (en) | Reticle and method for forming align-key pattern using it | |
| KR0144084B1 (en) | Formation method of alignment measuring mark | |
| KR100305399B1 (en) | Mask of overlap error-measuring mark and method for forming overlap error-measuring mark | |
| KR100349106B1 (en) | Method for measuring a pattern displacement in a photomasking process | |
| KR100608385B1 (en) | Overlay measurement pattern for semiconductor device manufacture | |
| KR100268942B1 (en) | Semiconductor device | |
| KR20030085946A (en) | Photo Mask having static electricity check module | |
| KR100469910B1 (en) | A exposure mask and A method for forming a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |