KR0144084B1 - Formation method of alignment measuring mark - Google Patents
Formation method of alignment measuring markInfo
- Publication number
- KR0144084B1 KR0144084B1 KR1019940017162A KR19940017162A KR0144084B1 KR 0144084 B1 KR0144084 B1 KR 0144084B1 KR 1019940017162 A KR1019940017162 A KR 1019940017162A KR 19940017162 A KR19940017162 A KR 19940017162A KR 0144084 B1 KR0144084 B1 KR 0144084B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- measurement
- pattern
- outer box
- box
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/708—Mark formation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
본 발명은 반도체 및 액정표시장치(LCD) 제조 분야에서 소자를 이루는 패턴 형성을 위한 리소그래피(lithography)공정에 있어서 층간의 패턴 중첩 정확도를 측정하는 얼라인먼트 측정마크 형성방법에 관한 것으로, 스크라이브 라인 영역에 박스-인-박스 형태의 측정마크를 형성하여 세 층간의 패턴 중첩 정확도를 측정하기 위한 얼라인먼트 측정마크 형성방법에 있어서, 제 1 물질막을 사용하여 일측 방향으로 일정 간격을 두고 서로 분리된 두 개의 제 1측정패턴을 형성하는 단계; 제 2 물질막을 사용하여 타측 방향으로 일정 간격을 두고 서로 분리되며, 상기 제 1측정패턴과 함께 외부박스를 이루는 두 개의 제 2측정패턴을 형성하는 단계; 및 상기 외부박스를 덮도록 형성하되, 상기 외부박스의 내부에 오픈 영역을 제공하여 내부박스를 이루는 감광막 패턴을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다. 본 발명은 세 층간의 중첩도 측정을 동시에 수행하여 측정 시간을 반 이상 단축 시킬 수 있고 측정의 정확도를 신뢰할 수 있어 생산성을 증진시키며, 반복 측정에 따른 공정시간의 증가를 방지할 수 있는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method for forming alignment measurement marks for measuring the accuracy of pattern overlap between layers in a lithography process for forming a pattern forming a device in a semiconductor and liquid crystal display (LCD) manufacturing field. In the method for forming an alignment measurement mark for measuring the accuracy of pattern overlap between three layers by forming a measurement mark in an in-box shape, two first measurements separated from each other at regular intervals in one direction using a first material film Forming a pattern; Forming two second measurement patterns separated from each other at a predetermined interval in the other direction by using a second material film and forming an outer box together with the first measurement pattern; And forming the photoresist pattern forming the inner box by covering the outer box but providing an open area inside the outer box. The present invention can reduce the measurement time by more than half by simultaneously performing the overlap measurement of the three layers, and can increase the productivity by increasing the accuracy of the measurement, it is possible to prevent the increase of the process time due to repeated measurement .
Description
제 1도는 일반적인 DRAM 셀의 레이아웃도.1 is a layout diagram of a typical DRAM cell.
제 2a 도 및 제 2b 도는 종래의 얼라인먼트 측정마크의 평면도2A and 2B are plan views of conventional alignment measurement marks.
제 3a 도 및 제 3c 도는 본 발명에 따른 얼라인먼트 측정마크의 외부박스 형성 공정도.3a and 3c is a process diagram for forming the outer box of the alignment measurement mark according to the present invention.
제 4도는 본 발명에 따른 얼라인먼트 측정마크의 내부박스를 형성하기 위한 포토마스크의 레이아웃도.4 is a layout diagram of a photomask for forming an inner box of an alignment measurement mark according to the present invention.
제 5도는 본 발명에 따라 형성된 얼라인먼트 측정마크의 평면도.5 is a plan view of an alignment measurement mark formed in accordance with the present invention.
제 6도는 얼라인먼트 측정마크의 내부박스가 인접한 외부박스를 덮고 있지 않았을 경우를 도시한 단면도.6 is a cross-sectional view showing the case where the inner box of the alignment measurement mark does not cover the adjacent outer box.
제 7도는 본 발명에 따라 형성된 얼라인먼트 측정마크에서 측정광원의 반사광 경로를 도시한 도면.7 is a view showing the reflected light path of the measurement light source in the alignment measurement mark formed according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
16: 제 1 외부박스 18 : 제 2 외부박스16: first outer box 18: second outer box
20 : 측정관원 25 : 내부박스20: measuring tube member 25: inner box
본 발명은 반도체 및 액정표시장치(LCD) 제조 분야에 관한 것으로, 특히 소자를 이루는 패턴 형성을 위한 리소그래피(lithography) 공정에 있어서 층간의 패턴 중첩 정확도를 측정하는 얼라인먼트 측정마크 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the field of semiconductor and liquid crystal display (LCD) manufacturing, and more particularly, to a method for forming alignment measurement marks for measuring the accuracy of pattern overlap between layers in a lithography process for forming a pattern constituting an element.
일반적으로, 미세패턴 형성 공정시 서로 다른 층에 형성되는 패턴간의 중첩 정확도는 해상도, 초점심도 마진 및 선폭의 균일도와 함께 리소그래피 공정에 있어서 매우 중요한 인자이다. 반도체 제조 공정시 요구되는 패턴간의 중첩도는 보통 미세선폭 크기의 20% 내지 30%에 해당하며 소자의 집적도가 증가함에 따라 가시광을 사용한 마이크로스코프(microscope)에서의 측정 대신에 레지스트레이션(registration) 에러(error) 측정장비를 이용하여 측정하는 방법이 측정 정확도 및 재현성을 기할 수 있기 때문에 보다 널리 사용되고 있다.In general, the overlapping accuracy between patterns formed on different layers in the micropattern forming process is a very important factor in the lithography process along with the uniformity of the resolution, the depth of focus margin, and the line width. The overlap between patterns required in the semiconductor manufacturing process usually corresponds to 20% to 30% of the size of the fine line width, and as the degree of integration increases, a registration error (instead of measurement in a microscope using visible light) error) Measurement methods using measuring equipment are more widely used because of their accuracy and reproducibility.
종래의 패턴 중첩도 측정 방법을 첨부된 도면 제 1도와, 제 2a 도 및 제 2b 도를 참조하여 살펴보면 다음과 같다.A method of measuring a conventional pattern overlapping degree will now be described with reference to FIGS. 1, 2a, and 2b.
먼저, 제 1도는 일반적인 DRAM 셀의 레이아웃을 도시한 것으로, 도면 부호 '1'은 활성 영역, '2'는 워드라인, '3'은 비트라인 콘택, '4'는 비트라인, '5'는 전하저장 전극 콘택을 각각 나타낸 것이다.First, FIG. 1 shows a layout of a typical DRAM cell, where '1' is an active region, '2' is a wordline, '3' is a bitline contact, '4' is a bitline, and '5' is a Each of the charge storage electrode contacts is shown.
다음으로, 제 2a 도는 제 1 도의 워드라인(2)과 전하저장 전극 콘택(5)과의 중첩 정확도를 측정하기 위하여 스크라이브 라인(scribe line) 에 형성된 종래의 측정마크의 평면도로서, 워드라인(2)을 형성할 때 사용된 폴리실리콘막으로 외부박스(6)를 형성하고 전하저장 전극 콘택(5)을 형성할 때 사용된 감광막으로 내부박스(7)를 형성하여 외부박스(6)와 내부박스(7)의 거리 관계를 측정함으로써 패턴의 중첩 정확도를 측정하게 된다. 마찬가지로, 비트라인(4)과 전하저장 전극 콘택(5)과의 중첩 정확도를 측정하기 위하여 비트라인 (4) 형성시 사용된 폴리실리콘막으로 외부박스(8)를 형성하고, 전하저장 전극 콘택(5)을 형성할 때 사용된 감광막으로 내부박스(7)를 형성함으로써 이들의 패턴 정확도를 측정하게 된다. 이와 같이, 두 패턴간의 중첩 정확도를 측정하기 위하여 내부박스 및 외부박스를 형성하여 두 박스 사이의 거리를 측정하여 콘택에 대한 패턴 중첩 정확도를 측정하여 왔다.Next, FIG. 2A is a plan view of a conventional measurement mark formed on a scribe line to measure the overlapping accuracy of the word line 2 and the charge storage electrode contact 5 of FIG. ) To form the outer box (6) with the polysilicon film used to form the () and the inner box (7) with the photosensitive film used when forming the charge storage electrode contact (5) to the outer box (6) and the inner box By measuring the distance relationship of (7), the overlapping accuracy of the pattern is measured. Similarly, in order to measure the overlapping accuracy between the bit line 4 and the charge storage electrode contact 5, an outer box 8 is formed of a polysilicon film used when the bit line 4 is formed, and the charge storage electrode contact ( 5) by forming the inner box (7) with the photosensitive film used to form the pattern accuracy is measured. As such, in order to measure the overlapping accuracy between the two patterns, an inner box and an outer box are formed to measure the distance between the two boxes to measure the pattern overlapping accuracy of the contact.
그러나 이러한 종래의 중첩 정확도 측정방법은 세 개의 층간 패턴 중첩도를 측정하고자 할 때, 측정마트를 세 가지 형태(제 1층 대 제2층, 제 1층 대 제 3층, 제 2층 대 제 3층)로 형성하고, 각각에 대해 따로 중첩도 측정을 실시해야 하므로 생산성을 저하시키는 문제점이 따랐다.However, in the conventional method of measuring the overlapping accuracy, when measuring the degree of overlap of three interlayer patterns, the measurement mart has three types (first layer to second layer, first layer to third layer, second layer to third layer). Layer) and the superimposition degree should be measured separately for each, resulting in a problem of lowering productivity.
따라서, 상기 문제점을 해결하기 위하여 안출된 본 발명은 외부박스의 설계를 변경하여 세 개의 층에 대한 패턴 중첩 정확도를 동시에 실시함으로써 측정 시간을 단축하고, 측정의 신뢰도를 향상시킬 수 있는 얼라인먼트 측정마크 형성방법을 제공하는데 그 목적이 있다.Therefore, the present invention devised to solve the above problems by changing the design of the outer box to perform the pattern overlap accuracy for the three layers at the same time to shorten the measurement time, to form an alignment measurement mark that can improve the reliability of the measurement The purpose is to provide a method.
상기 목적을 달성하기 위하여 본 발명은, 스크라이브 라인 영역에 박스-인-박스 형태로 형성되어 세 층간의 패턴 중첩 정확도를 측정하기 위한 얼라인먼트 측정마크 형성방법에 있어서, 제 1 물질막을 사용하여 일측 방향으로 일정간격을 두고 서로 분리된 두 개의 제 1측정패턴을 형성하는 단계; 제 2 물질막을 사용하여 타측 방향으로 일정 간격을 두고 분리되며, 상기 제 1측정패턴과 함께 외부박스를 덮도록 형성하되, 상기 외부박스의 내부에 오픈 영역을 제공하여 내부박스를 이루는 감광막 패턴을 형성하는 단계를 포함하여 이루어진다.In order to achieve the above object, the present invention, in the form of a box-in-box in the scribe line region in the alignment measurement mark forming method for measuring the accuracy of pattern overlap between three layers, using a first material film in one direction Forming two first measurement patterns separated from each other at a predetermined interval; The second material film is separated by a predetermined distance in the other direction, and is formed to cover the outer box together with the first measurement pattern, and an open area is provided inside the outer box to form a photoresist pattern forming the inner box. It comprises a step.
이하, 첨부된 도면을 참조하여 본 발명에 따른 일실시예를 상세히 설명하면 다음과 같다.Hereinafter, an embodiment according to the present invention will be described in detail with reference to the accompanying drawings.
먼저, 제 3a도에 도시된 바와 같이 측정마크를 형성하기 위하여 다이(die) 내에 워드라인 형성시 사용되는 폴리실리콘막을 사용하여 X방향으로 40㎛ 간격을 두고 서로 분리된 두 개의 제 1외부박스(16)를 형성한다.First, as illustrated in FIG. 3A, two first outer boxes separated from each other at 40 μm intervals in an X direction using a polysilicon film used to form a word line in a die to form a measurement mark. 16).
다음으로, 제 3b 도에 도시된 바와 같이 워드라인과 비트라인의 중첩도 측정을 위하여 다이 내에 비트라인 형성시 사용되는 폴리실리콘막을 사용하여 Y방향으로 40㎛ 간격을 두고 서로 분리된 두 개의 제 2 외부박스(18)를 형성한다. 결과적으로, 제1 및 제2 외부박스를 중첩시키면 제 3c 도에 도시된 바와 같은 외부박스가 형성된다.Next, as shown in FIG. 3B, two second substrates separated from each other at intervals of 40 μm in the Y direction by using a polysilicon film used to form a bit line in the die for measuring the overlap between the word line and the bit line are illustrated. The outer box 18 is formed. As a result, when the first and second outer boxes overlap, an outer box as shown in FIG. 3C is formed.
이어서, 워드라인 및 비트라인과 전하저장 전극 콘택과의 중첩도 측정을 위하여 제1 및 제2 외부박스 내에 내부박스(빗금 없는 부분)를 형성하는데, 제 4도와 같은 크롬(3) 마스크 패턴을 사용하여 제 5 도에 도시된 바와 같은 최종 측정마크를 형성하게 된다. 이때 제1 및 제2 외부박스가 감광막 패턴에 의해 덮여져 있어 측정장비를 통한 콘트라스트(contrast)가 어느 정도 저하되기는 하지만 측정자가 거리(X, X', Y, Y')를 확인하기에는 충분하므로, 이들 거리(X, X', Y, Y')를 측정함으로써 패턴의 중첩 오차를 측정하게 된다.Subsequently, an inner box (not hatched) is formed in the first and second outer boxes to measure the overlap between the word line and the bit line and the charge storage electrode contact, using a chrome (3) mask pattern as shown in FIG. To form a final measurement mark as shown in FIG. At this time, since the first and second outer boxes are covered by the photoresist pattern, the contrast through the measuring equipment is somewhat reduced, but it is sufficient for the measurer to check the distance (X, X ', Y, Y'). By measuring these distances (X, X ', Y, Y'), the overlap error of the pattern is measured.
제 5 도와 같이 내부박스를 형성하는 이유는 제 6 도와 같이 보통의 경우처럼 감광막 패턴(내부박스)(25)이 외부박스의 안쪽에 양각 패턴으로 존재할 경우, 바깥쪽의 두 폴리실리콘막 패턴(30)(제 3c 도의 제1 및 제2 외부박스(16,18)에 해당함)에서 반사되는 빛의 콘트라스트 차가 심하게 발생하여 측정의 정확도를 신뢰할 수 없기 때문이다.The reason for forming the inner box as shown in FIG. 5 is that when the photoresist pattern (inner box) 25 is embossed inside the outer box as in the usual case as shown in FIG. 6, the outer two polysilicon layer patterns 30 (Contrast to the first and second outer boxes 16 and 18 of FIG. 3C), the contrast difference of the light is severely generated and the accuracy of the measurement is not reliable.
제 7도는 제 5도의 A-A' 선을 따른 단면도로서 본 발명에 따른 측정마크에 입사되는 측정관원의 경로를 나타내고 있다. 즉, 측정광원(20)이 입사되면 폴리실리콘막 패턴(외부박스)(18) 및 폴리실리콘막 패턴(외부박스)(16)(도시되지 않음)에 의해 반사되며, 반사된 비ㅍ은 감광막 패턴 (22)에 의해 다시 반사(도면부호 23)되고 일부의 빛(도면부호 21)만이 측정자에 도달하게 된다. 따라서 두 폴리실리콘막 패턴(16,18)에 의한 콘트라스트의 차이를 상당히 줄일 수 있다.FIG. 7 is a cross-sectional view taken along the line A-A 'of FIG. 5 showing the path of the measuring tube incident on the measuring mark according to the present invention. That is, when the measurement light source 20 is incident, it is reflected by the polysilicon film pattern (outer box) 18 and the polysilicon film pattern (outer box) 16 (not shown), and the reflected non-reflected photoresist pattern (22) is reflected back (23) and only a part of the light (21) reaches the meter. Therefore, the difference in contrast by the two polysilicon film patterns 16 and 18 can be significantly reduced.
상기와 같이 이루어지는 본 발명은 세 층간의 중첩도 측정을 동시에 수행하여 측정 시간을 반 이상 단축 시킬 수 있고 측정의 정확도를 신뢰할 수 있어 생산성을 증진시키며, 반복 측정에 따른 공정시간의 증가를 방지할 수 있는 효과가 있다.The present invention made as described above can perform the measurement of the overlap between the three layers at the same time can shorten the measurement time by more than half, and the accuracy of the measurement can be trusted to improve the productivity, and to prevent the increase of the process time due to repeated measurement It has an effect.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940017162A KR0144084B1 (en) | 1994-07-15 | 1994-07-15 | Formation method of alignment measuring mark |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940017162A KR0144084B1 (en) | 1994-07-15 | 1994-07-15 | Formation method of alignment measuring mark |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960005752A KR960005752A (en) | 1996-02-23 |
KR0144084B1 true KR0144084B1 (en) | 1998-08-17 |
Family
ID=19388133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940017162A KR0144084B1 (en) | 1994-07-15 | 1994-07-15 | Formation method of alignment measuring mark |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0144084B1 (en) |
-
1994
- 1994-07-15 KR KR1019940017162A patent/KR0144084B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960005752A (en) | 1996-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5902703A (en) | Method for measuring dimensional anomalies in photolithographed integrated circuits using overlay metrology, and masks therefor | |
KR100831445B1 (en) | Fabrication method of semiconductor integrated circuit device | |
US7655369B2 (en) | Reticle set, method for designing a reticle set, exposure monitoring method, inspection method for reticle set and manufacturing method for a semiconductor device | |
US5962173A (en) | Method for measuring the effectiveness of optical proximity corrections | |
US5128283A (en) | Method of forming mask alignment marks | |
KR100519252B1 (en) | Overlay mark, method for forming overlay mark and mearsurement method for overlay | |
US20080268350A1 (en) | Semiconductor structure | |
JP3511552B2 (en) | Superposition measurement mark and measurement method | |
KR20040014078A (en) | method for manufacturing semiconductor device and semiconductor device with the overlay mark | |
KR0144084B1 (en) | Formation method of alignment measuring mark | |
KR20010029893A (en) | Photomask, semiconductor device, and method for exposing through photomask | |
WO2023035658A1 (en) | Semiconductor structure and manufacturing method therefor, and memory | |
KR20010067060A (en) | Semiconductor device and manufacturing method thereof, and registration accuracy measurement enhancement method | |
KR100663347B1 (en) | Semiconductor device having overlay measurement mark and method of fabricating the same | |
US5928820A (en) | Method for measuring pattern line width during manufacture of a semiconductor device | |
US7670922B2 (en) | Method of measuring alignment of measurement pattern | |
US20030203288A1 (en) | Overlay measuring pattern, photomask, and overlay measuring method and apparatus | |
KR0172557B1 (en) | Semiconductor apparatus having overlay mark | |
CN101452858A (en) | Method of producing thin film transistor and method of exposure using attenuated type mask | |
KR100278919B1 (en) | Semiconductor device and manufacturing method thereof | |
KR0172287B1 (en) | Focusing measurement of exposure apparatus and reiteration accuracy by detecting mark | |
KR960007621B1 (en) | Method of compensating for overlaying error in semiconductor device | |
KR20000020311A (en) | Overlay vernier with aberration effect of exposing lens | |
KR100305399B1 (en) | Mask of overlap error-measuring mark and method for forming overlap error-measuring mark | |
KR100262667B1 (en) | A method for fabricating semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090327 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |