KR100276856B1 - 집적 회로용 온도 모니터/보상 회로 - Google Patents
집적 회로용 온도 모니터/보상 회로 Download PDFInfo
- Publication number
- KR100276856B1 KR100276856B1 KR1019980041666A KR19980041666A KR100276856B1 KR 100276856 B1 KR100276856 B1 KR 100276856B1 KR 1019980041666 A KR1019980041666 A KR 1019980041666A KR 19980041666 A KR19980041666 A KR 19980041666A KR 100276856 B1 KR100276856 B1 KR 100276856B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- signal
- differential gain
- temperature
- gain cell
- Prior art date
Links
- 230000008859 change Effects 0.000 claims abstract description 14
- 230000004044 response Effects 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 29
- 230000007423 decrease Effects 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims 1
- 230000007613 environmental effect Effects 0.000 abstract description 15
- 230000008569 process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000004513 sizing Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000003542 behavioural effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000006903 response to temperature Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
본 발명에서는, 집적 회로 내에 있으며, 집적 회로 동작 환경에 비례하는 신호를 제공하는 모니터를 개시한다. 집적 회로 내의 차동 이득 셀은 바이어스 회로로 바이어스된다. 제 1 환경 민감 회로는 차동 이득 셀의 제 1 입력에 신호를 제공하며, 제 2 환경 민감 회로는 제 1 환경 민감 신호와의 이미 알려진 관계에 의해 차동 이득 셀의 제 2 입력에 신호를 제공한다. 제 2 환경 민감 회로에 의해 생성된 신호는, 집적 회로 동작 환경에서의 변화가 두 신호 사이의 편차를 만들어 내도록 제 1 환경 민감 회로에 의해 생성된 신호와 알려진 동작 관계를 갖는다. 차동 이득 셀의 제 1 입력 및 제 2 입력에서 수신된 신호에 대응하여, 차동 이득 셀은 집적 회로의 동작 환경에 대응하는 신호를 생성한다.
Description
본 발명은 본 발명의 양수인에게 양도되고, "CMOS Process Compensation Circuit"이라는 명칭으로 1997년 7월 28일자로 공동 출원된 미국 특허 출원 08/901,298호와 연관되어 있다.
본 발명은 전반적으로 집적 회로에 관한 것으로, 특히, 어플리케이션 회로를 보상하는데 사용할 수 있는 신호를 제공하는 동작 환경 모니터 회로(operating environment monitor circuit)에 관한 것이다. 보다 상세하게는, 본 발명은 동작 환경에서의 온도 변동에 따라 기준 신호(reference signal)를 제공할 수 있는 온도 변동 모니터에 관한 것이다.
정밀 집적 회로 설계에 있어서 첫번째 과제는 온도 변동의 관점에서 바이어스 전류와 같은 회로 파라미터들을 제어하는 것이다. 집적 회로 설계시, 온도와 같은 환경 조건의 변화에 기인하는 동작 상의 교란(operating fluctuation)을 예측하고 제어하는 것은 복잡한 분석을 필요로 한다. 온도 민감성, 제조 변동 및 인가 전압 변동은 서로간에 복잡한 관계를 나타낸다. 집적 회로에 있어서, 정밀 발진기, 특히, 위상 동기 루프 토폴로지(phase lock loop topology)와 같이 피드백(feedback)을 갖는 발진기는, 편차에 대한 여분이 거의 없는 정밀한 사양을 따르도록 설계된다. 설계자에게 있어서, 넓은 온도 범위에 걸쳐 정밀 사양의 엄격한 허용 한계를 극복하기란 매우 어려운 일이다. 현재의 집적 회로는 그 전압이 낮고 또한 높은 주파수를 필요로 하므로 더욱 높은 정확도 및 보다 엄격한 허용 한계를 필요로 한다.
최근, 회로가 감당해야 할 온도 범위에 걸쳐 회로를 안정화하는 기술이 상당한 주목을 받고 있다. 정밀 회로 또는 온도 변동에 대해 매우 민감한 회로의 예로서는, 전압 제어 발진기, 위상 동기 루프 및 스위치 모드 전원 제어기(switch mode power supply controller)가 포함된다.
정확한 발진을 필요로 하는 회로를 위한 알려진 보상 기술(compensation techniques)은 광범위하며 다양하다. 보상 기술은 전형적으로 어플리케이션 회로의 외부에서 구현된다. 종래 기술의 회로는 간접적인 방법을 이용하여 온도 변동을 보상한다. 일반적으로, 간접적인 방법은 소망하는 출력으로부터 실제 출력의 편차를 감지한다. 간접적인 방법은, 출력 신호에서 편차를 발생시키며 원하지 않는 혼란을 야기하는 장치의 동작 파라미터의 변화를 명확하게 검출하지 못한다. 간접적인 방법은 반도체 칩의 외부에 있는 저항 및 다이오드를 자주 사용한다. 따라서, 보상은 문제의 원천을 검출하여 이용하는 방법으로 행해지는 것이 아니라, 소망하는 신호에서 발생한 온도 또는 전압 변동에 있어서의 악영향 그자체를 검출하여 보상한다.
디지탈 및 아날로그 회로 양쪽 모두에 있어서, 온도와 같은 환경 변동에 관련된 타이밍 문제를 자주 접하게 된다. 온도 변동은 CMOS 회로의 성능 특성을 현저히 변화시킬 수 있고, 많은 경우에는 시스템 성능을 제한하기도 한다.
전압-제어 발진기와 같은 온도 변동에 민감한 회로는 온도와 독립적인 바이어싱 기술에 의해 현저히 개선될 수 있다. 그러나, 많은 어플리케이션에 있어서, 이 기법은 성능 요건을 만족시킬 만큼 충분하지는 않다. 온도 감지 및 보상을 수반하는 기술은 복잡하며, 대개 작은 센서 신호를 사용가능한 더 큰 레벨로 변환시키는 매우 큰 이득의 증폭기를 포함한다.
다른 알려진 보상 시스템은 보상을 위한 기준 전류를 발생시키는 D/A 변환기를 이용한다. 보상 시스템의 설계에 있어서, 기준 전류는 주어진 온도 범위에 걸쳐 동작을 안정화시키는데 사용된다.
디바이스의 성능을 개선하고 디바이스 변동성(variability)을 감소시키기 위해서 보다 엄격한 프로세스 허용 오차(tolerance)를 채택할 수도 있지만, 허용 오차가 보다 엄격해지면 제품의 비용이 실질적으로 증가한다. 만족스러운 디바이스를 분리해 내기 위해 온도에 둔감한 디바이스를 테스트하고 선택하는 것이 종래 기술에서 또한 이용된다. 이러한 선택은, 추가적인 테스트 노고 및 이에 따른 낮은 수율로 인해 또다시 생산 비용을 증가시킨다.
전형적인 온도 보상 회로는 피드백 회로의 요소를 이용하여 동작 변동을 보상한다. 대부분의 알려진 온도 보상 회로는, 어플리케이션 회로 또는 보상할 회로의 소망하는 동작 출력에 관련된 피드백 회로를 제공하기 위해 센서 디바이스에 기초를 둔다.
알려진 온도 보상 회로는 회로의 출력의 도움을 받아서 회로 변동을 조절한다. 따라서, 온도 변동시에 편류(偏流;drift)하게 되는 상호 콘덕턴스(transconductance)와 같은 실제적인 디바이스 파라미터가 온도 보상 회로에 의해 모니터되지 않기 때문에, 현재의 온도 보상 기술은 문제점이 있다.
지금까지, 온도 변동을 보상하기 위해서는 복잡한 배치가 필요했다. 따라서, 온도 변동에 기인하는 정상 동작 이탈(operating aberration)을 보상하기 위해 사용될 수 있는 단순하고 효과적인 온도 변동 검출기가 필요했다.
따라서, 본 발명의 하나의 목적은, 환경 파라미터의 교란(fluctuation) 때문에 발생하는 동작 변동을 추적하기 위한 온-칩(on-chip) 모니터를 제공하는 데 있다.
본 발명의 다른 목적은, 온도 변동 때문에 발생하는 동작 편차를 명시하는 어플리케이션 회로를 보상하는데 사용될 수 있는 온도 모니터를 제공하는 데 있다.
본 발명의 또 다른 목적은, 온도 변동의 효과에 대해, 회로를 모니터링할 수 있고 보상할 수 있는 회로 파라미터 모니터를 제공하는 데 있다.
상술한 목적들은 이하에 설명하는 바와 같이 달성된다. 집적 회로 내에 있으며 집적 회로의 동작 환경의 파라미터의 함수인 신호를 제공하는 모니터가 개시된다. 집적 회로 내의 차동 이득 셀은 바이어스 회로로 바이어스된다. 제 1 환경 민감 회로는 차동 이득 셀의 제 1 입력에 신호를 제공하며, 제 2 환경 민감 회로는 제 1 환경 민감 신호와의 이미 알려진 관계에 의해 차동 이득 셀의 제 2 입력에 신호를 제공한다. 제 2 환경 민감 회로에 의해 생성된 신호는, 집적 회로 동작 환경에서의 변화가 두 신호 사이의 편차를 만들어 내도록 제 1 환경 민감 회로에 의해 생성된 신호와 알려진 동작 관계를 갖는다. 차동 이득 셀의 제 1 입력 및 제 2 입력에서 수신된 신호에 대응하여, 차동 이득 셀은 집적 회로의 동작 환경 파라미터에 대응하는 신호를 생성한다.
본 발명의 상기한 목적, 특징, 장점뿐 아니라 기타 목적, 특징, 장점들은 이후의 발명의 상세한 설명으로부터 명확해 질 것이다.
본 발명의 특성이라 생각되는 신규한 특징들이 첨부된 특허 청구 범위에 개시되어 있다. 본 발명의 바람직한 사용 모드, 더 이상의 목적 및 장점뿐 아니라 본 발명 자체도 예시적인 실시예에 관한 이후의 상세한 설명을 첨부한 도면과 함께 숙독할 때 명확히 이해될 것이다.
도 1은 본 발명에 따라 구성된 환경 변동 모니터의 실시예 1을 도시하는 블럭도,
도 2는 본 발명에 따라 온도 모니터링용으로 구체적으로 적용된, 도 1의 블럭도를 구현한 환경 변동 모니터의 실시예를 상세하게 도시하는 개략도,
도 3a는 바람직한 실시예에 따라, 도 2의 모니터 회로 내의 특정 전류(specific current) 및 온도 대 특정 전류의 관계에 대한 그래프,
도 3b는 도 2에 따른, 온도 함수로서의 바람직한 변동 모니터 출력의 그래프,
도 4는 상이한 온도에서 동일 MOSFET 트랜지스터의 두개의 다른 동작 곡선을 나타내는 MOSFET 트랜지스터의 기본 동작 특성 및 동작 특성이 온도가 증가함에 따라 변화하는 경향을 도시한 종래 기술의 그래프,
도 5는 본 발명에 따라, 모니터 회로 출력, CMOS 프로세스 보상 회로를 효율적으로 사용할 수 있는 어플리케이션을 도시하는 개략도.
도면의 주요 부분에 대한 부호의 설명
10 : 모니터 회로 11 : 제 1 입력
12, 82 : 전류 미러 13 : 제 2 입력
14 : 바이어스 회로 30, 62, 96 : 전류
18 : 개시 회로 20 : 차동 이득 셀
22, 24 : 기준 회로 23 : 차동 이득 셀 바이어스
26 : 바이어스 제어 회로 46 : 저항기
37 ∼ 45, 64 ∼ 68, 70, 80, 95 : 트랜지스터
50 : 합산 노드 51, 52, 54, 55, 56 : 트랜지스터
53 : 전류 싱크 60 : 전류 제어 발진기
16, 72, 74 : 바이어스 전류 86 : 전류 소스
이하, 도면, 특히, 도 1을 참조하면, 모니터 회로(10)가 도시되어 있다. 환경적인 동작 파라미터를 모니터링하기 위해 집적 회로에서 모니터 회로(10)의 바람직한 실시예가 사용되며, 이 회로는 파라미터의 함수인 전류(30)를 생성한다. 상기 파라미터중 하나가 온도이다. 그러나, 전원 전압 및 프로세스 변동과 같은 그 이외의 파라미터들도 또한 모니터 회로(10)에 의해 효과적으로 모니터링될 수 있다.
바람직한 실시예에 있어서, 전류 미러(current mirror)(12)가 전류(30)를 제공하는데, 이 전류(30)는 도 1의 구성요소가 존재하는 집적 회로 기판의 온도의 함수이다. 집적 회로는 열을 효과적으로 발산하고 기판 상의 "열점(hot spots)"을 최소화하도록 설계된다. 집적 회로 기판이 열을 전도하므로, 집적 회로는 기판 전체에 걸쳐서 실질적으로 균일한 동작 온도를 유지하고 있다. 그러나, 어떤 회로 영역은 다른 회로 영역보다 많은 열을 발생하며, 집적 회로 내 온도 구배(gradient)의 검출 및/또는 보정을 행하는데 모니터 회로(10)가 사용될 수 있다.
바람직한 실시예에 있어서, 모니터 전류(30)를 사용하는 어플리케이션 회로는 실질적으로 모니터 회로(10)와 동일한 환경 조건에 노출되어 있다. 따라서, 모니터 회로(10)가 보상을 제공하는 어플리케이션 회로는 이 모니터 회로(10)에 인접하여 위치한다.
대안적인 실시예에 있어서, 모니터 회로(10)는 별도의 반도체 칩 상의 다른 집적 회로에 전류(30)를 공급할 수도 있다. 이 실시예에서는 상이한 환경 조건하에서 동작할 필요가 있는 두 개의 서로 다른 반도체 칩 사이에서 조화로운 동작이 가능하다.
동작시에 있어서, 바이어스 회로(14)는 사전결정된 양의 전류(16)를 싱크(sink)한다. 바이어스 회로(14)는 온도 변동에 비교적 독립적인 전류를 제공하는 것이 바람직하다. 온도-불변(temperature-invariant) 바이어스 전류에 의해 전류(30)를 사용하여 모니터 회로(10) 온도를 더욱 정확하게 표현할 수 있다.
바람직한 실시예에 있어서, 차동 이득 셀(20)은 고온에 대해서 저전압을 제공하는 네가티브 온도 계수(negative temperature coefficient;NTC) 기준 회로(22)에 의해 제 1 입력(11) 상에 구동된다. 차동 이득 셀(20)은 포지티브 온도 계수(positive temperature coefficient;PTC) 기준 회로(24)에 의해 제 2 입력(13) 상에 구동된다. PTC 기준 회로(24)는 온도가 상승함에 따라 증가하는 전압을 제공한다. 온도가 상승하면, 대부분의 전류(16)가 차동 이득 셀(20)의 좌측으로부터 차동 이득 셀(20)의 우측으로 쉬프트한다. 전류 미러(12)는 차동 이득 셀(20) 한쪽의 전류 플로우를 복사(replicate)한다. 도 3b는 전류(30) 및 동작 온도에 대한 전류와의 관계를 도시하고 있다.
장치(37, 39, 40)와 같이 대각선으로 빗금을 쳐서 도시한 장치는 P형 MOSFET이며, 장치(38, 42)와 같이 대각선 빗금이 없는 장치는 N형 MOSFET이다. 도 2는 바람직한 실시예에 대한 구성을 도시하는 것이지만, 당업자라면 그 외의 P-fet/N-fet 구성이 본 발명의 범주로부터 벗어나지 않는다는 것을 이해할 것이다.
트랜지스터(40)는 4개의 도선을 갖는 장치로서 도시되어 있는데, 도시되어 있는 두개의 게이트 접속은 상기 트랜지스터의 것과 동일 노드이다. 예를 들어, 트랜지스터(40)의 게이트에는 트랜지스터(37)의 게이트 및 트랜지스터(41)의 게이트가 접속된다. 도 2의 도면을 단순화하기 위해, 트랜지스터(40, 41, 64)의 게이트 접속은 겹쳐진 것으로 도시되어 있다.
도 2는 바람직한 실시예의 더욱 상세한 도면이다. 트랜지스터(37, 38, 39)는 개시 회로(18)에 포함되어 있다. 개시 회로(18)는 파워업(power up)시에 모니터 회로(10)의 영이 아닌 정상 상태(non-zero steady state operation)를 보장한다.
바이어스 제어 회로(26)는 트랜지스터(40, 41, 42, 43), 다이오드(44, 45) 및 저항기(46)로 구성된다. 바이어스 제어 회로(26)는 NTC 기준 회로(22)와, PTC 기준 회로(24)와, 차동 이득 셀 바이어스(23)에 대한 기준 전압을 제공한다. 바이어스 제어 회로(26)는 소망하는 온도 범위에 걸쳐 실질적으로 일정한 바이어스 전류(16, 72, 74)를 보장한다.
저항기(46)는 포지티브 온도 계수를 갖는다. 따라서, 저항기(46)의 저항은 온도의 증가에 따라 증가한다. 바이어스 제어 회로(26)는 모니터 회로(10)를 안정화하는 기준 전압을 제공한다. 바이어스 제어 회로(26)는 온도, 전압 및 프로세스 변동에 걸쳐 실질적으로 안정한 전류를 제공한다. 모니터 회로(10)를 적절히 제어하는 데에는 수천 ppm/℃의 변화가 받아들일 수 있는 수준이다. 그러나, 바람직한 실시예에서, 바이어스 제어 회로는 +800 ppm/℃정도의 변화를 갖는다.
도 2는 도 1의 바이어스 회로(14)의 구현가능한 회로 형태인 차동 이득 셀 바이어스(23) 및 전류 싱크(53)를 도시한다. 전류 싱크(53)는 바람직한 실시예에서는 하나의 트랜지스터로서 구현되며, 차동 이득 셀(20)을 바이어스시킨다. 전류 싱크(53)의 트랜지스터와 트랜지스터(19)의 게이트 대 소스간 전압이 동일하므로, 전류 싱크(53)는 트랜지스터(19)를 통한 전류를 미러링(mirror)한다.
트랜지스터(41)에 흐르는 기준 전류는 트랜지스터(64, 67, 90)에 의해 미러링된다. 트랜지스터(68)는 낮은 폭 대 길이비(width-to-length ratio)를 갖는다. 폭 대 길이비는 물리적인 실장 예로서, 집적 회로의 제조 공정에서의 마스크 사이징(mask sizing)에 의해 결정된다. 그러므로, 트랜지스터(68)는 비교적 고임피던스 및 저임계 전압을 갖도록 설계된다. 바람직한 실시예에서, 트랜지스터(68)는 대략 20μA를 인가하며, 트랜지스터의 "영 온도 계수점(zero temperature coefficient point)" 위로 바이어스된다. 이 "영 온도 계수점"을 차후의 문단에서 상세히 설명할 것이다.
트랜지스터(65, 66)는 트랜지스터(68)보다 높은 길이 대 폭비를 갖는다. 트랜지스터(65, 66)는 비교적 저임피던스 및 고임계 전압을 갖도록 설계된다. 바람직한 실시예에 있어서, 트랜지스터(65, 66)는 대략 10μA의 전류로 바이어스된다. 트랜지스터(65) 및 트랜지스터(66)를 10μA에서 바이어스시키면, 트랜지스터(65, 66)의 동작점이 이들 트랜지스터의 "영 온도 계수점" 밑에 놓이게 된다. 이 "영 온도 계수점"에 대해서는 이하에 설명된다.
도 4를 참조하면, MOSFET과 같은 전계 효과 트랜지스터는, 전류의 제곱근대 전압 곡선이 온도에 대해 본질적으로 불변인 곳에서 영 온도 계수(ZTC)점을 나타낸다. MOSFET 트랜지스터의 온도 특성은 충분히 보고되어 있으며, 도 4의 그래프는 종래 기술에 대한 그래프이다. 도 4를 참조하면, ZTC점이 표시되어 있다. MOSFET가 ZTC 전류-전압점에서 바이어스되면, MOSFET의 온도가 변화함에 따라 전류 및 전압의 동작점 변동 내지는 변화가 최소화할 것이다. 바이어스 전류가 낮을 경우에는 임계 전압 파라미터의 변화가 주도적으로 되며, 온도가 올라감에 따라 MOSFET의 임계 전압이 낮아진다. 높은 전류 바이어스 레벨을 갖는 MOSFET에서는 이동도가 감소되며, 온도가 감소함에 따라 바이어스 전류도 감소한다.
도 2를 참조하면, 트랜지스터(65, 66)는 정전류(constant current)에 의해 자신들의 ZTC 아래로 바이어스되므로, 온도의 변화에 의해 트랜지스터 양단의 전압 강하에 있어서 변화가 발생한다. 트랜지스터(65, 66)는 동작점에서 자신들의 ZTC 아래로 바이어스되어 차동 이득 셀(20)의 제 1 입력(11) 상에 소정 전압을 생성하는데, 이 전압은 온도 상승에 따라 낮아진다. 트랜지스터(68)는 비교적 큰 전류로 바이어스되고, 차동 이득 셀(20)의 제 2 입력(13)에서의 전압은 온도 상승과 비례하여 상승한다. 따라서, 온도 변화가 발생할 때 제 1 입력(11) 및 제 2 입력(13) 사이의 전압이 서로 편이(deviate) 된다.
바람직한 실시예에 있어서 트랜지스터(68)의 동작 전류가 비교적 일정하므로, 도 4에 따라 트랜지스터(68)의 게이트 전압은 온도와 함께 증가한다.
바람직한 실시예에 있어서, 도 2를 참조하면, 트랜지스터(65, 66, 68)의 크기 및 비는 예상되는 동작 온도에서 차동 이득 셀(20)의 입력에 동일 전압을 만들어 내도록 설계된다. 바람직한 실시예에 있어서, 사전결정된 동작 온도는 85℃이다.
바람직하게, 트랜지스터(65, 66)는 이 동작점에서 자신들의 ZTC점 아래로 바이어스되며, 트랜지스터(68)는 그 ZTC점 위로 바이어스된다. 대안적인 실시예로서 트랜지스터(65, 66)를 ZTC점으로 바이어스시키고 PTC 기준 회로를 그 ZTC점보다 위 또는 아래로 하여 PTC 기준 회로(24)가 온도에 민감해지도록 함으로써 NTC 기준 회로(22)가 온도에 둔감해지도록 할 수 있다.
바람직한 실시예에 있어서, 차동 이득 셀(20)은 차동 증폭기로서 동작한다. 차동 이득 셀(20)의 이득 및 출력의 선형성(linearity)은 어플리케이션에 따라 조절될 수 있다. NTC 기준 회로(22) 및 PTC 기준 회로(24)의 동작 바이어스의 미세한 변동은 차동 이득 셀(20)에 의해 증폭된다.
전류 미러(12)는 트랜지스터(56)에 의해 구현된다. 트랜지스터(56) 및 트랜지스터(55)는 동일한 게이트 대 소스간 전압을 가지므로, 트랜지스터(56)는 트랜지스터(55)를 통해 흐르는 전류를 미러링한다.
도 3a를 참조하면, NTC 기준 회로(22)의 전류(72)가 그래프의 오른편에 도시되어 있다. 도 3a의 그래프는 상승된 온도를 위해 정전류가 공급될 때 PTC 기준 회로(24)가 어떻게 고전압을 온도에 민감하게 발생시키는지와, NTC 기준 회로(22)가 정전류 및 온도 상승의 조건 하에서 어떻게 저전압을 발생시키는지 나타내고 있다.
도 2를 참조하면, 차동 이득 셀(20)이 트랜지스터(51, 52)로 구현된다. 차동 이득 셀 로드(48)는 트랜지스터(54, 55)에 의해 구현된다. 트랜지스터(54, 55)는 트랜지스터(51, 52)에 동일한 전원 임피던스를 제공한다. 차동 이득 셀 입력(11, 13)은 트랜지스터(51, 52)의 게이트에 각각 입력된다. 도 1의 차동 이득 셀은 차동 이득 셀(20) 및 차동 이득 셀 로드(48)를 포함하는 것으로 생각할 수 있다. 그러나, 차동 이득 셀 로딩에 대한 다른 구성 및 실시예도 가능하다.
바람직한 실시예에 있어서, 전류 싱크(53)는 정전류(16)를 싱크한다. 전류(16)가 트랜지스터(51, 52)를 통해 인가되는 전류의 합과 동일해지도록, 트랜지스터(51, 52)로부터 전류(16)가 공급된다. 바람직한 실시예에 있어서, 차동 이득 셀(20)은 소망하는 온도 범위에 걸쳐 좌측(즉, 트랜지스터(51))으로부터 우측(즉, 트랜지스터(52))까지 회로의 완전한 변동폭을 가지는 전류를 생성한다. 온도가 낮을 때는 차동 이득 셀(20)의 좌측이 실질적으로 모든 전류(16)를 공급하며, 온도가 높을 때는 차동 이득 셀(20)의 우측이 실질적으로 모든 전류를 공급한다. 전류(30)는 트랜지스터(55)를 통해 인가되는 전류의 미러(mirror)이다. 차동 이득 셀의 동작은 종래 기술에서 잘 알려져 있으며, 본 명세서에서는 더 상세하게 논의하지 않을 것이다.
바람직한 실시예에 있어서, 도 3b에 도시한 바와 같이, 비교적 작은 전류가 40℃에서 전류 미러(12)에 의해 인가된다. 따라서, NTC 기준 회로(22)는, PTC 기준 회로(24)가 차동 이득 셀(20)의 제 2 입력(13)에 공급하는 전압보다 높은 전압을 차동 이득 셀(20)의 제 1 입력(11)에 공급한다. 이러한 상태에서, 거의 모든 전류(16)가 트랜지스터(51)를 통해 흐른다.
모니터 회로(10)의 온도가 40℃ 내지 55℃ 이상으로 증가할 때, PTC 기준 회로(24)는 고전압을 트랜지스터(52)의 게이트에 인가하며, 전류(16)는 각 트랜지스터(52, 52)에 의해 공유되기 시작한다. 개별적으로, NTC 기준 회로(22)는 온도의 상승에 따라 차동 이득 셀(20)의 제 1 입력(11)에 저전압을 공급한다. 또한, 모니터 회로(10)의 온도가 130℃까지 상승할 때, PTC 기준 회로(24)는 차동 이득 셀(20)에 현저히 강한 신호 또는 고전압을 공급하며, PTC 기준 회로(24)는 차동 이득 셀(20)의 제 2 입력(13)에 더욱 낮은 전압을 공급한다. 결과적으로, 최고 동작 온도에서 거의 모든 전류(16)가 트랜지스터(55, 52)에 의해 공급된다.
도 3b의 그래프에 도시한 바와 같이, 바람직한 실시예에 있어서 온도 대 전류의 출력은 40℃ 내지 130℃의 온도 범위에서 실질적으로 선형 출력을 나타낸다. 대안적인 실시예에서, 온도 대 전류의 출력이 선형인 부분이 비선형으로 되거나, 상위 혹은 하위 온도 영역으로 쉬프트될 수 있다. 또한, 어플리케이션 회로는 도 3b의 그래프에 도시한 온도 범위중 작은 부분만을 사용할 수 있다. 당업자라면 본 발명의 범주로부터 벗어남이 없이 모니터 회로(10)에 의해 가변 길이를 갖는 무한한 수의 출력 대 온도 응답 혹은 함수를 얻을 수 있음을 인지할 것이다.
도 3a 및 도 2에 도시한 바와 같이, 모니터 회로(10)의 온도 민감도는, 트랜지스터(65, 66, 68)의 바이어스점 및 임계 전압뿐만 아니라 전류(72, 74)의 경사(slope)에 의해 규정된다. 도 3a에는 전류(72, 74)에 대한 세가지의 동작 온도, 즉, 최저, 중간 및 최고 동작 온도를 도시한다. 전류(72, 74)에 대해 동작 온도 5℃, 85℃ 및 110℃의 동작 곡선이 도시되어 있다. 도 3a는 온도와 관련하여 트랜지스터(65, 66)의 동작 곡선이 작은 변동(전류 (72))을 보이는 것과, 온도와 관련하여 트랜지스터(68)의 동작 곡선에 있어서 비교적 큰 변동(전류 (74))을 보이는 것을 나타낸다. 구체적으로는, 10μA의 일정한 전류에 대해, 온도의 변화가 동작점을 전압측 상에서 수평으로 이동시킨다.
바람직한 실시예에 있어서, 도 3b의 그래프에서 전류(30)가 정상 상태에 도달하는 영역에서 모니터 회로(10)가 사용된다. 도 3b에 도시한 그래프에서는 40℃ 내지 130℃의 온도 범위에서 전류(30)가 거의 선형을 나타낸다.
모니터 회로(10)의 출력은 매우 적응성이 있다. 모니터 회로(10)에 의해 생성된 신호 또는 전류는, 임계 온도 범위와 같은 변수를 강조하는 동작점을 선택하여 소망하는 어플리케이션에 적응시킬 수 있다. 또한, 출력 신호는 전압에 의해 구현될 수 있다. 신호 강도 또는 모니터 회로(10)에 의해 생성되는 전류 또는 전압의 양은, 증폭기(도시하지 않음)를 부가함으로써 변경할 수 있거나 전류 미러를 사용하여 달성할 수 있다. 온도에 대한 전류의 경사는 차동 이득 셀(20)의 이득 또는 외부 증폭기(역시 도시하지 않음)로 제어할 수 있다. 또한, 차동 이득 셀(20)을 구동시키는 장치의 폭 대 길이비는 도 3b의 그래프에 도시한 그래프의 경사를 변화시킬 수 있다. 모니터 회로(10) 출력의 기본적인 응답을 원하는 대로 변경시키기 위해 스케일링(scaling) 또는 필터링(filtering)이 사용될 수도 있다.
도 5에는 모니터 회로(10)의 출력을 효율적으로 사용할 수 있는 어플리케이션을 도시하고 있다. 온도 보상 회로(95)의 바람직한 실시예에 있어서, 복수의 모니터 회로는 (10, 70, 80)으로 지정된 모니터 회로를 포함하는데, 이들은 각각 합산 노드(50)에 전류(90)의 일부를 제공한다. 전류(96)는 전류 미러(82)의 전류(62)에 의해 미러링된다. 전류(62)는 전류 제어 발진기(CCO)(60)의 바이어스를 변경시킨다. 각 모니터는 온도 혹은 제조 프로세스와 같은 제어 불가능한 파라미터 혹은 변수의 결과로서 생기는 개별적인 변동을 보상할 수 있다. 그러나, 전류 제어 발진기(60)를 보상하는데 하나의 모니터를 사용할 수도 있다.
도 5의 바람직한 실시예에서, 전류 제어 발진기(60)는 세 단계에 의해 구현된다. 전류 제어 발진기(60)는 전류 소스(86)에 의해 바이어스된다. 전류 소스(86)는 기준 전류(58)를 전도시키는 기준 장치(84)를 미러링한다. 기준 전류(58)는 전류(96)의 총합보다 한 차수(order) 큰 것이 바람직하다.
요약하면, 임계 전압 오프셋(offset) 온도 및 다른 변화하는 파라미터와 관련된 보상 전류가 합산 노드(50)에 공급된다. 합산 노드(50)를 통한 전류는 전류 미러(82)에 의해 미러링된다. 전류 제어 발진기(60)는 기준 장치(84)를 미러링하는 전류 미러(82)에 의해 바이어스된다. 전류 미러(82)는 바이어스 전류(66)를 보충하거나 공제할 수 있다. 보상 전류(62)는 전류 제어 발진기(60)의 바이어스점을 바꾸며, 실제 장치의 동작 변동을 검출하여 복수의 변동들을 보상한다. 모니터 회로(10)의 출력을 효율적으로 사용할 수 있는 회로의 더욱 상세한 설명에 대해서는, 서로 교차 참조하고 있는 공동 출원한 미국 특허 출원 제 08/901,298호를 참조하기 바란다.
도 2를 다시 참조하면, 바람직한 실시예에서, 트랜지스터(51)는 온도의 상승에 따라 출력 전압을 낮추는 회로에 의해 구동되며, 트랜지스터(52)는 온도의 상승에 따라 전압을 증가시키는 회로로부터 구동된다. 대안적인 실시예에서, NTC 기준 회로(22) 및 PTC 기준 회로(24)는, 양편 모두 온도가 상승함에 따라 증가하는 신호를 생성한다. 이와 같이 온도에 민감한 두 개의 기준 회로를 사용하면, 비선형 응답을 갖는 출력 전류를 제공할 수 있다. 그러나, 적어도 하나의 기준 회로는 온도에 따라 변화하는 신호를 제공해야 한다.
본 발명이 바람직한 실시예를 참조하여 특별히 설명되고 기술되었지만, 당업자라면 본 발명의 사상 및 범주에서 벗어나지 않고서도 형태 및 세부 사항에 있어 다양한 변형이 가능하다는 것을 이해할 것이다.
따라서, 본 발명은, 환경 파라미터의 교란(fluctuation) 때문에 발생하는 동작 변동을 추적하기 위한 온-칩(on-chip) 모니터를 제공할 수 있다.
또한, 본 발명은, 온도 변동 때문에 발생하는 동작 편차를 명시하는 어플리케이션 회로를 보상하는데 사용될 수 있는 온도 모니터를 제공할 수 있다.
또한, 본 발명은, 온도 변동의 효과에 대해, 회로를 모니터링할 수 있고 보상할 수 있는 회로 파라미터 모니터를 제공할 수 있다.
Claims (16)
- 집적 회로 내의 모니터에 있어서,상기 모니터는 상기 집적 회로 파라미터의 함수인 신호를 제공하되,상기 모니터는,① 제 1 입력 및 제 2 입력, 제 1 트랜지스터 및 제 2 트랜지스터를 갖는 차동 이득 셀 ― 상기 차동 이득 셀은 파라미터에 둔감한 소스에 의해 바이어스됨 ― 과,② 상기 차동 이득 셀의 상기 제 1 입력으로 제 1 신호를 제공하는 제 1 회로와,③ 상기 차동 이득 셀의 상기 제 2 입력으로 제 2 신호를 제공하는 제 2 회로 ― 상기 차동 이득 셀이 상기 제 1 트랜지스터로부터 상기 제 2 트랜지스터로 전류를 쉬프트시켜서 상기 파라미터 변동의 함수인 신호를 생성시키도록, 상기 제 1 입력 신호는 상기 집적 회로의 상기 파라미터의 변화에 따라 상기 제 2 신호로부터 벗어남 ― 를 포함하는 모니터.
- 제 1 항에 있어서,상기 제 1 신호는 온도가 상승함에 따라 증가하며, 상기 제 2 신호는 온도가 하강함에 따라 감소하는 모니터.
- 제 1 항에 있어서,상기 제 1 회로는 제 1 영 온도 계수 동작점(a zero temperature coefficient operating point) 위로 바이어스되며, 상기 제 2 회로는 제 2 영 온도 계수 동작점 밑으로 바이어스되는 모니터.
- 제 3 항에 있어서,상기 제 1 영 온도 계수 동작점 및 상기 제 2 영 온도 계수 동작점은 실질적으로 동일한 동작점인 모니터.
- 제 1 항에 있어서,상기 차동 이득 셀의 상기 제 2 트랜지스터에 결합된 전류 미러 ― 상기 전류 미러는 상기 제 2 트랜지스터의 전류를 복사함 ― 를 더 포함하는 모니터.
- 제 1 항에 있어서,상기 제 1 회로는 온도에 둔감하며, 상기 제 2 회로는 온도에 민감한 모니터.
- 제 1 항에 있어서,상기 제 1 회로는 영 온도 계수 동작점으로 바이어스되며, 상기 제 2 회로는 상기 영 온도 계수 동작점으로 바이어스되지 않는 모니터.
- 제 1 항에 있어서,상기 바이어스 회로는 상기 차동 이득 셀을 안정화하는 바이어스 제어 회로를 더 포함하는 모니터.
- 온도 모니터에 있어서,① 소정 동작점을 갖는 제 1 기준 회로와,② 사전결정된 온도 범위에 걸쳐 상기 제 1 기준 회로의 상기 동작점에 대하여 변화하는 동작점을 갖는 제 2 기준 회로와,③ 상기 차동 이득 셀이 온도의 함수로서 변화하는 신호를 생성하도록 상기 제 1 기준 회로 및 제 2 기준 회로와 연결된 차동 이득 셀 ― 상기 신호는 온도의 변동을 보상하는데 사용할 수 있음 ― 을 포함하는 온도 모니터.
- 제 9 항에 있어서,상기 제 1 기준 회로는 온도에 둔감하며, 상기 제 2 기준 회로는 온도에 민감한 온도 모니터.
- 제 9 항에 있어서,상기 제 1 기준 회로는 영 온도 계수 동작점 위로 바이어스되며, 상기 제 2 기준 회로는 영 온도 계수 동작점 밑으로 바이어스되는 온도 모니터.
- 제 9 항에 있어서,상기 영 온도 계수 동작점은 전압 및 전류에 의해 정의되는 온도 모니터.
- 제 9 항에 있어서,상기 차동 이득 셀에 결합된 전류 미러 ― 상기 전류 미러는 상기 차동 이득 셀의 전류를 복사함 ― 를 더 포함하는 온도 모니터.
- 집적 회로 내에 있으며, 집적 회로의 동작 환경의 파라미터의 함수인 신호를 제공하는 모니터에 있어서,상기 모니터는,① 집적 회로 내에 있으며, 제 1 입력 및 제 2 입력을 갖는 차동 이득 셀과,② 상기 집적 회로 내에 있으며, 상기 차동 이득 셀의 상기 제 1 입력에 제 1 신호를 제공하는 제 1 회로와,③ 상기 집적 회로 내에 있으며, 상기 차동 이득 셀의 상기 제 2 입력에 제 2 신호를 제공하는 제 2 회로 ― 상기 제 1 신호는 상기 제 2 신호와 알려진 관계를 가지며, 상기 제 1 신호는 상기 집적 회로의 동작 환경의 파라미터에서의 변화에 응답하여 상기 제 2 신호로부터 벗어남 ― 와,④ 상기 집적 회로 내에 있으며, 상기 차동 이득 셀에 차동 바이어스를 제공하는 차동 이득 셀 로드 회로 ― 상기 제 1 회로 및 상기 제 2 회로는, 상기 동작 환경의 상기 파라미터에서의 변화에 응답하여 상기 차동 이득 셀의 상기 차동 바이어스를 변화시킴으로써, 상기 동작 환경의 상기 파라미터에 응답하는 신호를 생성함 ― 를 포함하는모니터.
- 제 14 항에 있어서,전원이 최초로 인가되었을 때, 적절한 동작을 제공하는 개시 회로를 더 포함하는 모니터.
- 제 14 항에 있어서,상기 모니터를 동작 온도에 걸쳐 안정화시키는 바이어스 제어 회로를 더 포함하는 모니터.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US8/943,424 | 1997-10-03 | ||
| US08/943,424 US5977813A (en) | 1997-10-03 | 1997-10-03 | Temperature monitor/compensation circuit for integrated circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990036864A KR19990036864A (ko) | 1999-05-25 |
| KR100276856B1 true KR100276856B1 (ko) | 2001-01-15 |
Family
ID=25479636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980041666A KR100276856B1 (ko) | 1997-10-03 | 1998-10-02 | 집적 회로용 온도 모니터/보상 회로 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5977813A (ko) |
| KR (1) | KR100276856B1 (ko) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6259302B1 (en) * | 1998-10-22 | 2001-07-10 | National Semiconductor Corporation | Gain control signal generator that tracks operating variations due to variations in manufacturing processes and operating conditions by tracking variations in DC biasing |
| US6328802B1 (en) * | 1999-09-14 | 2001-12-11 | Lsi Logic Corporation | Method and apparatus for determining temperature of a semiconductor wafer during fabrication thereof |
| GB2425419B (en) * | 2002-10-01 | 2007-05-02 | Wolfson Microelectronics Plc | Temperature sensing apparatus and methods |
| US20050144576A1 (en) * | 2003-12-25 | 2005-06-30 | Nec Electronics Corporation | Design method for semiconductor circuit device, design method for semiconductor circuit, and semiconductor circuit device |
| US20060203883A1 (en) * | 2005-03-08 | 2006-09-14 | Intel Corporation | Temperature sensing |
| US20060229839A1 (en) * | 2005-03-29 | 2006-10-12 | United Memories, Inc. Colorado Springs | Temperature sensing and monitoring technique for integrated circuit devices |
| KR100712555B1 (ko) * | 2006-05-26 | 2007-05-02 | 삼성전자주식회사 | 기준전류 발생방법 및 이를 이용하는 전류 기준회로 |
| US7443186B2 (en) * | 2006-06-12 | 2008-10-28 | Cascade Microtech, Inc. | On-wafer test structures for differential signals |
| US8102201B2 (en) * | 2006-09-25 | 2012-01-24 | Analog Devices, Inc. | Reference circuit and method for providing a reference |
| KR20120051442A (ko) * | 2010-11-12 | 2012-05-22 | 삼성전기주식회사 | 선택적 온도 계수를 가지는 전류원 회로 |
| US9116049B2 (en) * | 2012-09-27 | 2015-08-25 | Freescale Semiconductor, Inc. | Thermal sensor system and method based on current ratio |
| US9316542B2 (en) | 2012-09-27 | 2016-04-19 | Freescale Semiconductor, Inc. | Thermal sensor system and method based on current ratio |
| US9528883B2 (en) | 2014-04-22 | 2016-12-27 | Freescale Semiconductor, Inc. | Temperature sensor circuitry with scaled voltage signal |
| US9719861B2 (en) | 2014-08-13 | 2017-08-01 | Nxp Usa, Inc. | Temperature sensor circuit |
| JP2016042060A (ja) * | 2014-08-18 | 2016-03-31 | 株式会社東芝 | 温度推定回路およびカウンタ回路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4464588A (en) * | 1982-04-01 | 1984-08-07 | National Semiconductor Corporation | Temperature stable CMOS voltage reference |
| US4723108A (en) * | 1986-07-16 | 1988-02-02 | Cypress Semiconductor Corporation | Reference circuit |
| US4879505A (en) * | 1986-12-23 | 1989-11-07 | Analog Devices, Inc. | Temperature and power supply compensation circuit for integrated circuits |
| CA2066929C (en) * | 1991-08-09 | 1996-10-01 | Katsuji Kimura | Temperature sensor circuit and constant-current circuit |
| JP2799535B2 (ja) * | 1992-10-16 | 1998-09-17 | 三菱電機株式会社 | 基準電流発生回路 |
| US5394026A (en) * | 1993-02-02 | 1995-02-28 | Motorola Inc. | Substrate bias generating circuit |
| JP2531104B2 (ja) * | 1993-08-02 | 1996-09-04 | 日本電気株式会社 | 基準電位発生回路 |
| DE4335683A1 (de) * | 1993-10-20 | 1995-04-27 | Deutsche Aerospace | Konstantstromquelle |
| DE69511043T2 (de) * | 1994-04-08 | 2000-02-17 | Koninklijke Philips Electronics N.V., Eindhoven | Referenzspannungsquelle zur polarisierung von mehreren stromquelletransistoren mit temperaturkompensierter stromversorgung |
| FR2721119B1 (fr) * | 1994-06-13 | 1996-07-19 | Sgs Thomson Microelectronics | Source de courant stable en température. |
| US5627456A (en) * | 1995-06-07 | 1997-05-06 | International Business Machines Corporation | All FET fully integrated current reference circuit |
-
1997
- 1997-10-03 US US08/943,424 patent/US5977813A/en not_active Expired - Lifetime
-
1998
- 1998-10-02 KR KR1019980041666A patent/KR100276856B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990036864A (ko) | 1999-05-25 |
| US5977813A (en) | 1999-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100276856B1 (ko) | 집적 회로용 온도 모니터/보상 회로 | |
| US5559424A (en) | Voltage regulator having improved stability | |
| US7789558B2 (en) | Thermal sensing circuit using bandgap voltage reference generators without trimming circuitry | |
| US5646518A (en) | PTAT current source | |
| US5039878A (en) | Temperature sensing circuit | |
| US6075407A (en) | Low power digital CMOS compatible bandgap reference | |
| US7224210B2 (en) | Voltage reference generator circuit subtracting CTAT current from PTAT current | |
| KR0153545B1 (ko) | 기준 전위 발생 회로 | |
| US6992533B2 (en) | Temperature-stabilized oscillator circuit | |
| US20080061865A1 (en) | Apparatus and method for providing a temperature dependent output signal | |
| US6188270B1 (en) | Low-voltage reference circuit | |
| US5506496A (en) | Output control circuit for a voltage regulator | |
| US6992472B2 (en) | Circuit and method for setting the operation point of a BGR circuit | |
| US6326855B1 (en) | Voltage-to-current converter circuit with independent and adjustable compensation for process, voltage, and temperature | |
| JP2004191130A (ja) | 電圧検出回路 | |
| US9641129B2 (en) | Low power circuit for amplifying a voltage without using resistors | |
| US5300877A (en) | Precision voltage reference circuit | |
| US7129774B1 (en) | Method and apparatus for generating a reference signal | |
| US6509782B2 (en) | Generation of a voltage proportional to temperature with stable line voltage | |
| US6218886B1 (en) | Device for compensating process and operating parameter variations in CMOS integrated circuits | |
| KR102054965B1 (ko) | 해상도가 개선된 타임 도메인의 온도 센서 회로 | |
| US6650176B1 (en) | N-well resistor leakage cancellation | |
| KR19990047967A (ko) | 바이어스 안정화 회로 | |
| US20080315857A1 (en) | Reference current generating apparatus | |
| KR19980070085A (ko) | 안정화 전류 미러 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |