KR100275225B1 - 오토픽스를 갖는 칼라 텔레비전용 비선형 고객 콘트라스트 제어 시스템 - Google Patents

오토픽스를 갖는 칼라 텔레비전용 비선형 고객 콘트라스트 제어 시스템 Download PDF

Info

Publication number
KR100275225B1
KR100275225B1 KR1019930008882A KR930008882A KR100275225B1 KR 100275225 B1 KR100275225 B1 KR 100275225B1 KR 1019930008882 A KR1019930008882 A KR 1019930008882A KR 930008882 A KR930008882 A KR 930008882A KR 100275225 B1 KR100275225 B1 KR 100275225B1
Authority
KR
South Korea
Prior art keywords
contrast
contrast control
control
voltage
video signal
Prior art date
Application number
KR1019930008882A
Other languages
English (en)
Other versions
KR930024476A (ko
Inventor
데이비드 걸리 토마스
아담슨 라고니 윌리암
Original Assignee
크리트먼 어윈 엠
톰슨 콘슈머 일렉트로닉스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리트먼 어윈 엠, 톰슨 콘슈머 일렉트로닉스, 인코포레이티드 filed Critical 크리트먼 어윈 엠
Publication of KR930024476A publication Critical patent/KR930024476A/ko
Application granted granted Critical
Publication of KR100275225B1 publication Critical patent/KR100275225B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/57—Control of contrast or brightness

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Receiver Circuits (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

콘트라스트가 제어될 수 있는 범위를 제한하도록 오토픽스 피드백 루프(41)를 갖는 비디오 신호 처리 시스템은 비선형 콘트라스트 제어 기능부(81)을 포함한다. 비선형 콘트라스트 전압(V4)은 고객 제어 세팅(PS)의 기능에 따라 발생되어 고객이 콘트라스트를 제어할 수 있는 범위를 확장시킨다.

Description

오토픽스를 갖는 칼라 텔레비전용 비선형 고객 콘트라스트 제어 시스템
제1도는 종래 TV 시스템의 반개략적 반 블록도.
제2도는 폐쇄 루프 선형(비보상) 및 비선형(보상) 상태에 대한 고객 제어 단계의 작용으로서의 비디오 출력 전압을 나타낸 도면.
제3도는 제1도의 회로와 함께 사용되어 본 발명을 실시하는 콘트라스트 제어 회로의 개략도.
제3a도는 여러 고객 제어 단계에 대응하는 일반적인 펄스폭 변조 펄스 신호를 나타내는 도면.
제4도는 개방 루프 선형(비보상) 및 비선형(보상) 상태에 대한 고객 제어 단계의 작용으로서의 콘트라스트 제어 전압을 나타낸 도면.
제5도는 폐쇄 루프 선형(비보상) 및 비선형(보상) 상태에 대한 고객 제어 단계의 작용으로서의 콘트라스트 제어 전압을 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 주 비디오 입력 3 : 보조 비디오 입력
5 : PIP 프로세서 7 : 수신 제어기
9 : 루미넌스 회로 10 : 매트릭스
11 : 크로미넌스 회로
본 발명은 텔레비전(이하 TV) 수상기 또는 모니터의 콘트라스트(contrast) 제어용 장치에 관한 것으로, 특히 자동 콘트라스트 제어 기능을 갖는 텔레비전 수상기나 모니터의 고객(customer) 콘트라스트 제어 범위를 확장시키기 위한 회로에 관한 것이다.
현재 TV 시스템에서는, 재생 이미지의 콘트라스트 및 휘도(brightness)를 자동 제어하는 것이 알려져 있다. 예를 들어, 미국 특허 제5,003,394호에는 「자동 콘트라스트 및 "백색 신장(white stretch)" 처리부를 포함하는 동적 비디오 시스템」이라는 제하로 "백색 스폿 블루밍(white spot blooming)"을 금지하는 자동 콘트라스트 제어 능력을 갖는 TV 시스템이 개시되어 있다. 자동 콘트라스트 제어("오토픽스(autopix)"로 칭해지기도 함. 여기에서 "pix"는 화상(picture)의 약어임)는 블루밍에 기인하여 고명도(백색) 영역에서 세부 선명도의 손실을 방지하는 반면에, 신호의 피크치가 블루밍 임계값 이하에 존재하는 경우에 고콘트라스트(따라서 주관적으로 밝은) 이미지를 허용한다.
제1도는 현재 TV 시스템에 사용되는 자동 콘트라스트 제어 회로를 도시하고 있다. 설명의 편의를 위해 본 발명의 설명에 적합하다고 간주되는 TV 시스템 부분만을 제1도에 도시한다.
제1도에는 수신기 제어기(7)에 의해 제어되는 픽쳐-인-픽쳐(picture-in-picture : PIP) 프로세서(5)에 각각 결합된 주 비디오 입력(1) 및 보조 비디오 입력(3)이 도시되어 있다. PIP 프로세서(5)는 신호 (C, Y)를 루미넌스 회로(9)와 크로미넌스(11)에 제공한다. 루미넌스 회로(9) 및 크로미넌스 회로(11)의 출력은 각각 매트릭스(10)에 인가되고 매트릭스의 출력은 적색(r), 청색(b) 및 녹색(g) 신호를 갖는데, 이 신호들은 콘트라스트 제어부(13r, 13b,13g)의 각 입력에 인가된다. 상기 콘트라스트 제어부(13r, 13b,13g)는 상기 적색(r), 청색(b) 및 녹색(g) 신호에 응답하여 자체의 출력은 휘도 제어부(15r, 15b, 15g)에 인가되고, 휘도 제어부의 출력은 구동기(17r, 17b, 17g)를 통해 화상관(19)에 결합된다.
상기 자동 콘트라스트 제어 장치는 상기 휘도 제어부의 출력으로부터 "결합" 신호(SUMY)를 유도하기 위한 결합 회로(47)를 포함한다. 본 명세서 및 여기에 첨부된 청구 범위에서 사용되고 있는 것과 같은 결합 신호(SUMY)는 디스플레이 영상의 휘도 성분을 의미한다. 상기 결합 신호(SUMY)는 피크 검출기(49)와 비교기(50)로 이루어진 오토픽스 회로(41)를 통해 처리되는데, 상기 비교기의 출력은버퍼(51)를 통해 TV 시스템의 상기 콘트라스트 제어부(13r, 13b,13g)의 제어 입력 단자(13)에 피드백된다. 피크 검출기(49), 비교기(50) 및 버퍼(51)를 포함하는 상기 오토픽스 루프(41)는 결합 회로(47)의 출력 단자(14)와 콘트라스트 제어부의 입력 제어 단자(13) 사이에 결합되는 피드백 루프를 형성하여 콘트라스트 제어부의 폐쇄 루프 이득을 결정한다. 콘트라스트 제어부(13r, 13b,13g)의 개방 루프 이득은 수신기 제어기(7)에 의해 구동되는 고객 콘트라스트 제어부(60)에 의해 부분적으로 결정된다.
콘트라스트 제어부(60)는 공통 제어 마이크로프로세서(63), 버퍼 증폭기(65) 및 저역 통과 필터(67)를 포함한다. 상기 마이크로프로세서(63)는 피킹(peaking), 콘트라스트 및 휘도와 같은 다양한 기능들을 제어하는데 이용된다. 마이크로프로세서(63)와 N63으로 표시된 스위칭 소자의 제어하에서 펄스 신호(PS)와 이 펄스 신호의 논리적 보수 신호(PSN)가 발생된다. 상기 펄스 신호(PS, PSN)는 고객의 콘트라스트 제어 세팅을 나타낸도록 펄스폭 변조(PWM) 펄스 들을 포함하는데, 상기 콘트라스트 제어 세팅은 본 명세서에서 고객 제어 단계로서 정의되어 칭ㅎ진다. 신호(PSN : PS의 논리적 보수 신호)는 마이크로프로세서(63)의 노드(29)에서 생성되어 버퍼 증폭기(65)의 입력에 인가된다.
증폭기(65)는 펄스폭 변조된 펄스 신호(PSN)에 응답하여 자체의 출력 노드(75)에서 증폭되고 버퍼링된 펄스폭 변조 출력 펄스(PS 신호와 동상)를 생성하여, 저역 통과 필터(67)의 입력에 인가한다. 직렬 접속 저항(R7)과 분로(shunt) 접속 커패시터(C1)로 표시된 필터(67)는 증폭기(65)에 의해 생성된 펄스폭 변조 신호를 필터링하여 노드(670)에서 DC 사용자 콘트라스트 제어 전압(Vc)을 생성하고, 그 전압(Vc)을 단자(13)에 인가한다.
제1도에 도시된 장치에 있어서, 자동 빔 전류 리미터(52)가 또한 단자(13)에 결합된다. 결과적으로, 저역 통과 필터(67)의 커패시터(C1)는 회로(61, 52, 41)에 의해 공유되어 사용자 콘트라스트 제어부(60), 자동 빔 전류 리미터(52) 및 자동 콘트라스트 제어부(41)에 의해 발생된 각각의 제어 전압들을 필터링하여 저장한다. 따라서, 커패시터(C1) 양단에서 발생된 제어 전압(Vc)은 제어부 (60, 52, 41)에 의해 발생된 각 제어 전압들의 결합치이다.
기술된 상기 실시예들에서, 직류(DC) 콘트라스트 전압(Vc)이 증가하는 것에 대응하여 이득과 콘트라스트도 증가하고, DC 콘트라스트 제어 전압(Vc)이 감소하는 것에 대응하여 이득 및 콘트라스트도 감소한다고 가정된다. 또한, 이것은 처리 휘도 출력 신호(SUMY)의 백색 진행부(white-going portion)가 정(+)의 진행이라는 가정에 부합한다.
제1도에 도시된 바와 같이, 자동 콘트라스트 제어부(오토픽스 : 41)는 처리 휘도 출력 신호(SUMY)의 백색-진행부의 피크를 검출하는 피크 검출부(49)를 포함한다. 백색 피크 검출기(49)의 출력 전압은 비교기(50)에 결합된다. 피크 검출기(49)와 비교기(50)는 피크가 소정의 기준 전압을 초과하는 경우에 상기 휘도 출력 신호의 피크 진폭의 작용으로 상기 콘트라스트 제어 전압을 감소시키도록 배치된다.
제1도의 TV 시스템에 따른 문제점은 어떤 신호에 대해서 오토픽스 피드백 루프는 콘트라스트 제어가 변화될 수 있는 범위를 제한한다는 점이다. 상기 제한에 대한 결점은 오토픽스가 비교적 새로운 기능이기 때문에 상기 콘트라스트의 조절을 시도하는 고객/사용자가 상기 콘트라스트를 익숙한 방식으로 변화시킬 수 없게 되어 있기 때문에 TV 세트에 결함이 있다고 믿을 수 있다.
상기 제한 범위는 단자(14)에서 SUMY 출력을 도시한 제2도의 곡선(A)을 참조함으로써 보다 쉽게 이해될 수 있다. 제2도에서 세로 좌표(y 축)는 제1도의 단자(14)에서 생성된 비디오 출력 전압(SUMY)의 진폭(전압의)을 나타내고, 가로 좌표(x 축)는 콘트라스트를 증가(0 단계에서 63 단계까지 진행)하기 위해 고객/사용자에 유용한 63 제어 단계를 나타낸다. 곡선(A)은 오토픽스 루프(41)가 폐쇄되는 경우에 VIDEO 또는 SUMY 출력을 나타내는데, 즉 피드백 루프(41)를 통해 단자(14)에서 콘트라스트 단자(13)로 피드백이 발생한다.
VIDEO 출력이 0에서 21 단계까지의 범위내에서 고객의 제어 단계에 응답하여 선형적으로 변화하는 것을 알 수 있다. 그러나, 21 이상의 고객 제어 단계에서, 상기 응답 곡선은 편평하다. 즉, 오토픽스 피드백 루프의 동작은 대략 3.5 볼트에서 유지되는 비디오 출력 전압을 갖는 제어 단계 21 이상의 콘트라스트를 변경시키도록 사용자의 기능을 제한한다. 따라서, 이론적으로 63 제어 단계를 제공하는 시스템에서는 단지 초기의 21 단계만이 효과적으로 이용될 수 있다.
본 발명은 부분적으로 상술된 문제를 인식하여 고객이 콘트라스트 제어를 실행할 수 있는 범위를 확장시키는 회로를 제공한다.
본 발명을 실현하는 TV 시스템에서, 사용자 응답 콘트라스트 제어 전압 발생 회로는 비선형 제어 전압을 생성하도록 의도적으로 비선형으로 제공되고, 상기 비선형 제어 전압은 사용자가 TV 수상기의 콘트라스트를 제어할 수 있는 범위를 확장하는 방식으로 콘트라스트 제어부에 인가된다.
특정 실시예에 있어서, 상기 TV 시스템은 콘트라스트 제어부와 휘도 제어부를 포함하고 상기 각 제어부들은 입력 및 출력을 갖고 상기 콘트라스트 제어부의 출력은 상기 휘도 제어부의 입력에 결합된다. 색신호는 상기 콘트라스트 및 휘도 제어부를 통해 그 색신호를 처리하는 상기 콘트라스트 제어부의 입력에 인가된다. 상기 휘도 제어부의 출력은 결합 신호를 생성하기 위해 결합된다. 상기 결합 신호에 응답하는 피드백 루프(오토픽스)는 상기 휘도 제어부의 출력과 상기 콘트라스트 제어부의 입력 사이에 결합된다. 상기 피드백 루프는 상기 콘트라스트가 변화할 수 있는 범위를 제한하는 기능을 한다. 사용자 응답 콘트라스트 제어 전압 회로는 상기 콘트라스트 제어부의 입력에 결합되어 사용자가 상기 콘트라스트를 변화시킬 수 있는 범위를 확장시키기 위한 고객 제어 신호의 비선형 함수인 콘트라스트 제어 전압을 상기 콘트라스트 제어부에 인가한다.
제3도는 본 발명을 실시하는 사용자 콘트라스트 제어 전압 발생 회로 및 특허 제1도의 버퍼 증폭기(65)를 대체할 수 있는 증폭기/필터(81)를 도시한다.
제3도에는 스위치(N63)의 턴온 및 턴오프를 제어하기 위해 스위치(N63)의 게이트에 인가되는 펄스폭 변조된 고객 콘트라스트 제어 펄스 신호(PS)와 마이크로 프로세서(63)의 출력 단자(29)에서 발생되어 풀업 저항(R1)을 통해 +5 볼트의 소오스에 접속되는 신호(PS)의 논리적 보수 신호(PSN)가 도시되어 있다. PSN은 저항(R2)을통해 에미터가 접지된 NPN 바이폴라 트랜지스터(Q1)의 베이스에 인가된다. 저항(R4)은 Q1의 콜렉터와 노드(71) 사이에 접속되고, 저항(R3)은 노드(71)와 예를 들어, +12 볼트일 수 있는 Vcc 전압이 인가되는 전원 단자(17) 사이에 접속된다.
비선형 저역 통과 필터(73)는 노드(71)와 에미터 폴로워로서 동작되는 NPN 바이폴라 트랜지스터(Q2)의 베이스 사이에 접속된다. 상기 필터(73)는 노드(71)와 Q2의 베이스 사이에 접속된 저항(R8), 노드(71)에 접속된 캐소드와 Q2의 베이스에 접속된 애노드를 갖는 다이오드(D1)와 Q2의 베이스와 접지 사이에 접속된 커패시터 (C2)를 포함한다.
Q2의 콜렉터는 단자(17)에 접속되고 Q2의 에미터는 출력 노드(75)에 접속된다. 접지 복귀 에미터 저항(R5)은 노드(75)와 접지 사이에 접속된다. 제1도의 필터(67)와 동일한 형태로 이루어질 수 있는 저역 통과 필터(671)는 노드(75)와 상기 RGB IC의 콘트라스트 제어단자(13) 사이에 접속된다. 제1도에서와 같이, 저항(R7)은 노드(75)와 콘트라스트 제어 단자(13) 사이에 접속되고 필터 커패시터(C1)는 단자(13)와 접지 사이에 접속된다. 제1도에서와 같이, 오토픽스 네트워크(41)의 출력과 빔 리미터 회로(52)의 출력은 단자(13)에 다시 접속된다.
제3도의 회로 동작, 특히 비선형 네트워크(73)의 기능이 지금부터 설명된다.
네트워크(73)를 참조하면 R8, D1과 C2의 결합으로 비선형 직류(DC) 콘트라스트 제어 전압(Vc)이 생성된다. 제3도의 회로에 있어서, 커패시터(C2)는 C1[및 단자(13)]로부터 분리되고, 그것에 의해, C2는 서로 다른 속도로 충전 및/또는 방전될 수 있다. Q1이 완전히 턴오프되면, C2는 R3과 R8의 직렬 결합에 의해 충전된다. Q1이 턴온되면, C2는 R8의 분로인 다이오드(D1 : 순방향 전도 극성) 및 R3과 R4의 병렬 결합을 통해 방전된다. 그러므로, 충전 시정수(Tc)는 대략 (R3+R8)(C2)인 반면에 방전 시정수(Td)는 대략 (R4와 병렬인 R3)(C2)이다. R3 = 1.8㏀, R8 = 10㏀, R4 = 4.7㏀ 이면, R3 + R8의 직렬 저항값은 대략 1.2㏀이고 R3과 R4의 병렬 결합값은 대략 1.3㏀이다. 결과적으로, 충전 시정수(Tc)는 방전 시정수(Td)보다 9배 더 큰 것이 명백하다. 제3도의 네트워크(73)의 일치하지 않는 충전 및 방전 시간은 제2도, 제4도 및 제5도의 곡선(B)에 도시된 다양한 곡선들을 생성한다.
필터(73)에 의해 수행된 기능을 더욱 잘 이해하기 위해서, 제3도(제1도에서와 같이)의 회로에서 사용자는 63 단계내에서 콘트라스트를 변화(증가 또는 감소)할 수 있다는 것을 주목해야 한다. 사용자의 제어는 제3a도에 도시된 유형의 펄스폭 변조 펄스 신호(PS)의 생성에 의해 나타내어진다. 마이크로 프로세서의 단자(29)에서 생성된 PSN 신호는 PS 신호의 논리적 보수 신호이고 버퍼 증폭기(81)의 입력에 인가된다. 제3a도에 도시된 바와 같이 상기 펄스 신호의 구간(Tp)은 64단계(63 증분)로 분할될 수 있다. 제 1 단계는 N63의 완전한 턴오프를 확실하게 해주는 0 dc 전압 레벨이고 제 64 단계는 N63의 완전한 턴온을 확실하게 해주는 충분한 진폭의 직류(dc) 레벨이다. 상기 펄스 구간(Tp)은 63개의 동일 증분으로 분할되어 각각의 연속적인 상위 단계는 Tp/63 만큼 낮은 이전 단계보다 더 큰 펄프폭을 갖는다. 따라서, 1 단계 내지 63 단계 사이의 임의의 단계(Ni)의 "하이(high)" 레벨 펄스폭(TH) 구간 (Ni/63)(TP)으로서 표현될 수 있다 : 여기에서(Tp)는 TH + TL과 같은 펄스폭 구간이고, TH는 펄스가 하이 상태인 시간의 길이이며, TL은 펄스가 로우 상태인 시간의 길이이다. 펄스 구간(Tp) 대 펄스가 하이 상태인(예컨대, TH) 시간의 길이를 변화시키는 것은 증폭기/필터 결합부에 인가된 펄스 트레인의 듀티 사이클[즉, (TH/Tp)(100%)]을 변화시키는 수단이다. 다음에 더욱 상세히 설명되겠지만, 상기 콘트라스트 제어 전압의 직류(d. c.) 레벨은 상기 펄스 트레인의 듀티 사이클을 변화시킴으로써 변화된다.
설명을 쉽게 하기 위해서, 2개의 엔드 포인트(end point) 상태에 대해 제3도의 회로의 응답을 먼저 조사해야 한다. 다음 설명에 있어서, PS가 "로우" 즉 "0"인 경우에, PSN은 "하이" 상태이고 Q1을 완전히 턴온하기에 충분한 진폭을 가지며, PS가 "하이" 즉 논리"1"인 경우에, PSN은 "로우" 즉 "0"이고 Q1을 완전히 턴오프하기에 충분한 진폭을 갖는 것으로 가정한다.
1. 처음에 단계 0에서, PS는 "로우" 즉 "0" 상태이고, PSN은 "하이" 상태이며 Q1은 하드(hard) 상태이다. 이 상태에서, R3 및 R4의 전압 분할 네트워크는 노드(71)에서의 전압이 대략 8.6 볼트가 되게 한다. Q2의 베이스의 전압은 상기 전압보다는 작지만 상기 전압에 근접하고, Q2의 에미터에서(노드 75)의 전압은 상기 Q2의 베이스 전압 이하의 대략 0.7볼트이다. 이 상태는 제4도 및 제5도에 도시된 바와 같이 대략 7.9 볼트인 단자(13)에 인가되는 Q2의 에미터에서 생성된 최소 전압과 출력 노드(670)에서 생성된 최소 전압(Vc)을 정의한다.
2. 단계 63에서, PS는 "하이" dc 레벨 상태이고 PSN은 "로우" 레벨 상태이며, 그것에 의해 Q1은 완전히 턴오프된다. Q1이 비전도 상태이므로, Q2의 베이스는 R3 및 R8의 직렬 결합부를 통해 Vcc 볼트에 결합된다. Q2의 에미터 폴로워 동작에 기인하여 Q2로 흐르는 베이스 전류의 작용을 하는 R3 및 R8 양단의 전압 강하는 비교적 작게 된다. 12 볼트의 Vcc에 대해, R3 및 R8 양단의 전압 강하는 대략 0.4 볼트로 추정될 수 있고, 그것에 의해 Q2의 베이스에서의 전압은 대략 11.6 볼트이다. VBE의 전압 강하가 대략 0.7 볼트라고 가정하면, Q2의 에미터에서의 전압(V4)은 제4도에 도시된 바와 같이 대략 10.9 볼트가 된다. 그러므로, Q2의 에미터와 노드(670)에서 생성되고 단자(13)에 인가되는 최대 전압(VMAX 또는 Vc MAX)은 대략 10.9 볼트인 반면에, 최소 전압(VMIN 또는 Vc MIN)은 대략 7.9 볼트이다. 결과적으로, 고객 제어 단계들은 최소값(예컨대, 7.9 볼트)과 최대값(예컨대, 10.9 볼트)사아에서 dc 콘트라스트 제어 전압을 변경하는데 이용될 수 있다. 전술한 바와 같이, 기술된 실시예에 대해, 직류(DC) 콘트라스트 제어 전압(Vc)을 증가시키는 것은 이득을 증가시키고 이에 따라 콘트라스트를 증가시키는 것에 부합하고 DC 콘트라스트 제어 전압(Vc)을 감소시키는 것은 이득과 콘트라스트를 감소시키는 것에 부합한다. 또한, 제1도의 종래의 회로에 비해, 본 발명의 회로에 있어서, dc 콘트라스트 제어 전압(Vc)은 증가(감소) 단계(세팅)의 기능으로서 선형적으로 증가(감소)되지 않는다.
본 발명에 의해 제공된 비선형적 보상 효과를 보다 잘 이해하기 위해서, 제1도 및 제3도의 회로와 제4도에 도시된 곡선이 참조된다. 제1도의 회로를 다시 참조하면, 증폭기(65)는 방전 시정수(Td)와 거의 동일한 충전 시정수(Tc)로 커패시터(C1)를 충전하는 기능을 한다. 그 결과, 제1도의 회로에서, 펄스 신호는 제어 세팅이 0에서 63으로 증가될 때 Q2의 에미터와 커패시터(C1) 양단에서 생성된 콘트라스트 제어 전압을 선형적으로 증가시킨다. 제1도의 회로의 개방 루프 동작의 결과는 제4도의 곡선(A)에 도시된다.
제1도의 회로에서, 개방 루프 상태동안(오토픽스(41)의 출력이 노드(13)에 접속되지 않는 경우), 상기 콘트라스트 제어 전압(Vc)은 0 고객 제어 단계(세팅)에서의 대략 7.9 볼트의 Vc MIN 값으로부터 63 고객 제어 단계에서의 대략 11.4 볼트의 값까지 선형적으로 상승한다.
제3도를 다시 참조하면, 네트워크(73)에서 충전 시정수(Tc)가 방전 시정수(Td)보다 매우크게 형성된다는 것을 상기하자. 결과적으로, Q2의 에미터(노드 75)와 노드(670)에서 생성된 개방 루프 dc 전압은 펄스 신호의 펄스폭이 작은 고객 제어 단계(세팅)의 로우값에 대해 느리게 증가하고 펄스 신호의 펄스폭이 큰 하이값의 고객 제어 세팅에 대해 더욱 빨리 증가하는 경향이 있다. 이것은 제4도의 곡선(B)으로 도시된다. 곡선(B)과 곡선(A)을 비교하면, 보상(비선형) 곡선(B)은 고객 제어 단계(세팅)를 증가시키는 작용으로 비보상(선형) 곡선보다 더욱 느리게 증가된다는 것은 명백하다. 그러므로, 충전 시정수를 방전 시정수보다 크게 함으로써(Tc ＞ Td) 필터(671)의 출력에서 생성되어 콘트라스트 제어부의 단자(13)에 인가되는 콘트라스트 제어 전압(Vc)은 Tc가 대략 Td와 동일한 경우에 생성된 Vc 값보다 작아지는 경향이 있다. 곡선(A)와 곡선(B)의 엔드 포인트는 R8 양단의 추가의 전압 강하로 인해 서로 다르다. 그러나, Q2가 고이득 장치라면, 2개의 엔드 포인트는 더욱 근접하게 될 것이다.
제3도의 회로에 의해(제1도의 회로와 비교해서) 발생된 하위값의 제어 단계에 대한 제어 전압(Vc)의 보다 작은 증분은 하위값의 고객 제어 단계에 대한 콘트라스트 제어부(13b, 13g, 13r)의 구동 및 이득을 효과적으로 감소시킨다. 결과적으로, 제4도의 곡선(B)의 제어 전압(Vc)이 단자(13)에 인가되고 피드백 루프가 폐쇄되는 경우에(즉, 오토픽스(41)가 회로에 접속), 시스템 응답은 제5도의 곡선(B)에 도시된 바와 같다.
제5도는 오토픽스 루프(41)가 폐쇄되어 동작하는 경우에, 콘트라스트 제어부의 단자(13)에 인가된 제4도의 개방 루프 전압(Vc)이 어떻게 변화하느지를 도시하고 있다. 즉, 제5도는 노드(670)가 RGB IC 단자(13)에 접속되고 오토픽스 피드백 루프(41)가 RGB IC의 단자(14, 13) 사이에서 폐쇄되는 상태에 대응한다. 제5도의 곡선(A)은 제1도의 증폭기/필터 회로(60)가 회로에 접속되는 경우의 동작을 도시하고 있다. 제어 전압은 단계 0에서 단계 21로 선형적으로 증가하고 고객제어 세팅(단계 21-63)에서는 편평하게 동작한다. 이에 비해서, 제5도의 곡선(B)은 제3도의 증폭기/필터(81)가 제1도의 증폭기(65)에 대체되는 경우에, 회로의 폐쇄 루프 응답을 도시하고 있다. 제3도의 증폭기/필터가 회로에 접속됨에 따라, 제어 전압은 단계 0에서 단계 49까지의 확장 범위상에서 변화한다. 즉, 콘트라스트 제어 전압이 단계 0에서 최소한 단계 49 까지의 확장 범위상에서 고객 제어 단계에 응답하고 있다는 것을 제5도의 곡선(B)을 조사함으로써 알 수 있다.
비디오 출력 전압(단자(14)에서의 SUMY 신호)의 응답을 보여주는 제2도를 다시 참조하면, 이는 고객 제어 단계(세팅)의 작용으로서의 비디오 출력을 나타낸다.
전술한 바와 같이, 증폭기(65)와 필터(67)의 공지된 결합에 대해 고객 제어는 초기의 21 단계(세팅)로 제한된다. 이에 비해, 제4도 및 제5도의 곡선(B)에 도시되어 있는 응답을 생성하는 필터(67)와 결합하고 있는 본 발명의 증폭기/필터(81)에서 고객 제어는 단계 0에서 단계 42 까지의 확장 범위상에 존재한다. 따라서, 제4도 및 제5도의 곡선(B)에 도시된 바와 같이 고객 제어 단계의 작용으로 단자(13)에 인가된 제어 전압의 비선형화는 제2도의 곡선(B)에 도시된 SUMY 출력 응답을 야기한다. 결과적으로, 본 발명을 실현하는 회로 및 시스템에서, 42 고객 제어 단계의 범위에서 제어되도록 루미넌스가 형성되고, 그것에 의해 콘트라스트 제어는 제1도의 선형 콘트라스트 제어 회로에 유용한 범위보다 훨씬 넓은 범위로 확장되었다.
제3도에서, 증폭기와 비선형 저역 통과 필터로 이루어진 네트워크(81)를 삽입함으로써 상기 콘트라스트 제어 전압(Vc)의 비선형화가 달성되었다. 고객 제어 단계의 작용으로서 펄스 신호의 펄스폭을 비선형화하고 상기 "비선형화된" 펄스폭 신호를 선형 증폭기 필터 결합부에 인가함으로써 유사한 결과가 달성될 수 있다는 것을 알 수 있다.
제3도의 회로에 있어서, 펄스 트레인의 듀티 사이클은 펄스폭 변조를 사용함으로써 변화된다. 그러나, 펄스 트레인의 듀티 사이클은 비트 속도 배율기 및 그 이외의 종래의 장치를 이용함으로써 변경될 수도 있다는 것을 알 수 있다. 모든 경우에 있어서, 본 발명은 펄스 트레인의 듀티 사이클의 비선형 함수인 직류(dc) 콘트라스트 제어 전압(Vc)의 생성을 제공한다.

Claims (8)

  1. 비디오 신호(c, y) 처리용 비디오 신호 처리 채널(9, 10, 11)과;
    상기 비디오 신호 처리 채널에 결합되어 상기 비디오 신호의 콘트라스트 파라미터를 제어하는 콘트라스트 제어부(13r;13g;13b)와;
    상기 비디오 신호 처리 채널에 결합되어 임계 레벨을 초과하는 피크 비디오 신호 레벨을 검출하고, 상기 콘트라스트 제어부에 결합되어 상기 검출된 피크 신호 레벨에 응답하여 상기 콘트라스트 파라미터를 조정하는 피크 검출기(41)를 포함하는 비디오 신호 처리 시스템에 있어서,
    상기 콘트라스트 제어부에 결합되어 사용자 발생 콘트라스트 제어 신호(PS)를 수신하고 상기 사용자 발생 제어 신호에 응답하여 상기 콘트라스트 파라미터를 비선형적으로 조절하는 수단(63, 81, 671)을 포함하는 것을 특징으로 하는 비디오 신호 처리 시스템.
  2. 제1항에 있어서,
    상기 비선형 조절 수단은 방전 시정수와 동일하지 않은 충전 시정수를 갖는 저역 통과 필터(73)를 포함하는 것을 특징으로 하는 비디오 신호 처리 시스템.
  3. 제2항에 있어서,
    상기 충전 시정수는 상기 방전 시정수보다 더 큰 것을 특징으로 하는 비디오 신호 처리 시스템.
  4. 제2항에 있어서,
    상기 비선형 조절 수단은,
    상기 사용자 발생 콘트라스트 제어 신호 수신용 입력과 출력을 갖는 제1 증폭기(N63)와;
    입력과 출력을 갖는 제2 증폭기(Q2)를 포함하고,
    상기 저역 통과 필터는 상기 제1 증폭 수단의 출력과 상기 제2 증폭 수단의 입력 사이에 접속되는 것을 특징으로 하는 비디오 신호 처리 시스템.
  5. 제4항에 있어서,
    상기 저역 통과 필터는 RC 네트워크(R8, C2)를 포함하는 것을 특징으로 하는 비디오 신호 처리 시스템.
  6. 제5항에 있어서,
    상기 RC 네트워크는 저항(R8)과 커패시터(C2)와 상기 저항의 최소부 양단에 접속된 다이오드(D1)를 포함하고, 상기 디아오드는 하나의 극성의 신호들에 대하여 비교적 낮은 임피던스 분로로서 기능을 하는 것을 특징으로 하는 비디오 신호 처리 시스템.
  7. 제1항에 있어서,
    상기 비선형 조절 수단은 상기 사용자 발생 콘트라스트 제어 신호(PS)에 응답하여 상기 콘트라스트 제어부에 인가된 제어 전압(V4)을 생성하는 것을 특징으로 하는 비디오 신호 처리 시스템.
  8. 제7항에 있어서,
    상기 사용자 발생 콘트라스트 제어 신호(PS)는 TH/Tp로 정의되는 듀티 사이클을 갖는 펄스폭 변조 직사각형 펄스를 포함하고, 여기에서 TH는 펄스가 상대적으로 정(+)으로 존재하는 시간의 길이이고, TL은 펄스가 상대적으로 부(-)로 존재하는 시간의 길이이며, Tp는 TH + TL과 같고;
    상기 제어 전압의 진폭은 TH/Tp의 비선형 함수인 것을 특징으로 하는 비디오 신호 처리 시스템.
KR1019930008882A 1992-05-22 1993-05-22 오토픽스를 갖는 칼라 텔레비전용 비선형 고객 콘트라스트 제어 시스템 KR100275225B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/887,737 US5317400A (en) 1992-05-22 1992-05-22 Non-linear customer contrast control for a color television with autopix
US7/887,737 1992-05-22

Publications (2)

Publication Number Publication Date
KR930024476A KR930024476A (ko) 1993-12-22
KR100275225B1 true KR100275225B1 (ko) 2000-12-15

Family

ID=25391757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930008882A KR100275225B1 (ko) 1992-05-22 1993-05-22 오토픽스를 갖는 칼라 텔레비전용 비선형 고객 콘트라스트 제어 시스템

Country Status (10)

Country Link
US (1) US5317400A (ko)
EP (1) EP0570874B1 (ko)
JP (1) JP3563088B2 (ko)
KR (1) KR100275225B1 (ko)
CN (1) CN1041684C (ko)
DE (1) DE69331076T2 (ko)
MX (1) MX9303015A (ko)
MY (1) MY108713A (ko)
SG (1) SG67305A1 (ko)
TR (1) TR27365A (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19509035B4 (de) * 1994-03-23 2007-06-28 Carl Zeiss Optronics Gmbh Verfahren zum Steuern der Helligkeit einer Bildschirmdarstellung und Gerät, insbesondere Wärmebildgerät, damit
US6184969B1 (en) * 1994-10-25 2001-02-06 James L. Fergason Optical display system and method, active and passive dithering using birefringence, color image superpositioning and display enhancement
FR2730576B1 (fr) * 1995-02-15 1997-04-04 Gemplus Card Int Procede de fabrication de cartes electroniques et cartes obtenues par un tel procede
KR100207317B1 (ko) * 1996-10-31 1999-07-15 윤종용 영상 제어회로
US6414664B1 (en) * 1997-11-13 2002-07-02 Honeywell Inc. Method of and apparatus for controlling contrast of liquid crystal displays while receiving large dynamic range video
US7154563B1 (en) * 1998-04-30 2006-12-26 Stmicroelectronics Asia Pacific Pte Ltd. Automatic brightness limitation for avoiding video signal clipping
US7064740B2 (en) * 2001-11-09 2006-06-20 Sharp Laboratories Of America, Inc. Backlit display with improved dynamic range
US8243004B2 (en) 2003-03-10 2012-08-14 Fergason Patent Properties, Llc Apparatus and method for preparing, storing, transmitting and displaying images
FR2854972B1 (fr) 2003-05-12 2005-07-15 Bourgogne Grasset Poste de lecture et/ou d'ecriture pour jetons de jeu electroniques
US7623105B2 (en) 2003-11-21 2009-11-24 Sharp Laboratories Of America, Inc. Liquid crystal display with adaptive color
CN100433812C (zh) * 2003-11-26 2008-11-12 凌阳科技股份有限公司 空域无限脉冲响应滤波器自动对比度限制电路及其方法
CN1890989B (zh) * 2003-12-18 2012-08-08 夏普株式会社 液晶显示器的动态伽马
US7612757B2 (en) * 2004-05-04 2009-11-03 Sharp Laboratories Of America, Inc. Liquid crystal display with modulated black point
US7505018B2 (en) 2004-05-04 2009-03-17 Sharp Laboratories Of America, Inc. Liquid crystal display with reduced black level insertion
US7777714B2 (en) * 2004-05-04 2010-08-17 Sharp Laboratories Of America, Inc. Liquid crystal display with adaptive width
US8395577B2 (en) * 2004-05-04 2013-03-12 Sharp Laboratories Of America, Inc. Liquid crystal display with illumination control
US7532192B2 (en) * 2004-05-04 2009-05-12 Sharp Laboratories Of America, Inc. Liquid crystal display with filtered black point
US20050248553A1 (en) * 2004-05-04 2005-11-10 Sharp Laboratories Of America, Inc. Adaptive flicker and motion blur control
US7872631B2 (en) * 2004-05-04 2011-01-18 Sharp Laboratories Of America, Inc. Liquid crystal display with temporal black point
US7023451B2 (en) * 2004-06-14 2006-04-04 Sharp Laboratories Of America, Inc. System for reducing crosstalk
US7556836B2 (en) * 2004-09-03 2009-07-07 Solae, Llc High protein snack product
US7898519B2 (en) * 2005-02-17 2011-03-01 Sharp Laboratories Of America, Inc. Method for overdriving a backlit display
US7525528B2 (en) * 2004-11-16 2009-04-28 Sharp Laboratories Of America, Inc. Technique that preserves specular highlights
US8050511B2 (en) * 2004-11-16 2011-11-01 Sharp Laboratories Of America, Inc. High dynamic range images from low dynamic range images
US8050512B2 (en) 2004-11-16 2011-11-01 Sharp Laboratories Of America, Inc. High dynamic range images from low dynamic range images
PT1766589E (pt) 2005-04-07 2013-08-23 Gaming Partners Int Processo de gestão de uma pluralidade de leitores de fichas incorporando um microprocessador electrónico e equipamento de implementação do dito processo
FR2888372B1 (fr) 2005-07-08 2007-10-12 Caming Partners Internationale Jeton a puce electronique et son procede de fabrication
CA2913464C (en) 2005-11-09 2018-06-05 Gaming Partners International Chip with insert including an electronic microchip
US9143657B2 (en) * 2006-01-24 2015-09-22 Sharp Laboratories Of America, Inc. Color enhancement technique using skin color detection
US8121401B2 (en) * 2006-01-24 2012-02-21 Sharp Labortories of America, Inc. Method for reducing enhancement of artifacts and noise in image color enhancement
US8941580B2 (en) * 2006-11-30 2015-01-27 Sharp Laboratories Of America, Inc. Liquid crystal display with area adaptive backlight
AU2007229403B2 (en) 2007-05-25 2013-11-21 Gaming Partners International Token with electronic device
JP2012044382A (ja) * 2010-08-18 2012-03-01 Sony Corp 映像データ処理装置、コントラスト補正方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5779731A (en) * 1980-11-05 1982-05-19 Matsushita Electric Ind Co Ltd D-a converter
FR2640839B1 (fr) * 1988-12-20 1991-03-15 Portenseigne Radiotechnique Appareil de reproduction d'image video muni d'un reglage de contraste, et procede de reglage du contraste d'un tel appareil de reproduction
JPH02178049A (ja) * 1988-12-29 1990-07-11 Seiko Epson Corp ビデオプリンター
US5134490A (en) * 1989-04-18 1992-07-28 Thomson Consumer Electronics, Inc. Beam current limiter with brightness control threshold extension
US5003394A (en) * 1989-08-25 1991-03-26 Rca Licensing Corporation Dynamic video system including automatic contrast and "white-stretch" processing sections
DE4008214A1 (de) * 1990-03-15 1991-09-19 Baur Gmbh Sollwertgeber fuer widerstandsgesteuerte einrichtungen

Also Published As

Publication number Publication date
MY108713A (en) 1996-11-30
US5317400A (en) 1994-05-31
JP3563088B2 (ja) 2004-09-08
MX9303015A (es) 1993-11-01
EP0570874A1 (en) 1993-11-24
JPH0698279A (ja) 1994-04-08
TR27365A (tr) 1995-01-17
DE69331076T2 (de) 2002-05-29
CN1082291A (zh) 1994-02-16
DE69331076D1 (de) 2001-12-13
SG67305A1 (en) 1999-09-21
EP0570874B1 (en) 2001-11-07
CN1041684C (zh) 1999-01-13
KR930024476A (ko) 1993-12-22

Similar Documents

Publication Publication Date Title
KR100275225B1 (ko) 오토픽스를 갖는 칼라 텔레비전용 비선형 고객 콘트라스트 제어 시스템
US5130615A (en) Television apparatus having kinescope spot burn protection circuit with extended grid cut-off time constant
US4369466A (en) Video signal processing circuit
JP2808474B2 (ja) ビデオ制御回路
US4587554A (en) CRT drive control circuit
KR0124387B1 (ko) 픽쳐인픽쳐기능을 구비한 영상디스플레이기기의 화면상태안정화 방법 및 그 장치
KR100272736B1 (ko) 빔 전류 표시 신호 발생용 장치
US4996590A (en) Circuitry for preventing doming phenomenon in a television receiver and a preventing method thereof
US5313294A (en) Beam current limiting arrangement having a peak amplitude, responsive threshold
EP0041554A4 (en) AUTOMATIC REGULATOR SYSTEM FOR THE LEVEL OF A PEAK CURRENT BEAM.
KR0163765B1 (ko) 비디오 제어 회로
KR880000603B1 (ko) 칼라텔레비젼 수상기
KR100629733B1 (ko) 키네스코프 빔 전류 측정 펄스에서 오버슈트를 억제하기위한 장치
KR100307572B1 (ko) 핫스타트플레쉬현상을방지하기위한자동키네스코프바이어스장치
KR910006856B1 (ko) 자동바이어스 조정장치
US4599651A (en) Pulse amplifier in a brightness control system
US5068730A (en) Video control circuit
KR810001367B1 (ko) 자동비임 전류 제한기
KR850001247B1 (ko) 자동 피크 빔전류 제한기
KR100252723B1 (ko) 자동제어장치의비활성화장치를구비한비디오시스템
KR0185573B1 (ko) 픽크 진폭 응답 드레쉬 홀드를 갖는 빔전류 제한 장치
CA2013928C (en) Anti-blister circuit
KR840001465B1 (ko) 영상신호 처리회로
KR100648385B1 (ko) 비디오 디스플레이 보호 회로
KR830002172B1 (ko) 자동 키네스코프 바이어스 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100910

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee