KR100273209B1 - Voltage level changeable supply apparatus - Google Patents
Voltage level changeable supply apparatus Download PDFInfo
- Publication number
- KR100273209B1 KR100273209B1 KR1019970014650A KR19970014650A KR100273209B1 KR 100273209 B1 KR100273209 B1 KR 100273209B1 KR 1019970014650 A KR1019970014650 A KR 1019970014650A KR 19970014650 A KR19970014650 A KR 19970014650A KR 100273209 B1 KR100273209 B1 KR 100273209B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- burn
- output
- internal
- signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Abstract
Description
본 발명은 전압 레벨 가변 공급 장치에 관한 것으로, 특히 내부 전원을 사용하는 장치에 있어서, 패캐지(Package)화 된후 번-인(Burn-In)을 위해 '고전위'전압을 인가할 경우, 내부 번-인 회로를 사용하지 않고 외부에서 직접 원하는 전압 레벨을 인가하는 전압 레벨 가변 공급 장치에 관한 것이다.BACKGROUND OF THE
번-인(Burn-In)은 사용자에게 신뢰성 있는 장치의 공급을 목적으로, 인위적으로 '고전위'전압 및 고온의 환경 하에서 장치를 동작시킴으로써, 장치의 초기 불량을 스크린(Screen)하고, 신뢰도를 보장하기 위해 행하는 동작으로, 장치의 전압의 공급 형태에 따라 두 가지 방법을 사용한다.Burn-In is used to artificially operate the device under conditions of artificially 'high potential' voltage and high temperature in order to provide a reliable device to the user, thereby screening the initial failure of the device and improving reliability. As an operation to ensure, two methods are used depending on the type of supply of the voltage of the device.
첫 번째 방법은 외부 전압으로 동작하는 장치에 대하여 외부에서 직접 원하는 전압을 전원전압 단자에 연결하여 공급함으로써, 번-인 시에 안정적인 전원 공급이 가능하도록 한 방법이고, 두 번째 방법은 장치의 특성을 개선하기 위해 개량된 장치중 내부 전원을 사용하는 장치에 대하여 '고전위'레벨의 전압을 인가하기 위해 번-인 회로를 추가로 동작시켜 번-인 조건에 맞는 전원을 공급하는 방법이다.The first method is to provide stable power supply at the time of burn-in by supplying the desired voltage from the external device directly to the power voltage terminal for the device operated by external voltage. It is a method of supplying power to burn-in condition by additionally operating burn-in circuit to apply voltage of 'high potential' level to the device using internal power.
도1은 종래 번-인 회로를 사용하여 내부 전원으로 동작하는 장치의 블록 구성도로서, 이에 도시된 바와 같이 장치의 동작상의 기준이 되는 기준전압(Vref)을 발생하는 노멀 회로 (Normal Circuit, 10)와; 장치가 실제 동작을 들어가기 전에 장치에 잘 어울리며, 특성을 안정시키기 위하여 일정 시간 동안 동작시켜 치명적인 초기 고장을 강제적으로 발생시키기 위한 번인(burn-in) 선택시에 번인 기준전압(Vburn-in)을 발생하는 번-인 회로(11)와; 상기 노멀 회로(10)의 기준전압(Vref)과 번-인 회로(11)에서 발생된 번인 기준전압(Vburn-in)을 비교하여 '고전위' 레벨의 전압을 선택하여 출력하는 비교기(Comparator, 12)와; 상기 비교기(12)에서 선택되어 출력되는 기준전압(Vref) 또는 번인기준전압(Vburn-in)에 따라 그에 해당되는 레벨의 전압을 발생하는 발생기(Generator, 13)와; 외부에서 설정되어 입력된 주소지정 신호(AS)를 상기 발생기(13)의 출력전압에 의해 구동하여 워드라인에 인가하는 삼상 인버터(14)와; 상기 워드라인의 신호에 의해 데이터를 넣어두거나, 또는 보존할 수 있고 그것을 꺼낼 수도 있는 메모리 셀(15)로 구성된 것으로, 이와 같이 구성된 종래의 동작 과정을 설명한다.FIG. 1 is a block diagram of a device operating with an internal power supply using a conventional burn-in circuit. As shown in FIG. 1, a
노멀 회로(10)에서는 기준전압(Vref)이 발생되고, 번-인 회로(11)에서는 번인모드시에만 번인기준전압(Vburn-in)을 발생하게 되는데, 이 번인기준전압(Vburn-in)이 발생되는 경우에는 그 번인기준전압(Vburn-in)이 상기 기준전압(Vref) 보다 높으므로 그 번인기준전압(Vburn-in)을 비교기(12)에서 선택하여 발생기(13)로 보내고, 이에따라 그 발생기(13)에서 그 번인기준전압(Vburn-in)에 해당되는 번인 전압레벨을 생성하여 삼상인버터(14)에 인가하며, 이때 인가되는 전압레벨에 의해 메모리 셀(15)에 일정한 충격을 주어 장치의 초기 불량을 스크린한다.In the
상기와 같이 종래의 장치에 있어서는 번-인(Burn-In) 회로를 사용하여 번-인모드를 진행할 경우 반도체 프로세스(process) 진행시 발생하는 변화에 따라 인가되는 전압레벨의 변동율이 매우 크게 발생하여 원하지 않는 저 스트레스(under stress)와 고 스트레스(over stress) 전압레벨이 메모리 셀에 인가되어 초기 불량을 스크린하기가 어려운 문제점이 있었다.As described above, in the conventional apparatus, when the burn-in mode is used by using the burn-in circuit, the rate of change of the applied voltage level is very large according to the change occurring during the semiconductor process. Undesired under stress and over stress voltage levels were applied to the memory cell, making it difficult to screen for an initial failure.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 내부 번-인 회로를 사용하지 않고 외부에서 직접 원하는 전압 레벨을 인가하는 장치를 제공함에 목적이 있다.Accordingly, an object of the present invention is to provide a device for applying a desired voltage level directly from the outside without using an internal burn-in circuit.
도1은 종래 번-인 회로를 사용하여 내부 전원으로 동작하는 장치의 블록 구성도.1 is a block diagram of a device operating with an internal power supply using a conventional burn-in circuit.
도2는 본 발명 전압 레벨 가변 공급장치를 이용한 내부 전원으로 동작하는 장치의 블록 구성도.Figure 2 is a block diagram of a device operating with an internal power supply using the voltage level variable supply of the present invention.
도3은 본 발명 전압 레벨 가변 공급장치의 구성도.3 is a configuration diagram of a voltage level variable supply device of the present invention.
도4a는 소자수에 따른 인가 전압의 변동상태를 보여주는 종래의 파형도.Figure 4a is a conventional waveform diagram showing the variation of the applied voltage with the number of elements.
도4b는 소자수에 따른 인가 전압의 변동상태를 보여주는 본 발명의 파형도.Figure 4b is a waveform diagram of the present invention showing a variation of the applied voltage according to the number of elements.
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
10 : 노멀 회로 11 : 번-인 회로10: normal circuit 11: burn-in circuit
12 : 비교기 13 : 발생기12: comparator 13: generator
14 : 삼상인버터 15 : 셀 게이트부14 three-
20 : 전압 레벨 가변 공급장치 21 : 전압 선택제어부20: voltage level variable supply device 21: voltage selection control unit
PM1, PM2 : 피-모스 트랜지스터 I1 : 인버터PM1, PM2: P-MOS transistor I1: Inverter
이와 같은 목적을 달성하기 위한 본 발명의 구성은 내부 전원으로 동작하는 장치의 동작상의 기준이 되는 기준전압(Vref)을 발생하는 노멀 회로(Normal Circuit)와; 상기 노멀회로에서 출력되는 기준전압(Vref)에 따라 그에 해당하는 레벨의 내부전압을 발생하는 발생기(Generator)와; 번인여부에 따라 상기 발생기에서 출력되는 내부전압 또는 그 내부전압보다 높은 외부전원전압을 선택하여 출력하는 전압 레벨 가변 공급장치와; 외부에서 설정되어 입력된 주소지정 신호(AS)를 상기 전압 레벨 가변 공급장치의 출력전압에 의해 구동하여 워드라인에 인가하는 삼상 인버터와; 상기 워드라인의 신호에 의해 데이터를 넣어두거나, 또는 보존할 수 있고 그것을 꺼낼 수도 있는 메모리 셀로 구성된 것으로, 특히 상기 전압 레벨 가변 공급장치는 벤더(Vender) 테스트모드에 따른 번인여부에 따라 전압선택신호를 발생하는 전압 선택제어부와; 상기 전압 선택제어부의 전압선택신호에 따라 외부 전원전압(Vcc)을 선택하여 출력하는 제1 피-모스 트랜지스터와; 상기 전압 선택제어부의 전압 선택신호를 반전하는 인버터와; 상기 인버터의 출력신호에 따라 상기 발생기에서 발생한 내부전압을 선택하여 출력하는 제2 피-모스 트랜지스터로 구성된 것으로, 이에 첨부한 도면을 참조하여 상세히 설명한다.In order to achieve the above object, a configuration of the present invention includes a normal circuit for generating a reference voltage Vref, which is an operational reference of an apparatus operating with an internal power source; A generator for generating an internal voltage having a level corresponding to the reference voltage Vref output from the normal circuit; A voltage level variable supply device for selecting and outputting an internal voltage output from the generator or an external power supply voltage higher than the internal voltage according to whether burn-in is performed or not; A three-phase inverter which drives an externally set and input addressing signal AS by an output voltage of the voltage level variable supply device and applies it to a word line; And a memory cell capable of storing or retrieving data by the signal of the word line and extracting the data from the word line signal. In particular, the voltage level variable supply device selects a voltage selection signal according to burn-in according to a vendor test mode. A generated voltage selection controller; A first P-MOS transistor configured to select and output an external power supply voltage Vcc according to a voltage selection signal of the voltage selection controller; An inverter for inverting the voltage selection signal of the voltage selection control unit; The second P-MOS transistor is configured to select and output an internal voltage generated by the generator according to the output signal of the inverter, which will be described in detail with reference to the accompanying drawings.
도2는 본 발명 전압 레벨 가변 공급장치를 이용한 내부 전원으로 동작하는 장치의 블록 구성도이고, 도3은 본 발명 전압 레벨 가변 공급장치의 구성도로서, 이에 도시한 바와 같이 벤더테스트모드에 따른 번-인 모드일 경우 전압 선택제어부(21)에서 전압선택신호가 저전위로 출력되어 인버터(I1) 및 제1 피-모스 트랜지스터(PM1)에 인가되고, 이에따라 그 저전위신호가 인버터(I1)에서 고전위신호로 반전되어 제2 피-모스 트랜지스터(PM2)의 게이트에 인가되므로 상기 제2 피-모스 트랜지스터(PM2)는 오프되어, 상기와 같이 발생기(13)에서 발생된 내부전압이 삼상인버터(14)로 출력되는 것이 차단되며, 이때 상기 제1 피-모스 트랜지스터(PM1)의 게이트에 저전위 신호가 인가되므로 그 제1 피-모스 트랜지스터(PM1)가 온되고, 이에따라 외부 전원전압(Vcc)이 삼상 인버터(14)에 공급되어, 그 삼상 인버터(14)는 외부에서 설정되어 입력된 주소지정 신호(AS)를 그 외부 전원전압(Vcc)에 의해 셀 게이트부(15)로 인가하게 된다.2 is a block diagram of a device operating with an internal power supply using the voltage level variable supply device of the present invention, and FIG. 3 is a block diagram of the voltage level variable supply device of the present invention. In the -in mode, the voltage selection signal is output at the low potential from the voltage
한편, 번인모드가 아닌 일반모드일 경우 전압 선택제어부(21)에서 전압선택신호가 고전위로 출력되어 인버터(I1)와 제1 피-모스 트랜지스터(PM1)에 인가되고, 그 고전위신호가 인버터(I1)에서 저전위신호로 반전되어 제2 피-모스 트랜지스터(PM2)의 게이트에 인가되므로, 그 제2 피-모스 트랜지스터(PM2)가 온되고, 이에따라 상기와 같이 발생기(13)에서 발생된 내부 전압이 삼상 인버터(14)로 공급되어, 그 삼상 인버터(14)는 외부에서 설정되어 입력된 주소지정 신호(AS)를 그 내부전압에 의해 셀 게이트부(15)로 인가하게 된다. 또한 이때 상기 제1 피-모스 트랜지스터(PM1)의 게이트에 고전위신호가 인가되어 그 제1 피-모스 트랜지스터(PM1)가 오프되므로 외부 전원전압(Vcc)이 삼상인버터(14)로 출력되는 것이 차단된다.On the other hand, in the normal mode other than the burn-in mode, the voltage selection signal is output at high potential from the voltage
이상에서 설명한 바와 같이 본 발명 전압 레벨 가변 공급장치는 번-인 회로를 사용하여 번-인을 진행 할 경우 발생하는 공정상의 인가 전압 레벨 변동을 배제하고, 외부 전원전압을 통해 인가함으로써, 저 스트레스(Under Stress)에 의한 초기불량과 고 스트레스(Over Stress)에 의한 메모리 셀의 파괴를 방지하며, 또한 번-인시 내부 회로를 사용하지 않고, 외부에서 직접 원하는 전압을 인가함으로써, 내부 회로가 차지하는 면적을 줄일 수 있는 효과가 있다.As described above, the voltage level variable supply device of the present invention excludes a change in applied voltage level that occurs when a burn-in is performed using a burn-in circuit, and is applied through an external power supply voltage, thereby providing low stress ( It prevents the memory cell from being damaged due to initial stress and over stress due to under stress, and by applying a desired voltage directly from the outside without using the internal circuit at burn-in, the area occupied by the internal circuit is reduced. There is an effect that can be reduced.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970014650A KR100273209B1 (en) | 1997-04-19 | 1997-04-19 | Voltage level changeable supply apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970014650A KR100273209B1 (en) | 1997-04-19 | 1997-04-19 | Voltage level changeable supply apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980077502A KR19980077502A (en) | 1998-11-16 |
KR100273209B1 true KR100273209B1 (en) | 2001-03-02 |
Family
ID=40749306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970014650A KR100273209B1 (en) | 1997-04-19 | 1997-04-19 | Voltage level changeable supply apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100273209B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100462101B1 (en) * | 1997-10-25 | 2005-04-06 | 삼성전자주식회사 | Burn in voltage control method |
KR20020069860A (en) * | 2001-02-28 | 2002-09-05 | (주)실리콘세븐 | Burn-In Test driving Circuit using the External Power Voltage |
KR100439101B1 (en) * | 2001-12-24 | 2004-07-05 | 주식회사 하이닉스반도체 | Burn-in stress voltage control device |
-
1997
- 1997-04-19 KR KR1019970014650A patent/KR100273209B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19980077502A (en) | 1998-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5657280A (en) | Defective cell repairing circuit and method of semiconductor memory device | |
KR970010658B1 (en) | Semiconductor device and burn-in method | |
JPH05120874A (en) | Semiconductor memory | |
US6020751A (en) | Method and apparatus for stress testing of a circuit board assembly | |
KR20000070402A (en) | Sdram clocking test mode | |
KR20010089599A (en) | Integrated circuit tester having pattern generator controlled data bus | |
KR930022382A (en) | Parallel test circuit of semiconductor memory chip | |
US6346845B1 (en) | Fuse circuits and methods that can sense the state of a fuse that is programmed but not open | |
US5869983A (en) | Method and apparatus for controlling compensated buffers | |
JP3544073B2 (en) | Semiconductor memory device test method and semiconductor memory device | |
KR100273209B1 (en) | Voltage level changeable supply apparatus | |
KR100361658B1 (en) | Semiconductor memory device and voltage level control method thereof | |
US6535440B2 (en) | Apparatus and method for package level burn-in test in semiconductor device | |
KR100267088B1 (en) | Reference voltage generator of a semiconductor memory device | |
KR100671752B1 (en) | Method of generating a wafer burn-in test current in semiconductor memory devices and semiconductor devices using the same | |
US20030123309A1 (en) | Semiconductor integrated circuit | |
KR100804148B1 (en) | Semiconductor device | |
KR100238866B1 (en) | Array vcc generator being used in burn-in testing operation | |
JPH10334698A (en) | Semiconductor storage device, test apparatus, and test method | |
KR19980014817A (en) | Repair information storage and detection circuit of semiconductor memory device | |
KR20000019405A (en) | Circuit for controlling burn-in mode of semiconductor memory | |
KR100554846B1 (en) | Circuit for detecting a negative wordline voltage | |
KR100408684B1 (en) | A circuit for implementing special test mode and a semiconductor memory device using this circuit | |
JPH04298900A (en) | Semiconductor memory device | |
JPS61202400A (en) | Semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090828 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |