KR100271355B1

KR100271355B1 - Mold structure and method for marking coo mark of semiconductor package using the mold structure

Info

Publication number: KR100271355B1
Application number: KR19980039241A
Authority: KR
Inventors: 표은형; 김동중; 류상현; 유민
Original assignee: 마이클 디. 오브라이언; 앰코 테크놀로지 코리아주식회사
Priority date: 1998-09-22
Filing date: 1998-09-22
Publication date: 2000-11-01
Also published as: KR20000020573A

Abstract

본 발명은 반도체패키지의 이면에 COO 마크를 형성하는 방법과 이때 사용되는 몰드금형의 구조에 관한 것으로서, 이젝트핀을 사용하여 COO 마크를 형성하는 기존의 방법을 배제하고, 몰드금형상에 COO 마크를 각인하여 몰딩공정시 직접 COO 마크가 형성되게 하는 방법을 채용함으로써, COO 마크 형성을 위한 면적이 충분히 확보되지 않은 반도체패키지의 경우에도 COO 마크를 용이하게 형성할 수 있도록 한 반도체패키지의 COO 마크 형성방법 및 여기에 사용되는 몰드금형의 구조를 제공하고자 한 것이다.The present invention relates to a method of forming a COO mark on the back surface of a semiconductor package and a structure of a mold mold used at this time, excluding a conventional method of forming a COO mark using an eject pin, and to remove the COO mark on the mold mold. Method of forming a COO mark in a semiconductor package by adopting a method of directly stamping and forming a COO mark during molding process, even in the case of a semiconductor package in which the area for forming the COO mark is not sufficiently secured. And it is to provide a structure of a mold mold used herein.

Description

Method of forming CO mark of semiconductor package and structure of mold mold used here

본 발명은 반도체패키지의 이면에 COO 마크를 형성하는 방법과 이때 사용되는 몰드금형의 구조에 관한 것으로서, 특히 기존의 이젝트핀을 사용하는 방법으로는 COO 마크 형성이 불가능한 EPP(Exposed pad package) 반도체패키지에 몰드금형을 사용하는 방법을 적용하여 COO 마크를 용이하게 형성할 수 있도록 한 반도체패키지의 COO 마크 형성방법 및 여기에 사용되는 몰드금형의 구조에 관한 것이다.The present invention relates to a method of forming a COO mark on the back surface of a semiconductor package and a structure of a mold mold used at this time, and in particular, an extruded pad package (EPP) semiconductor package in which a COO mark cannot be formed by using an existing eject pin. The present invention relates to a method for forming a COO mark in a semiconductor package and a structure of a mold mold used therein, by which a method of using a mold mold is applied to easily form a COO mark.

일반적으로 반도체패키지의 제조공정은 크게 웨이퍼상의 각 반도체칩을 낱개로 분리하는 소잉공정, 분리된 반도체칩을 리드프레임상에 접착하는 다이본딩공정, 반도체칩의 패드와 외부인출용 리드를 와이어로 연결하는 와이어본딩공정, 반도체칩을 보호하기 위해 수지로 감싸주는 몰딩공정, 리드프레임의 필요없는 부분을 절단하고 단자형상을 만들어주는 트림공정 및 포밍공정, 반도체패키지의 표면에 문자나 기호 등을 인쇄하는 마킹공정으로 이루어져 있다.In general, the semiconductor package manufacturing process is largely a sawing process for separating each semiconductor chip on a wafer separately, a die bonding process for adhering the separated semiconductor chips onto a lead frame, and connecting the pads of the semiconductor chip and the lead for external extraction with a wire. Wire bonding process, molding process to wrap with resin to protect semiconductor chip, trim process and forming process to cut unnecessary part of lead frame and form terminal shape, printing letters or symbols on the surface of semiconductor package It consists of a marking process.

한편, 반도체패키지에는 그 이면에 생산국가나 특수기호 및 번호 등을 표시하게 되는데, 이것들 중에서 생산국가의 표시 즉, COO 마크(Country of origin mark)의 표시는 필수적으로 하도록 되어 있으며, 통상 몰딩공정에서 이러한 COO 마크가 만들어지게 된다.On the other hand, the semiconductor package displays the country of production, a special symbol, and a number on the back side of the semiconductor package. Among them, the indication of the country of production, that is, the indication of a COO mark (Country of origin mark), is essential. The COO mark will be made.

종래의 COO 마크를 형성하는 방법은 첨부한 도 3에서 보여주는 바와 같이 몰딩이 완료된 패키지 몸체(10)를 몰드금형으로부터 분리시키기 위해 이젝트핀(11)으로 쳐줄 때 어느 1개의 이젝트핀(11)에 COO 마크를 각인해 놓음으로써, 완전히 굳지 않은 패키지 몸체(10)의 이면에 COO 마크가 새겨지게 하는 방법이 주로 사용되어 왔다.The conventional method of forming a COO mark is a COO to any one eject pin 11 when hitting with the eject pin 11 to separate the molded package body 10 from the mold mold, as shown in FIG. By marking the mark, a method of causing the COO mark to be engraved on the back surface of the package body 10 which is not completely hardened has been mainly used.

이때, COO 마크가 형성되는 위치는 첨부한 도 4에 도시한 바와 같이 이젝트핀(11)이 쳐주는 위치인 패키지 몸체(10)의 모서리부위가 된다.At this time, the position where the COO mark is formed is the corner portion of the package body 10 which is a position hit by the eject pin 11 as shown in FIG.

그러나, 최근 반도체패키지의 사양이 변하면서 이젝트핀을 사용하는 종전의 방법으로는 COO 마크를 형성하기가 곤란하거나 거의 불가능한 문제가 대두되면서 이에 대한 대책마련의 필요성이 절실히 요구되고 있는 실정이다.However, as the specification of semiconductor packages changes recently, the conventional method using eject pins makes it difficult or almost impossible to form a COO mark. Therefore, there is an urgent need for countermeasures.

예를 들면, 첨부한 도 5에 도시한 EPP 반도체패키지와 같이 두께를 얇게 할 수 있고 또 열방출성능을 높일 수 있는 잇점 때문에 칩탑재판(14)을 외부로 노출시킨 반도체패키지의 경우 칩탑재판(14)이 외부로 노출되면서 패키지 몸체(10)의 이면을 대부분 차지하게 되고, 그만큼 COO 마크를 형성할 수 있는 면적(a)을 충분히 확보할 수 없게 되므로 이젝트핀을 사용하는 기존의 방법으로는 COO 마크를 형성할 수 없는 문제가 발생하게 된다.For example, in the case of a semiconductor package in which the chip mounting plate 14 is exposed to the outside due to an advantage of thinning thickness and improving heat dissipation performance as in the EPP semiconductor package shown in FIG. Exposed to the outside (14) occupies most of the back surface of the package body 10, the area (a) to form a COO mark can not be secured enough that the conventional method using the eject pin The problem that a COO mark cannot be formed occurs.

여기서, 미설명부호 15는 반도체칩을 나타낸다.Here, reference numeral 15 denotes a semiconductor chip.

따라서, 본 발명은 이와 같은 점을 감안하여 안출한 것으로서, 이젝트핀을 사용하여 COO 마크를 형성하는 종전의 방법을 배제하고, 몰드금형상에 COO 마크를 각인하여 몰딩공정시 직접 COO 마크가 형성되게 하는 방법을 채용함으로써, COO 마크 형성을 위한 면적이 충분히 확보되지 않은 반도체패키지의 경우에도 COO 마크를 용이하게 형성할 수 있도록 한 반도체패키지의 COO 마크 형성방법 및 여기에 사용되는 몰드금형의 구조를 제공하는데 그 안출의 목적이 있는 것이다.Accordingly, the present invention has been made in view of such a point, and excludes the conventional method of forming a COO mark using an eject pin, and imprints the COO mark on the mold mold so that a direct COO mark is formed during the molding process. The present invention provides a method of forming a COO mark of a semiconductor package and a mold mold structure used for the semiconductor package, in which a COO mark can be easily formed even in a semiconductor package in which an area for forming a COO mark is not sufficiently secured. The purpose of the draft is to.

도 1은 본 발명에 따른 COO 마크 형성방법을 나타내는 개략도1 is a schematic view showing a COO mark forming method according to the present invention

도 2는 도 1에 의해 반도체패키지의 이면에 만들어진 COO 마크를 보여주는 개략도FIG. 2 is a schematic view showing a COO mark made on the back side of a semiconductor package by FIG.

도 3은 종래의 COO 마크 형성방법을 나타내는 개략도3 is a schematic diagram showing a conventional method for forming a COO mark.

도 4는 도 3에 의해 반도체패키지의 이면에 만들어진 COO 마크를 보여주는 개략도4 is a schematic view showing a COO mark made on the backside of the semiconductor package by FIG.

도 5는 EPP 반도체패키지의 단면도5 is a cross-sectional view of an EPP semiconductor package.

〈도면의주요부분에대한부호의설명〉〈Description of the symbols for the main parts of the drawings〉

10 : 패키지 몸체 11 : 이젝트핀10: package body 11: eject pin

12 : 몰드금형 13 : COO 마크인12: mold mold 13: COO mark

14 : 칩탑재판 15 : 반도체칩14 chip mounting board 15 semiconductor chip

이하, 본 발명에 따른 COO 마크 형성방법의 일 구현예를 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the COO mark forming method according to the present invention will be described in detail.

본 발명은 패키지 몸체의 이면에 COO 마크를 형성하는 방법에 있어서, 상기 패키지 몸체의 성형을 위한 몰드금형의 바닥면 일측에 직접 길다란 타원형의 COO 마크를 각인하여 몰딩공정시 COO 마크가 함께 형성될 수 있도록 하는 것을 특징으로 한다.The present invention is a method of forming a COO mark on the back surface of the package body, by stamping the long oval COO mark directly on one side of the bottom surface of the mold for molding the package body can be formed with the COO mark during the molding process It is characterized by that.

특히, EPP 반도체패키지와 같이 COO 마크를 형성할 수 있는 면적이 패키지 몸체의 가장자리로 좁게 제한되어 있는 반도체패키지에 적용가능하도록 상기 COO 마크는 몰드금형의 바닥면 한쪽 가장자리에서 변과 나란하도록 각인되는 것을 특징으로 한다.In particular, the COO mark is engraved in parallel with the side at one edge of the bottom surface of the mold to be applicable to a semiconductor package in which an area capable of forming a COO mark, such as an EPP semiconductor package, is narrowly limited to the edge of the package body. It features.

이를 좀더 상세히 설명하면 다음과 같다.This will be described in more detail as follows.

본 발명의 COO 마크 형성방법은 종전과 같이 몰딩공정이 완료되는 시점에서 이젝트핀으로 쳐주는 방법과는 달리 몰딩공정이 진행되는 중에 몰드금형상의 COO 마크에 의해 동시에 형성되게 하는 방법을 기본으로 하고 있으며, COO 마크의 형상도 폭에 비해 길이가 긴 면적에 적합하도록 길다란 타원형으로 하는 것이 바람직하다.The method of forming a COO mark of the present invention is based on a method of forming a COO mark at the same time as the mold mold during the molding process, unlike the method of hitting the eject pin at the completion of the molding process as before. The shape of the COO mark is also preferably set to be long oval so as to be suitable for an area having a long length compared to the width.

이를 위하여, 몰드금형의 바닥면 일측 예를 들면, 바닥면 4변의 가장자리 중에서 어느 1변의 가장자리에 타원형의 COO 마크를 변과 나란하게 각인하여 몰딩공정시 패키지 몸체의 성형과 동시에 COO 마크도 함께 형성될 수 있도록 한 것이다.To this end, an elliptical COO mark is imprinted on one side of the bottom surface of the mold mold, for example, one of the four edges of the bottom surface, in parallel with the sides, and the COO mark is formed together with the molding of the package body during the molding process. I would have to.

이러한 본 발명의 COO 마크 형성방법에서는 COO 마크가 형성되는 부위가 패키지 몸체의 가장자리로 그다지 넓은 면적을 차지하지 않게 되므로 EPP 반도체패키지와 같이 칩탑재판이 이면의 거의 대부분을 점유하고 있어 COO 마크 형성면적을 충분히 확보하기 곤란한 경우에 더 큰 효과를 기대할 수 있다.In the COO mark forming method of the present invention, since the portion where the COO mark is formed does not occupy a large area at the edge of the package body, the chip mounting plate occupies almost the back side like the EPP semiconductor package, thereby reducing the COO mark formation area. When it is difficult to secure enough, a larger effect can be expected.

이렇게 몰드금형에 직접 COO 마크를 각인하여 몰딩공정시 COO 마크도 함께 형성되게 하는 방법을 채용함에 따라 EPP 반도체패키지와 같이 패키지 몸체의 이면 가장자리에만 COO 마크를 형성하기 위한 면적을 갖는 반도체패키지는 물론 COO 마크의 각인위치와 형상만 해당 반도체패키지의 사양에 맞게 변경하면 어떠한 사양의 반도체패키지에도 COO 마크를 용이하게 형성할 수 있는 잇점을 얻을 수 있다.As the COO mark is directly imprinted on the mold mold, the COO mark is also formed during the molding process. Thus, the semiconductor package having the area for forming the COO mark only on the rear edge of the package body, such as the EPP semiconductor package, as well as the COO If only the marking position and shape of the mark is changed in accordance with the specification of the semiconductor package, an advantage of easily forming a COO mark in a semiconductor package of any specification is obtained.

한편, 첨부한 도 1과 도 2에서는 본 발명의 COO 마크 형성방법에 사용되는 몰드금형의 구조와 이것에 의해 형성된 COO 마크를 개략적으로 보여주고 있다.1 and 2 schematically show a structure of a mold mold used in the method for forming a COO mark of the present invention and a COO mark formed thereby.

여기서, 도면부호 12는 몰드금형을 나타낸다.Here, reference numeral 12 denotes a mold mold.

상기 몰드금형(12)은 패키지 몸체(10)를 포함하는 부분으로서, 금형의 바닥면에는 각인된 COO 마크인(13)이 갖추어져 있다.The mold mold 12 is a portion including the package body 10, the bottom surface of the mold is provided with a stamped COO mark (13).

이때의 COO 마크인(13)은 폭이 좁고 길이가 긴 타원형으로 이루어져 있으며, 그 위치도 바닥면의 가장자리에서 변과 나란하게 만들어져 있다.The COO mark 13 at this time is made of a narrow oval and a long length, the position is also made side by side with the edge of the bottom surface.

이에 따라, COO 마크를 형성할 수 있는 면적이 EPP 반도체패키지와 같이 패키지 몸체의 가장자리에만 제한되어 있는 경우에 용이하게 COO 마크를 형성할 수 있게 된다.Accordingly, the COO mark can be easily formed when the area capable of forming the COO mark is limited only to the edge of the package body as in the EPP semiconductor package.

즉, 칩탑재판(14)이 노출되면서 패키지 몸체(10)의 이면 거의 대부분을 차지하고 있는 반도체패키지 등에 유리하게 적용할 수 있게 된다.That is, as the chip mounting plate 14 is exposed, it may be advantageously applied to a semiconductor package which occupies almost the rear surface of the package body 10.

특히, 상기 COO 마크인(13)은 몰드금형(12)상에 일체형으로 각인시켜 만들 수 있으며, 더욱 바람직하기로는 COO 마크인(13)을 몰드금형(12)으로부터 착탈가능하게 함으로써, 필요에 따라 COO 마크인(13)만 교체하면 다양한 종류의 COO 마크를 얻을 수 있는 잇점이 있다.In particular, the COO mark 13 can be made by stamping integrally on the mold mold 12, and more preferably, the COO mark in 13 is detachable from the mold mold 12, so that the COO mark in as needed Replacing only (13) has the advantage of obtaining various COO marks.

따라서, 반도체패키지의 몰딩공정시 와이어본딩공정을 마친 리드프레임을 몰드금형에 안착시킨 후 몰딩수지를 주입하게 되면, 패키지 몸체의 성형과 동시에 바닥에 있는 COO 마크인에 의해 그 이면의 가장자리에 COO 마크가 함께 형성되므로서, COO 마크 형성면적이 충분히 확보되어 있지 않은 반도체패키지의 경우에도 COO 마크를 효과적으로 형성할 수 있게 된다.Therefore, when the lead frame after the wire bonding process is placed in the mold mold and the molding resin is injected during the molding process of the semiconductor package, the COO mark is formed at the edge of the back side by the COO mark on the bottom of the package body. Formed together, the COO mark can be effectively formed even in the case of a semiconductor package in which the COO mark formation area is not sufficiently secured.

이상에서와 같이 본 발명은 몰드금형상에 COO 마크를 갖추고 몰딩공정시 패키지 몸체의 성형과 동시에 COO 마크를 형성할 수 있는 방법을 제공함으로써, EPP 반도체패키지와 같이 이면에 노출되는 칩탑재판으로 인해 COO 마크 형성면적이 패키지 몸체의 가장자리로만 제한되는 경우에도 용이하게 COO 마크를 형성할 수 있는 장점이 있으며, 특히 기존의 이젝트핀을 사용하지 않고 그 위치에 제한을 받지않는 몰드금형상의 COO 마크를 사용하여 COO 마크를 형성함에 따라 최소한의 면적만 있으면 COO 마크의 형성이 가능하므로 다양한 사양의 반도체패키지에 적용할 수 있는 장점이 있는 것이다.As described above, the present invention provides a method for forming a COO mark at the same time as forming the package body during the molding process with the COO mark on the mold mold, and due to the chip mounting plate exposed on the back surface such as an EPP semiconductor package. Even if the COO mark formation area is limited only to the edge of the package body, there is an advantage in that the COO mark can be easily formed. Especially, the COO mark of a mold mold that is not limited to its position without using an existing eject pin is used. Therefore, as the COO mark is formed, the COO mark can be formed with only a minimum area, which is advantageous in that it can be applied to semiconductor packages having various specifications.

Claims

In the method for forming a COO mark on the back side of the package body, by stamping an elongated oval COO mark directly on one side of the bottom surface of the mold mold for molding the package body so that the COO mark can be formed together during the molding process A method of forming a COO mark in a semiconductor package.

The method of claim 1, wherein the COO mark is parallel to the side at one edge of the bottom surface of the mold mold such that the COO mark is applicable to a semiconductor package in which an area capable of forming a COO mark, such as an EPP semiconductor package, is limited to the edge of the package body. Method of forming a COO mark of a semiconductor package, characterized in that the stamp.

In the structure of the mold mold 12 used for the molding process of the semiconductor package, an elliptical COO mark 13 is formed at one edge of the bottom surface of the mold mold in parallel with the sides. The structure of a mold mold used to form a COO mark on a package.

2. The mold mold structure according to claim 1, wherein the COO mark in (13) is detachable from the mold mold (12).