KR100271223B1 - 패킷 통신 시스템에서의 프로그램가능한 정보 여과 및 발생을 위한 방법 및 장치 - Google Patents

패킷 통신 시스템에서의 프로그램가능한 정보 여과 및 발생을 위한 방법 및 장치 Download PDF

Info

Publication number
KR100271223B1
KR100271223B1 KR1019960062325A KR19960062325A KR100271223B1 KR 100271223 B1 KR100271223 B1 KR 100271223B1 KR 1019960062325 A KR1019960062325 A KR 1019960062325A KR 19960062325 A KR19960062325 A KR 19960062325A KR 100271223 B1 KR100271223 B1 KR 100271223B1
Authority
KR
South Korea
Prior art keywords
receiving node
packet
information
transmission
received
Prior art date
Application number
KR1019960062325A
Other languages
English (en)
Other versions
KR970056477A (ko
Inventor
데이비드 엠 웨버
존 엠 아담스
티모시 이 호글운드
스티븐 엠 존슨
마크 에이 레버
Original Assignee
김영환
현대전자산업주식회사
박세광
현대 일렉트로닉스 아메리카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사, 박세광, 현대 일렉트로닉스 아메리카 filed Critical 김영환
Publication of KR970056477A publication Critical patent/KR970056477A/ko
Application granted granted Critical
Publication of KR100271223B1 publication Critical patent/KR100271223B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/02—Capturing of monitoring data
    • H04L43/028—Capturing of monitoring data by filtering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0805—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)

Abstract

패킷 통신 시스템에 있어서 정보의 여과 및 발생을 자동화하기 위한 방법 및 관련장치에 관한 것으로, 여과 테이블은 통신 시스템에서의 노드에 수신된 유효 패킷을 인식하는데 사용된 엔트리들을 포함한다. 각 엔트리내의 마스크 필드는 수신 노드와 관련된 패킷의 유효성을 결정하기 위해 패킷의 적합한 필드(즉, 광채널 통신 시스템에 적용되는 것과 같은 순서화 세트(ordered set))에 인가된다. 각 엔트리의 필드에서의 규칙은 다른 논리적 규칙에 대한 패킷의 수신을 테스트함으로서 수신 패킷(즉, 순서화 세트)의 인식을 더 한정한다. 각 레코드에서의 액션 필드는 특정 패킷의 수신 및 인식에 응답하여 자동으로(즉, 광채널 어플리케이션에서 필 전송의 자동 조정) 액션의 정의가 호출되도록 한다. 수신 노드에 의해 인식되는 패킷 세트는 여과 테이블내의 엔트리를 부가, 삭제, 또는 수정함으로써 변경된다. 프로그램가능한 여과는 수신 노드에 의해 지원되는 프로토콜의 단순한 변경을 허용한다. 본 발명의 프로그램가능한 발생 가능성은 수신 노드에서 인지되는 패킷에 응답하여 전송된 부가 패킷(즉, 순서화 세트)이 급속히 증가될 수 있도록 한다. 수신 노드에서의 프로그램가능한 파라미티들은 패킷 전송시 파라미터 설정에 따라 패킷이 자동 발생 및 전송될 수 있도록 한다.

Description

패킷 통신 시스템에서의 프로그램가능한 정보 여과 및 발생을 위한 방법 및 장치
본 발명은 패킷 통신 시스템에서의 정보처리에 관한 것이다. 특히, 본 발명은 융통성 있고 프로그램가능한 방식으로 패킷을 필터링 및 발생시키기 위한 방법 및 장치에 관한 것이다.
패킷 통신 시스템에 있어서, 정보는 패킷으로 명명된 단위로 노드간에 교환된다. 그런 통신 시스템에 있어서 (헤더라고도 명명되는) 패킷의 시작부는 패킷의 속성을 식별한다. 그런 속성은 예를 들어, 다중 포인트 또는 루프 토폴로지(loop topology) 통신 시스템에서 패킷의 목적지를 식별하는 어드레싱(addressing) 정보, 또는 전송되는 패킷의 타입을 식별하는 타입 정보를 포함한다.
수신 노드는 통상적으로 패킷이 특정 수신 노드와 관련있는지를 판단하기 위해서 패킷에서(예를 들어 헤더로부터) 정보를 해석한다. 예를 들어 패킷은 패킷을 해석하는 특정 수신기로 어드레스되지 않거나, 패킷이 특정 수신 노드에 의해 처리되지 않는 형태를 갖는다면, 상기 패킷은 수신 노드에 의해 무시된다. 만약 패킷이 적합한 형태 및/또는 처리할 수신 노드에 대한 적합한 주소를 갖는다면, 수신 노드의 해석 요소는 패킷이 수신 노드내의 처리 요소로 보내지도록 한다.
유사하게, (예를 들어, 수신 패킷에 응답하여) 다른 노드들을 향하는 패킷의 발생 및 전송에 책임이 있는 수신 노드내의 전송 요소들은 특정 패킷 전송을 위해 요구되는 전송 패킷의 파라미터를 결정할 필요가 있다. 전송 파라미터들은 전송되는 패킷의 형태에 따라 변화하고/변화하거나 수신 패킷의 형태에 따라 변화하는데, 전송은 상기 수신 패킷의 형태에 민감하다.
통신 프로토콜 표준이 발전함에 따라, 수신 노드의 해석 요소는 새롭게 표준화된 패킷 형태를 정확하게 인식하기 위해 업데이트를 요구한다. 유사하게, 전송 요소는 다양한 패킷들을 발생시킬 필요가 있거나 다양한 세트의 파라미터를 패킷 전송에 적용할 필요가 있다, 현재 디자인에 있어서, 그런 업데이트는 수신노드의 해석, 또는 전송 요소에서의 중요한 디자인 변경을 요구할 수 있다. 이 변경들은 그런 통신 시스템의 제조자 또는 사용자에게 중요한 가격 및 복잡도 측면에서 중요한 전자적 또는 소프트웨어 재설계를 요구할 수 있다.
상기 설명은 패킷화된 통신 서브시스템에서 패킷 인식 및 발생을 위한 개선된 방법 및 장치가 존재할 필요가 있다는 증거이다. 특히, 통신 시스템의 구현 프로토콜에서의 변경에 응답하여 수신 노드에 요구되는 재설계를 최소화시키는 개선된 방법 및 장치가 존재할 필요가 있다.
본 발명은 상기 및 그외의 문제점을 해결하여, 통신 시스템에서 프로그램 가능한(programmable) 정보여과 및 발생을 위한 방법 및 장치를 제공함으로써 유용한 기술의 상태를 발전시킨다. 특히, 본 발명은 수신 패킷들이 수신 노드에 의해 적합하게 처리되는지를 판단하기 위한 프로그램 가능한 인식 필터를 제공한다. 프로그램가능한 여과 요소는 엔트리 테이블(table of entry) 및 연관 테이블 검색 요소를 구비한다. 수신 패킷에 적용될 때 테이블내의 각 엔트리는 패킷이 추후 처리를 위해 인식되는지를 판단하는 마스크 정보 및 규칙을 포함한다. 더욱이, 각 테이블 엔트리는 수신 패킷의 인식에 응답하여 취해지는 액션(action)들을 정의한다. 만약 제공된다면 이런 액션들은 예를 들어 수신 패킷의 인식에 대한 응답으로 발생 및 전송되는 자동 응답 패킷들을 정의한다. 프로그램가능한 패킷 발생기는 패킷 전송을 위해 사용되는 패킷 전송 파라미터를 정의하는 레지스터 뱅크(register bank)를 구비한다. 예를 들어, 요구되는 응답이 인식될 때까지 파라미터(parameter)들은 자동 반복 전송 또는 자동전송을 제공한다.
본 발명은 광채널 통신 시스템에서 수신 노드에 유리하게 적용된다. 광 채널 통신 시스템에서 패킷 인식은 수신 노드에 의해 받아들여지는 순서화 세트(ordered set) 값들을 검출한다. 순서화 세트 값들은 일반적으로 8b/10b 인코딩으로 알려진 방법에 따라 40비트 값으로 부호화된 32비트 값인 광채널 프로토콜 표준으로 정의된다. 광채널 통신 표준에 적용되는 것과 같은 본 발명의 프로그램 가능한 여과 방법에 의해 사용되는 테이블 엔트리들은 순서화 세트가 수신 노드와 관련된 것인지 여부를 판단하기 위해 수신 순서화 세트에 인가되는 마스크 필드를 포함한다. 마스크의 인가는 순서화 세트가 잠재적으로 관련되어 있다고 판단하면, 다음에 시퀀스 규칙 필드는 수신 순서화 세트에 적용된다. 각 엔트리내의 시퀀스 규칙 필드는, 만약 설정되면, 상응 순서화 세트는 수신 노드에서의 추후 처리를 위해 적절하게 인식되고 패스되도록 연속적으로 3회 수신되어야만 한다는 것을 나타낸다. 각 엔트리내의 필 액션(fill action) 필드는, 만약 설정되면, 상응 순서화 세트를 적절히 인식하자마자, 새로운 패드/필(pad/fill) 순서화 세트는 수신 노드의 전송부에 인가되어야만 한다.
광채널 통신 시스템에 적용된 것과 같이, 본 발명에 의해 제공되는 패킷 전송 파라미터 레지스터 파일은 패킷 전송과 연관된 파라미터들을 정의한다. 그런 파라미터들은 1) 패킷 일회 전송, 2) 패킷 3회 전송, 3) 광채널 프로토콜의 규칙에 따라 다른 패킷들에 의해 형성된 패킷 전송, 4) 임의의 루프 토폴로지에서 소정 회수의 지연 주기동안에 패킷 전송, 5) 소정의 패킷이 수신될 때까지 패킷전송, 및 6) (파라미터 레지스터의 리프로그래밍(reprogramming)에 의해 정지될 때까지) 계속 패킷 전송을 포함한다.
본 발명의 방법 및 장치는 프로그램가능한 여과 테이블에서 단순히 엔트리를 추가, 삭제, 또는 변경함으로써 수신 노드의 기본적인(underlying) 프로토콜에서 급속한 변경 증가를 허용한다. 기본적인 프로토콜 표준에서의 발전 또는 변경으로 인해서 수신 노드에 의해 인식되기 위해 요구되는 새로운 패킷 타입 또는 주소는 프로그램가능한 여과 테이블에 엔트리로써 단순히 추가되어 기존 기술에 의해 요구되는 복잡성 및 고가의 설계 변경을 회피하게 된다. 유사하게, 패킷의 발생 및 전송과 연관된 기초적인 파라미터들은 여과 테이블의 엔트리에서 적합한 필드를 변경함으로써 수정된다.
본 발명의 목적은 통신 시스템에서 수신되는 패킷을 프로그램가능하도록 필터링하기 위한 방법 및 관련 장치를 제공하는데 있다.
본 발명의 다른 목적은 통신 시스템에서 노드에 의해 전송되기 위한 패킷을 프로그램가능하도록 발생시키기 위한 방법 및 관련 장치를 제공하는데 있다.
본 발명의 또 다른 목적은 통신 시스템의 노드에서 패킷의 유효한 수신을 인식하는 여과 테이블을 이용하기 위한 방법 및 관련 장치를 제공하는데 있다.
본 발명의 또 다른 목적은 통신 시스템의 노드에서의 패킷의 유효 수신을 인식하기 위해 수신 패킷에 인가되는 마스크 필드 및 규칙을 포함하는 여과 테이블을 이용하기 위한 방법 및 관련 장치를 제공하는데 있다.
도1은 본 발명에 따른 통신 시스템에서 동작할 수 있는 수신 노드를 도시한 도면.
도2는 도1에 도시된 여과 테이블에 저장된 여과 테이블 엔트리를 도시한 도면.
도3은 수신 노드에서 패킷 인식을 허용하는 도2의 여과 테이블 엔트리를 적용하기 위한 패킷의 수신에 응답하여 동작할 수 있는 본 발명의 방법을 설명하는 순서도.
도4는 광채널 통신 시스템에 적용된 것과 같은 도1에 도시된 여과 테이블에 저장된 여과 테이블 엔트리를 도시한 도면.
도5는 광채널 수신 노드에서 순서화 세트 인식을 허용하는 도4의 여과 테이블 엔트리에 적용하는 광채널 순서화 세트의 수신에 응답하여 동작할 수 있는 본 발명의 방법을 설명하는 순서도.
도6은 본 발명을 광채널 통신 시스템에 적용하는데 유용한 전송 파라미터 비트들을 도시한 도면이다.
* 도면의 주요부분에 대한 부호 설명
100 : 수신 노드 102,104 : 여과 테이블
106 : 패킷 인식 필터 108 : 인식 패킷 프로세서
110 : 패킷 발생기 파라미터 120 : 호스트 시스템
140 : 전송 소스 150내지 160 : 버스
200, 400 : 여과 테이블 엔트리 600 : 파라미터 레지스터
612 : 순서화 세트 워드 레지스터
본 발명은 다양한 변경 및 다른 형태가 허용될 수 있지만, 여기에서는 특정 실시예가 도면에 예시적으로 도시되었으며 상세히 설명될 것이다. 그러나, 본 발명을 설명된 특정 형태로 제한하려는 의도가 아닐 뿐만 아니라, 이와 반대로 본 발명이 첨부된 청구항에 의해 정의된 본 발명의 사상 및 범위내에서 모든 변경, 등가물, 및 선택적인 삭제를 포함한다.
당 기술분야에서는 패킷 통신 시스템에 있어서 패킷으로 명명되는 단위로 정보를 수신하고 수신 패킷의 헤더 부분을 해석하여 유효 정보를 인식하는 것은 잘 알려져있다. 그렇게 인식된 유효 정보는 수신 패킷의 정보 내용을 처리하기 위해 수신 노드에서 다른 요소로 전달된다. 인식되지 않은 무효 패킷들은 수신 노드에 의해 무시된다. 유효 및 무효 패킷들의 인식은 수신 노드에 의해 처리될 패킷들의 특정 타입의 인식뿐만 아니라, 특정 수신 노드가 패킷을 처리하게 될 것을 나타내는 어드레스 필드의 인식을 포함한다. 그런 인식 기술은 수신 패킷의 헤더 부분 해석을 포함한다.
특히, 광채널 패킷 통신 시스템은 수신된 순서화 세트를 해석함으로써 수신 전송을 인식하는데, 여기서 상기 순서화 세트는 전송된 정보의 타입을 정의하는 32비트 워드(word)이다. 순서화 세트는 추후 데이터 전송 시작을 나타내거나, 또는 순서화 세트에서의 및 순서화 세트의 완벽한 전송을 구성한다.
과거에는 유효 패킷의 인식은 "하드-와이어드(hard-wired)" 로직(예를들어, 특정 유효 패킷들을 인식하기 위해 또는 데이터 처리 요소에서 고정 해석 프로그램 명령어에 의해 설계되는 전자 회로)에 의해 수행되었다. 그런 하드-와이어드 로직은 새로운 패킷 타입(순서화 세트)이 수신 노드에 의해 구현된 프로토콜에 부가되는 것과 같이 변경되기 위해서는 복잡하고 비용이 많이 소요된다. 예를 들어, 수신 노드에 의해 구현된 기본적인 통신 프로토콜이 변경된다면, 하드-와이어드 로직은 새로운 형태를 지원하기 위해 상당한 비용을 들여 재설계되어야만 한다.
본 발명은 새로운 타입의 패킷(순서화 세트)을 인식하기 위해 수신 노드를 유연하게 업데이트한다. 특히, 본 발명의 여과 테이블 구조는 패킷 타입을 인식하기 위해 인가되는 패킷의 타입 및 관련 규칙을 정의하는 하나 이상의 엔트리를 포함한다. 인식 필터 요소는 수신 패킷이 수신노드에 의해 인식되는지를 판단하는 패킷의 수신에 응답하여 여과 테이블 엔트리를 처리한다.
더욱이, 여과 테이블의 각 엔트리는 특정 인식 패킷의 수신에 자동으로 응답하여 초기화되는 액션을 정의한다. 자동으로 초기화되는 액션은 응답 패킷의 발생 및 전송, 또는 여과 테이블 엔트리들의 변경에 의해 특정 패킷 타입의 처리 시작 또는 정지를 포함한다. 통신 시스템 수신 노드와 연관된 프로그램가능한 레지스터 파일(programmable register file)은 수신 노드로부터의 패킷의 전송에서 파라미터를 프로그래밍할 수 있도록 한다. 그런 전송 파라미터들은, 예를 들어, 패킷이 전송되는 횟수와 관련된 제어를 포함한다.
도1은 본 발명에 따른 동작가능한 수신 노드의 블럭도이다. 전송 소스(140)는 패킷을 링크(150)를 통해 수신 노드(100)로 보내고 수신 노드(100)로부터 링크(152)를 통해 응답(및 다른 전송)을 수신한다. 당 분야에서 일반적인 지식을 가진 자는 링크(150, 152)가 통신 어플리케이션에 적합한 물리적 링크 매체인 것을 곧 인식하게될 것이다. 본 발명의 광채널 어플리케이션(application)에 있어서, 링크(150, 152)는 장치와 상응 네트워크 토폴로지(즉 패브릭(fabric) 및 속성 루프(arbitrated loop)) 사이의 연결을 제공한다. 링크(150)를 통해 수신 노드(100)에서 수신된 패킷은 패킷이 추후 처리를 위해 수신 노드(100)에 의해 인식되는지를 판단하기 위해 패킷 인식 필터(106)로 우선 인가되고, 패킷 인식 필터(106)에 의해 처리된다. 패킷 인식 필터(106)에 의해 인식된 패킷들은 인식패킷 처리 요소(108)로 버스(154)를 통해 인가된다. 수신 노드(100)내에서 완전히 처리되지 않은 패킷들은 추후 처리를 완성하기 위해 호스트 컴퓨터 시스템(120)으로 버스(158)를 통해 인가된다. 인식 패킷 처리 요소(108) 또는 호스트 컴퓨터 시스템(120)내에서 수신 및 인식된 패킷의 처리에 의해 발생된 응답은 버스(156)을 통해 패킷 발생 파라미터(110)로 인가된다. 패킷 발생기 파라미터(110)는 발생 패킷을 링크(152)에 인가하는 자동 전송을 제어한다. 예를 들어, 패킷 발생기 파라미터(110)에서 정의되는 파라미터에 따라 패킷은 일단 링크(152)로 인가되거나 패킷 발생기 파라미터(110)에 의해 정의되는 그런 반복 전송에 대한 종결 조건과 함께 링크(152)로 여러번 인가된다.
패킷 인식 필터(106)는 수신 노드(100)와 연관된 메모리(도시하지 않음)에 저장된 여과 테이블(102)에서의 각 엔트리(104)에 의해 정의되는 다양한 규칙 및 마스크를 인가함으로써 수신 패킷의 유효도를 결정한다. 여과 테이블(102)은 그 엔트리를 부가, 삭제, 및 변경하여 쉽게 수정된다. 여과 테이블(102)의 그런 간단한 수정은 수신 노드(100)에 의해 구현되는 기본적인 통신 프로토콜의 연장 또는 변경을 가능하게 한다. 수신 노드에 의해 인식되는 새로운 패킷 타입은 여과 테이블(102)로 새로운 엔트리(104)의 간단한 추가를 요구한다. 기본적인 통신 프로토콜에서의 수정은 여과 테이블(102)의 엔트리(104)로 간단한 엔트리의 삭제 및 변경을 요구한다.
제어 버스(160)는 인식 패킷 프로세서 요소(108) 또는 호스트 컴퓨터 시스템(120)이 여과 테이블(102) 또는 패킷 발생기 파라미터 요소(110)중 하나에서 엔트리를 처리할 수 있도록 한다. 이 제어는 여과 테이블(102)의 내용 수정에 의해 변경될 유효 패킷을 인식할 수 있도록 한다. 더욱이 패킷 발생 및 전송 파라미터들은 패킷들이 수신 패킷의 응답하여 발생되는 것과 같이 변경된다.
도2는 도1의 여과 테이블(102)의 전형적인 엔트리를 도시한다. 여과 테이블 엔트리(200)는 수신 패킷 및 수신 패킷에 응답하여 자동으로 초기화되는 액션을 인식하기 위해 요구되는 조건을 정의하는 다수의 필드를 구비한다. 패킷 마스크(202)는 패킷이 수신 노드와 관련이 있는지를 판단하기 위해 수신 패킷부에 인가되는 마스크 필드이다. 예를 들어, 패킷 마스크(202)는 비트 필드 상관 마스크(bit field relevance mask)는 마스크의 인가에 의해 테스트될 상관 비트 및 마스크된 상관비트와 비교되는 예측값을 정의하는 비트 필드 상관 마스크를 포함한다. 패킷 헤더는 상관 마스크와 비트 단위로 논리곱(AND)연산되고, 그 결과는 예측값과 비교된다. 비교 결과에 따라, 패킷은 여과 테이블 엔트리(다른 엔트리는 수신 패킷을 인식하기 위해 유사하게 인가됨)에 따라 수신 노드와 관련이 없을 수도 있다.
필드(204)는 수신 패킷을 더 인식할 수 있도록 하는 가변적인 수의 규칙(도2에서, 규칙1내지 규칙N을 나타냄)을 나타낸다. 상기한 패킷 마스크 필드(202)의 인가에 의해 인식할 수 있는 패킷은 규칙 필드(204)의 그 인가에 의해서도 인식할 수 있어야만 한다. 규칙 필드(204)에 의해 정의되는 규칙은 도1의 수신 노드(100)내에 구현된 특정 프로토콜로 한정된다. 액션 필드(206)는 상기한 것과 같은 패킷 마스크(202) 및 규칙 필드(204)의 인가에 의한 유효 수신 패킷의 인식에 응답하여 자동으로 초기화되는 가변적인 수의 액션을 나타낸다. 전형적인 자동 액션은 인식된 패킷의 수신에 응답하여 응답 패킷을 자동으로 발생 및 전송하는 것이다.
도3은 여과 테이블(102)의 엔트리(200)를 사용하여 유효 수신 패킷을 인식하기 위해 도1의 패킷 인식 필터(106)내에서 동작하는 본 발명의 방법을 설명하는 순서도이다. 패킷의 수신(또는 패킷의 헤더부)에 응답하여, 요소(300)는 우선 로컬 플래그 변수 RECOGNIZED를 초기화시키기 위해 동작할 수 있고, 패킷이 방법의 동작에 의해 아직 인식되지 않았다는 것을 나타내기 위해 동작할 수 있다. 요소(302-320)는 여과 테이블(102)의 각 엔트리가 처리되었을 때까지 반복적으로 동작할 수 있다. 요소(302)는 여과 테이블(102)내의 모든 엔트리(200)가 나머지 요소(304-320)에 의해 프로세스되었는지를 판단하기 위해 동작할 수 있다. 여과 테이블(102)내의 모든 엔트리들이 요소(302-320)에 의해 프로세스되었으면, 패킷 인식 필터(106)에 의해 패킷의 처리가 완성된다. 그렇지 않으면, 프로세싱은 수신 패킷의 인식을 시도하기 위해 요소(304)에서 계속된다.
요소(304)는 여과 테이블(106)에서 다음 엔트리(200)를 검색하기 위해 동작할 수 있다. 요소(306)는 다음 엔트리(200)의 패킷 마스크 필드(202)를 수신 패킷으로 인가하기 위해 동작할 수 있다. 상기한 패킷 마스크 필드(202)의 인가는 패킷의 헤더부로부터 관련 비트를 분리하고, 그후에 분리된 관련 비트를 처리될 특정 엔트리(200)에 상응하는 예측값과 비교한다. 요소(308)는 패킷 마스크 필드(202)의 인가가 잠재적인 인식 패킷이 되는지(즉, 상기한 비교 동작의 결과)를 판단한다. 요소(308)가 처리될 현재 엔트리(200)에 패킷 마스크(202) 필드의 인가가 잠재적인 인식 패킷을 식별하지 않았다고 판단하면, 프로세싱은 여과 테이블(102)내의 다른 엔트리들(200)을 처리하는 요소(302)로 다시 돌아감으로써 계속된다.
현재 엔트리(200)의 패킷 마스크 필드(202)의 인가가 잠재적인 인식 패킷을 식별한다면, 요소(310 및 312)는 패킷이 현재 엔트리(200)의 규칙 필드(204)에 따라 실제로 인식되는지를 판단하기 위해 다음에 동작할 수 있다. 규칙 필드(204)는 프로토콜 상태의 문맥(context)에서 잠재적인 인식 패킷을 더 한정하기 위해 수신 노드(100)내에서 구현된 특정 프로토콜로 한정하는 다수의 규칙을 정의한다. 효과적으로, 규칙 필드(204)내의 규칙들은 수신 패킷이 인식되는 한정 문맥을 판단하기 위해 상태 머신을 정의한다. 상기에서 주목된 것과 같이, 본 발명의 여과 테이블(102)은 도1의 수신 노드(100)에 의해 구현된 프로토콜을 수정하기 위해 쉽게 변경된다. 그런 수정은 다른 초기 패킷들의 수신을 기반으로 패킷들의 인식을 위한 마스크 및 규칙의 능동적인 재정의를 포함한다. 이런 방식으로, 여과 테이블(102)의 엔트리들은 여과 테이블(102)내의 현재 엔트리들의 형태로 수신 노드의 상태 정보 및 문맥을 기반으로 패킷들의 능동적인 인식을 위해 상태 머신을 구현한다. 특히, 요소(310)는 프로세스중인 현재 엔트리(200)에 규칙 필드(204)를 인가한다. 요소(312)는 규칙 필드(204)내의 규칙의 인가가 수신 패킷을 인식하는지를 판단하기 위해 동작할 수 있다. 요소(310)의 동작에 의해 규칙 필드(204)의 인가가 유효 패킷을 인식하면, 프로세싱은 이하에서 설명될 요소(314)로 계속되고, 그렇지 않으면 프로세싱은 여과 테이블(102)내의 엔트리(200)를 평가하기 위해 요소(302)로 다시 돌아간다.
프로세스중인 현재 엔트리(200)의 패킷 마스크(202) 및 규칙 필드(204)가 수신 패킷을 인식하면, 요소(314)는 패킷이 여과 테이블(102)에서 다른 엔트리(200)의 마스크 및 규칙의 적용에 의해 이미 인식되었는지를 판단하기 위해 다음에 동작할 수 있다. 특히, 요소(314)는 요소(302-320)에 의해 프로세스된 이전 엔트리가 유효 패킷으로 이미 인식되었는지를 판단하기 위해 로컬 플래그 변수 "인식(RECOGNIZED)"를 테스트한다. 패킷이 여과 테이블(102)내의 이전 엔트리(200)의 처리에 의해 이미 인식되었다면, 프로세싱은 이하에 설명될 요소(320)로 계속된다. 그렇지 않으면, 요소(316)는 로컬 플래그 변수 "인식(RECOGNIZED)"가 수신 패킷이 현재 인식되었다는 것을 나타내는 부울(boolean) 대수 참(TRUE)으로 설정되도록 동작할 수 있다. 요소(318)는 수신 패킷을 더 처리하기 위해 도1의 인식 패킷 프로세서 요소(108)로 수신 패킷을 전달하도록 동작할 수 있다.
요소(320)는 여과 테이블(102)의 현재 엔트리(200)의 액션 필드(206)에 의해 정의되는 모든 액션을 수행하도록 동작할 수 있다. 앞에서 주목한 바와 같이, 엔트리(200)의 액션 필드(206)는 유효 수신 패킷의 인식에 응답하여 자동으로 수행되도록 액션을 정의한다. 그런 전형적인 액션은 유효 수신 패킷의 인식에 응답하여 응답 패킷이 자동으로 발생 및 전송되는 것이다. 본 발명의 방법의 프로세싱은 수신 패킷을 인식하는 여과에서 다른 엔트리들을 처리하기 위해 요소(302)로 다시 돌아감으로써 계속된다. 여과 테이블(102)내의 오직 하나의 엔트리만이 추후 처리를 위해 패킷이 인식 패킷 프로세서 요소(108)로 전달되도록 하는 수신 패킷을 인식할 필요가 있다해도, 여과 테이블내의 각 엔트리(200)는 수신 패킷을 인식하는 각 엔트리의 액션 필드에 의해 정의되는 모든 자동 액션의 수행을 보장하기 위해 처리된다.
종래 기술에 익숙한 사람들은 도2 및 3과 함께 상기한 방법의 다양한 변형을 인식할 것이다. 예를 들어, 여과 테이블(102)에 엔트리들(200)을 저장하는데 사용되는 데이터 구조뿐만 아니라 다양한 엔트리내에 필드를 나타내는데 사용되는 특정 데이터 구조는 본 발명의 보호범위내에서 광범위하게 변경될 수 있다. 종래 기술에 익숙한 사람들은 동일한 기능 및 결과를 제공하는 방법에서 많은 동일한 데이터 구조 및 변형을 이미 인식할 것이고, 즉 변경가능한 여과 테이블 구조를 사용함으로써 유연성을 제공하는 동안에 수신 패킷을 인식한다.
도4 및 5는 광채널 통신에 적용되는 도2 및 3을 참조하여 설명된 다양한 구조 및 방법을 도시한다. 표준 광채널 통신에 있어서, 정보 교환은 "순서화 세트"로 명명되는 32비트 워드로 구성된다. 순서화 세트는 링크 매체를 통해 동작할 수 있는 광채널 프로토콜을 통한 제어 정보를 제공한다. 순서화 세트는 잘 알려진 8b/10b 부호화 방법을 이용하여 40비트 값으로 부호화된 32비트 값이다. 광채널 순서화 세트를 위한 유효값은 32비트 워드의 범위내에서 분포될 수 있다.
도4는 광채널 전송 노드로부터 수신된 유효 순서화 세트를 인식하는데 요구되는 정보를 나타내기 위해 적용되는 도1의 여과 테이블(102)내에서의 전형적인 엔트리를 도시한다. 각 엔트리는 전체 구조에서 도2에 도시된 보다 일반적인 구조와 유사하다. 패킷 마스크 필드(202)와 유사한 순서화 세트 마스크 필드(402)는 수신 순서화 세트가 프로토콜 한정 규칙의 인가에 따라 잠재적으로 인식되는지 판단하기 위해 사용된다. 상기한 바와 같이, 순서화 세트 마스크 필드(402)는 수신 순서화 세트로부터 관련 비트를 분리시키는 상관 비트 마스크에 의해 구현된다. 또한 수신 순서화 세트를 인식하기 위해 예측값은 분리된 상관 비트와 비교된다. 상기한 규칙 필드(204)와 유사한 시퀀스 필드(404)는 수신 순서화 세트의 인식을 더 한정하기 위해 광채널 프로토콜 한정 규칙을 정의한다. 광채널 사양(specification)에 의해 정의된 것과 같이 몇몇 순서화 세트는 특정 순서화 세트가 수신 노드에 의해 적절하게 인식되도록 연속적으로 3회 수신될 것을 요구한다. 설정된다면, 시퀀스 필드(404)는 순서화 세트 마스크 필드(402)의 인가에 의해 잠재적으로 인식된 순서화 세트가 광채널 수신 노드에 의해 적합하게 인식되도록 연속적으로 3회 수신되어야만 하는 것을 나타낸다. 설정된다면 필 필드(fill field)(406)는 전송부로 새로운 순서화 세트 값이 현재 필 워드로 사용될 것을 나타낸다. 도2의 액션 필드(206)와 같은 필 필드(406)는 상응 순서화 세트의 인식에 응답하여 자동으로 초기화되는 광채널 어플리케이션에 인가할 수 있는 액션을 정의한다. 카운트 필드(408)는 이하에 설명될 것과 같이 잠재적으로 인식된 순서화 세트의 순차적인 수신 횟수를 카운트하는 시퀀스 필드(404)와 공동으로 사용된다. 카운트 필드는 시퀀스 필드(404) 플래그가 설정되면 특정 순서화 세트의 각 수신에 응답하여 증가된다. 카운트 필드(408)가 예를 들어 3이 될 때, 순서화 세트는 추후 처리에 유효한 것으로 인식된다.
도5는 광채널 전송 소스로부터 수신된 유효 순서화 세트를 인식하기 위해 도1의 패킷 인식 필터(106)내에서 동작가능한 본 발명의 방법을 설명한 순서도이다. 도5의 순서도는 도3과 유사하지만 광채널 수신 노드에서의 유효 순서화 세트를 인식하기 위해 앞에서 정의된 여과 테이블 엔트리(400)를 처리하기 위해 채택된다. 요소(500)는 다른 엔트리(400)가 여과 테이블(102)내에서 처리되기 위해 남아있는지를 판단하기 위해 순서화 세트의 수신에 응답하여 우선 동작할 수 있다. 여과 테이블(102)내의 모든 엔트리(400)가 평가되었고 수신 순서화 세트가 인식되지 않는다면, 도5의 방법은 완료되고, 순서화 세트는 수신 노드에 의해 그 이상 처리되기 위해 유효한 것으로서 인식되지 않는다. 그 이상의 엔트리들(400)이 처리되기 위해 여과 테이블(102)내에 남아있다면, 요소(500-512)는 모든 엔트리가 처리되거나, 수신 순서화 세트를 유효한 것으로 인식하는 엔트리를 만날 때까지 반복적으로 동작할 수 있다.
요소(502)는 여과 테이블(102)내의 다음 엔트리(400)를 검색하기 위해 다음에 동작할 수 있다. 요소(504)는 수신 순서화 세트가 추후 처리를 위해 유효한 것으로 수신 노드에 의해 잠재적으로 인식될 수 있는지를 판단하기 위해 순서화 마스크 필드(402)를 수신 순서화 세트에 인가하기 위해 동작할 수 있다. 상기와 같은 순서화 세트 마스크(402)의 인가는 비트 단위 AND 연산 및 순서화 세트의 관련 비트들이 예측값으로 설정되는지를 판단하기 위한 순서화 세트의 비교를 포함한다. 요소(506)는 요소(504)의 동작에 의해 순서화 세트 마스크의 인가가 유효 순서화 세트가 잠재적으로 인식되는지를 판단하기 위해 동작할 수 있다. 수신 순서화 세트가 순서화 세트 마스크 필드(402)의 인가에 의해 인식되지 않는다면, 처리는 여과 테이블(102)내의 다른 엔트리(400)를 처리하는 요소(500)로 다시 돌아감으로써 계속된다.
요소(504 및 506)는 순서화 세트 마스크 필드(402)의 인가에 의해 수신 순서화 세트를 잠재적으로 인식한다면, 요소(508)는 시퀀스 플래그 필드(404)가 여과 테이블내의 상응 엔트리(400)를 위해 설정되는지를 판단하기 위해 동작할 수 있다. 시퀀스 플래그 필드(404)가 설정되지 않으면, 처리는 이하에 설명될 유효 인식 순서화 세트를 처리하는 요소(516)에서 계속된다. 시퀀스 플래그 필드(404)가 설정되면, 요소(510)는 프로세스중인 엔트리(400)의 카운트 필드(408)를 증가시키도록 동작할 수 있다. 요소(512)가 수신 순서화 세트가 아직 연속적으로 3회 수신되지 않았다고 다음에 판단하면, 프로세싱은 여과 테이블(102)의 다음 엔트리(400)를 처리하는 요소(500)로 돌아감으로써 계속된다. 수신 순서화 세트가 요소(512)에 의해 판단된 것과 같이 현재 3회 수신되었다면, 프로세싱은 다음 순서화 세트 인식을 위한 준비에서 카운트 필드(408)를 0으로 리셋시키기 위해 동작할 수 있는 요소(514)로 계속된다.
요소(516-520)는 유효 수신 순서화 세트의 인식에 응답하여 다음에 동작할 수 있다. 특히, 요소(516)는 필 액션 플래그 필드(406)가 현재 처리될 엔트리(404)에서 설정되는지를 판단하기 위해 동작할 수 있다. 필 플래그 필드(406)가 설정된다면, 프로세싱은 전송부용 필 순서화 세트 값을 변경하기 위해 요소(518)로 계속된다. 프로세싱은 인식된 순서화 세트의 추후 처리를 위해 유효 인식 순서화 세트를 인식 패킷 프로세서 요소(108)로 패스시키는 요소(520)로 계속된다.
통상의 기술에 익숙한 사람들은 도4 및 5에 관련하여 설명된 방법의 다양한 변형을 인식할 것이다. 예를 들어, 여과 테이블(102)에 엔트리(400)를 저장하기 위해 사용되는 데이터 구조와 같은 다양한 엔트리들(400)의 필드를 표현하는데 사용되는 특정 데이터 구조는 본 발명에서 의도하는 보호 범위내에서 광범위하게 변형된다. 통상의 기술에 익숙한 사람들은 등가의 기능 및 결과를 제공하는 방법에 있어서 동일한 데이터 구조 및 변화를 인식할 것이다. 즉, 변경가능한 여과 테이블 구조를 사용하여 유연성을 제공하고 광채널 전송 소스로부터 수신된 순서화 세트를 인식할 것이다.
도6은 도1의 패킷 발생 파라미터(110)로 도시된 전형적인 레지스터 파일을 도시한다. 순서화 세트 워드 레지스터(612)는 순서화 세트 발생기 (예를 들어, 도1의 호스트 컴퓨터 시스템(120) 또는 도1의 패킷 프로세서 요소(108))에 의해 요구되는 32비트 순서화 세트 데이터 워드로 프로그램된다. 도6의 파라미터 레지스터(600)는 순서화 세트 발생(또는 다른 패킷 통신 시스템에서 다른 패킷의 발생)의 자동 제어를 위해 광채널 통신 노드에 유용한 다수의 프로그램가능한 비트를 제공한다. 파라미터 레지스터(600)의 "SC" 비트 필드(602)는 송신기가 제공된 순서화 세트 워드(레지스터(612)에서)를 연속적으로 전송할 것이라는 것을 나타낸다. SF비트 필드(604)는 동일한 순서화 세트 워드가 루프 토폴로지에 있어서 (변경되지 않은) 수신 노드에서 수신될 때까지 제공된 순서화 세트 워드가 계속 전송될 것이라는 것을 나타낸다. "SA" 비트 필드(606)는 제공된 순서화 세트 워드가 한번 전송될 것이고, 전송된 워드가 루프 토폴로지에서의 수신 노드에 의해 (변경되지 않고) 수신되었을 때 동작이 완료되었다는 것을 나타낸다. S3비트 필드(608) 및 S1 비트 필드(610)는 제공된 순서화 세트가 세번 및 한번 전송된다는 것을 각각 나타낸다. 이들 파라미터 레지스터(600) 제어 비트들은 광채널 프로토콜의 규칙에 따라 요구되는 순서화 세트 워드의 자동 전송을 제어하는 순서화 세트 워드(612) 레지스터와 함께 순서화 세트 워드의 발생기에 의해 프로그램된다. 종래의 기술에 익숙한 사람은 특정 제어 비트 필드가 특정 제어 비트 필드들이 수신 노드내에서 구현되는 특정 통신 프로토콜에만 속한다는 것을 이미 인식할 것이다.
본 발명이 도면 및 상기의 설명에서 상세히 도시 및 설명되었지만, 그런 도시 및 설명은 전형적인 것이지만 특성이 제한된 것은 아니며, 바람직한 실시예 및 그 최소한의 변형이 도시 및 설명되었으며, 본 발명의 사상안에서 발생하는 모든 수정 및 변경이 보호되기 위해 요구된다는 것이 이해되어야 한다.
본 발명의 방법 및 장치는 프로그램가능한 여과 테이블에서 엔트리를 추가, 삭제, 또는 변경함으로써 수신 노드의 기본적인 프로토콜에서 변경의 급속한 증가를 허용한다. 기본적인 프로토콜 표준에서의 발전 또는 변경으로 인해서 수신 노드에 의해 인식되는데 요구되는 새로운 패킷 타입 또는 주소는 프로그램가능한 여과 테이블에 엔트리로 단순히 추가되어 기존 기술에 의해 요구되는 복잡성 및 고가의 설계 변경을 제거한다. 유사하게, 패킷의 발생 및 전송과 연관된 기초적인 파라미터들은 여과 테이블의 엔트리에서 적합한 필드를 변경함으로써 수정된다.

Claims (14)

  1. (2회 정정) 통신 시스템의 수신 노드에서 수신 정보를 인식하기 위한 장치에 있어서, 메모리; 상기 메모리에 저장되며, 엔트리는 상기 수신 노드에서의 추후 처리에 적합한 수신정보를 인식하기 위해 평가되는 규칙을 포함하는 여과 테이블; 상기 메모리에 연결되며, 상기 수신 노드에서의 상기 수신 정보 수신에 응답하여 상기 여과 테이블로부터 엔트리를 검색하기 위한 필터 수단; 및 상기 필터 수단과 상호 연결되고, 상기 수신 노드에서의 추후 처리에 적합한 상기 수신 정보를 인식하기 위해 상기 여과 테이블의 검색된 엔트리에서 상기 규칙을 평가하기 위한 규칙 인가 수단을 구비는 수신정보 인식장치.
  2. (2회 정정) 제1항에 있어서, 상기 여과 테이블의 상기 엔트리들에 포함된 상기 규칙들은 마스크 필드를 포함하고, 상기 규칙 인가 수단은, 상기 수신 정보가 상기 수신 노드에서의 추후 처리에 적합한 것으로 인식되는지를 판단하기 위하여, 상기 수신 정보에 상기 마스크 필드를 인가시키기 위한 수단을 포함하는 것을 특징으로 하는 수신정보 인식장치.
  3. (2회 정정) 제2항에 있어서, 상기 여과 테이블의 상기 엔트리들에 포함된 상기 규칙들은 액션 필드를 더 포함하고, 상기 규칙 인가 수단은, 상기 수신 정보를 상기 수신 노드에서의 추후 처리에 적합한 것으로 인식하는 것에 응답하여 상기 액션 필드에 의해 정의되는 액션을 수행함으로써 상기 액션을 적용하기 위한 수단을 구비하는 것을 특징으로 하는 수신정보 인식장치.
  4. (정정) 제1항에 있어서, 상기 수신 노드로부터의 정보 전송과 연관된 파라미터들을 저장하기 위한 프로그램가능한 전송 파라미터 수단; 및 상기 파라미터들에 따라 상기 수신 노드로부터 정보를 자동으로 전송하기 위한 발생수단을 더 구비하는 것을 특징으로 하는 수신정보 인식장치.
  5. (2회 정정) 제1항에 있어서, 상기 여과 테이블내의 상기 엔트리들은 취해질 액션을 정의하는 액션 필드를 포함하고, 상기 수신정보 인식장치는 상기 수신 노드에서의 추후 처리에 적합한 상기 수신정보의 인식에 응답하여, 상기 액션 필드에 의해 정의되는 액션을 수행하는 액션 실행 수단을 더 구비하는 것을 특징으로 하는 수신정보 인식장치.
  6. (정정) 제1항에 있어서, 상기 통신 시스템은 광채널 프로토콜을 이용하고 상기 수신 정보는 순서화 세트들을 포함하는 것을 특징으로 하는 수신정보 인식장치.
  7. (2회 정정) 제6항에 있어서, 상기 여과 테이블의 상기 엔트리들에 포함된 상기 규칙들은 순서화 세트 마스크 필드를 포함하고, 상기 규칙 인가 수단은 상기 순서화 세트들이 상기 수신 노드에서의 추후 처리에 적합한 것으로 인식되는지를 판단하기 위해 상기 순서화 마스크 필드를 상기 순서화 세트에 인가하기 위한 수단을 구비하는 것을 특징으로 하는 수신정보 인식장치.
  8. (2회 정정) 제7항에 있어서, 상기 여과 테이블의 상기 엔트리들에 포함된 상기 규칙들은 시퀀스 플래그를 포함하고, 상기 규칙 인가수단은 설정되는 상기 시퀀스 플래그에 응답하여, 상기 순서화 세트를 상기 수신 노드에서의 추후 처리에 적합한 것으로 인식하기 위해 상기 순서화 세트가 연달아 충분한 횟수만큼 수신되는지를 판단하기 위한 수단을 포함하는 것을 특징으로 하는 수신정보 인식장치.
  9. (정정) 제5항에 있어서, 상기 수신 노드로부터의 정보 전송과 관련된 파라미터들을 저장하기 위한 프로그램가능한 전송 파라미터 수단; 및 상기 파라미터에 따라 상기 수신 노드로부터 장보를 자동으로 전송하기 위한 발생수단을 구비하는 것을 특징으로 하는 수신정보 인식장치.
  10. (정정) 제9항에 있어서, 상기 파라미터들은 발생 정보가 상기 수신 노드로부터 한번 전송되는 필요조건을 나타내는 1회 전송 플래그를 포함하는 것을 특징으로 하는 수신정보 인식장치.
  11. (정정) 제9항에 있어서, 상기 파라미터들은 발생 정보가 상기 수신 노드로부터 연속적으로 세번 전송되는 필요조건을 나타내는 3회 전송 플래그를 포함하는 것을 특징으로 하는 수신정보 인식장치.
  12. (정정) 제9항에 있어서, 상기 파라미터들은 발생 정보가 상기 수신 노드로부터 계속 전송되는 필요조건을 나타내는 계속 전송 플래그를 포함하는 것을 특징으로 하는 수신정보 인식장치.
  13. (정정) 제9항에 있어서, 상기 파라미터들은 전송정보가 상기 수신 노드에 의해 수신될 때까지 발생정보가 상기 수신노드로부터 계속 전송되는 필요조건을 나타내는 필 플래그 전송을 포함하는 것을 특징으로 하는 수신정보 인식장치.
  14. (정정) 제9항에 있어서, 상기 파라미터들은, 발생정보가 한번 전송되는 필요조건을 나타내고, 상기 수신 노드로부터의 전송정보가 상기 수신 노드에 다시 수신될 때까지 전송이 지연되는 것을 나타내는 어라운드 플래그(around flag) 전송을 포함하는 것을 특징으로 하는 수신정보 인식장치.
KR1019960062325A 1995-12-29 1996-12-06 패킷 통신 시스템에서의 프로그램가능한 정보 여과 및 발생을 위한 방법 및 장치 KR100271223B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/580,955 1995-12-29
US08/580,955 US5761424A (en) 1995-12-29 1995-12-29 Method and apparatus for programmable filtration and generation of information in packetized communication systems
US08/581,387 1995-12-29

Publications (2)

Publication Number Publication Date
KR970056477A KR970056477A (ko) 1997-07-31
KR100271223B1 true KR100271223B1 (ko) 2000-11-01

Family

ID=24323298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960062325A KR100271223B1 (ko) 1995-12-29 1996-12-06 패킷 통신 시스템에서의 프로그램가능한 정보 여과 및 발생을 위한 방법 및 장치

Country Status (2)

Country Link
US (1) US5761424A (ko)
KR (1) KR100271223B1 (ko)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6041058A (en) * 1997-09-11 2000-03-21 3Com Corporation Hardware filtering method and apparatus
US5956721A (en) * 1997-09-19 1999-09-21 Microsoft Corporation Method and computer program product for classifying network communication packets processed in a network stack
US6147993A (en) * 1997-10-14 2000-11-14 Cisco Technology, Inc. Method and apparatus for implementing forwarding decision shortcuts at a network switch
US6266789B1 (en) 1997-11-17 2001-07-24 I-Tech Corporation Deep trace memory system for a protocol analyzer
US6249519B1 (en) * 1998-04-16 2001-06-19 Mantra Communications Flow based circuit steering in ATM networks
US6167047A (en) * 1998-05-18 2000-12-26 Solidum Systems Corp. Packet classification state machine
US6253321B1 (en) 1998-06-19 2001-06-26 Ssh Communications Security Ltd. Method and arrangement for implementing IPSEC policy management using filter code
US6700891B1 (en) * 1998-06-25 2004-03-02 Cisco Technology, Inc. Apparatus and method for providing a device level security mechanism in a network
WO2000003515A1 (en) * 1998-07-08 2000-01-20 Broadcom Corporation Network switching architecture with fast filtering processor
US6876653B2 (en) * 1998-07-08 2005-04-05 Broadcom Corporation Fast flexible filter processor based architecture for a network device
US7333484B2 (en) * 1998-08-07 2008-02-19 Intel Corporation Services processor having a packet editing unit
US7133400B1 (en) * 1998-08-07 2006-11-07 Intel Corporation System and method for filtering data
US6807667B1 (en) * 1998-09-21 2004-10-19 Microsoft Corporation Method and system of an application program interface for abstracting network traffic control components to application programs
US6721842B2 (en) 1999-01-29 2004-04-13 Intel Corporation Boundary addressable memory
US7389540B2 (en) 1999-02-03 2008-06-17 Cybersoft, Inc. Apparatus and methods for intercepting, examining and controlling code, data and files and their transfer
US7917744B2 (en) * 1999-02-03 2011-03-29 Cybersoft, Inc. Apparatus and methods for intercepting, examining and controlling code, data and files and their transfer in instant messaging and peer-to-peer applications
US6507923B1 (en) 1999-04-19 2003-01-14 I-Tech Corporation Integrated multi-channel fiber channel analyzer
US6915466B2 (en) * 1999-04-19 2005-07-05 I-Tech Corp. Method and system for multi-user channel allocation for a multi-channel analyzer
US6789116B1 (en) 1999-06-30 2004-09-07 Hi/Fn, Inc. State processor for pattern matching in a network monitor device
US6771646B1 (en) 1999-06-30 2004-08-03 Hi/Fn, Inc. Associative cache structure for lookups and updates of flow records in a network monitor
CN1258723C (zh) * 1999-06-30 2006-06-07 倾向探测公司 用于监控网络流量的方法和设备
US7043022B1 (en) * 1999-11-22 2006-05-09 Motorola, Inc. Packet order determining method and apparatus
CA2394923A1 (en) * 1999-12-14 2001-06-21 General Instrument Corporation Hardware filtering of input packet identifiers for an mpeg re-multiplexer
US6742034B1 (en) 1999-12-16 2004-05-25 Dell Products L.P. Method for storage device masking in a storage area network and storage controller and storage subsystem for using such a method
US6674743B1 (en) 1999-12-30 2004-01-06 3Com Corporation Method and apparatus for providing policy-based services for internal applications
US6460113B1 (en) 2000-01-25 2002-10-01 Dell Products L.P. System and method for performing backup operations using a fibre channel fabric in a multi-computer environment
US6484171B1 (en) 2000-03-31 2002-11-19 International Business Machines Corporation System method and computer program for prioritizing filter rules
EP1162792B1 (en) * 2000-06-09 2012-08-15 Broadcom Corporation Gigabit switch with frame forwarding and address learning
US7099336B2 (en) * 2000-08-18 2006-08-29 Broadcom Corporation Method and apparatus for filtering packets based on flows using address tables
US7333505B2 (en) * 2000-12-18 2008-02-19 Nortel Networks Limited Transaction management for interworking between disparate networks
US20020110157A1 (en) * 2001-02-14 2002-08-15 Kestrel Solutions Method and apparatus for providing a gigabit ethernet circuit pack
US7404212B2 (en) * 2001-03-06 2008-07-22 Cybersoft, Inc. Apparatus and methods for intercepting, examining and controlling code, data and files and their transfer
EP1248430B1 (de) * 2001-04-07 2005-10-05 Vector Informatik GmbH Verfahren und Generierungsmodul zur Ermittlung von Filtermasken zur Relevanzprüfung von Kennzeichnern
US6947983B2 (en) * 2001-06-22 2005-09-20 International Business Machines Corporation Method and system for exploiting likelihood in filter rule enforcement
US20030014579A1 (en) * 2001-07-11 2003-01-16 Motorola, Inc Communication controller and method of transforming information
US7280541B2 (en) * 2002-03-15 2007-10-09 Broadcom Corporation Packet filtering based on conditional expression table
US20030174718A1 (en) * 2002-03-15 2003-09-18 Broadcom Corporation Scalable packet filter for a network device
US7599293B1 (en) 2002-04-25 2009-10-06 Lawrence Michael Bain System and method for network traffic and I/O transaction monitoring of a high speed communications network
US7697526B2 (en) * 2002-08-06 2010-04-13 Broadcom Corporation Packet filtering based on port bit map
US7228348B1 (en) 2002-08-13 2007-06-05 Finisar Corporation System and method for triggering communications data capture
US6941482B2 (en) * 2002-09-10 2005-09-06 Finisar Corporation Systems and methods for synchronizing time stamps
US7827248B2 (en) * 2003-06-13 2010-11-02 Randy Oyadomari Discovery and self-organization of topology in multi-chassis systems
US20050018693A1 (en) * 2003-06-27 2005-01-27 Broadcom Corporation Fast filtering processor for a highly integrated network device
CA2530030C (en) * 2003-06-30 2011-02-08 Finisar Corporation Propagation of signals between devices for triggering capture of network data
US8190722B2 (en) * 2003-06-30 2012-05-29 Randy Oyadomari Synchronization of timestamps to compensate for communication latency between devices
US7787471B2 (en) * 2003-11-10 2010-08-31 Broadcom Corporation Field processor for a network device
US8320240B2 (en) * 2004-11-30 2012-11-27 Broadcom Corporation Rate limiting and minimum and maximum shaping in a network device
US20060187923A1 (en) * 2005-02-18 2006-08-24 Broadcom Corporation Dynamic filter processor key generation based on packet type
US20060187924A1 (en) * 2005-02-18 2006-08-24 Broadcom Corporation Ingress handling of data in a network device
US20060203824A1 (en) * 2005-02-18 2006-09-14 Song-Huo Yu Passing values through a memory management unit of a network device
US7983291B2 (en) * 2005-02-18 2011-07-19 Broadcom Corporation Flexible packet modification engine for a network device
US20060187832A1 (en) * 2005-02-18 2006-08-24 Broadcom Corporation Filter based range check in a network device
US7463630B2 (en) * 2005-02-18 2008-12-09 Broadcom Corporation Multi-part parsing in a network device
US20060187919A1 (en) * 2005-02-18 2006-08-24 Broadcom Corporation Two stage parser for a network
US20060187936A1 (en) * 2005-02-18 2006-08-24 Broadcom Corporation Table searching techniques in a network device
US20060187920A1 (en) * 2005-02-18 2006-08-24 Broadcom Corporation Flexible packet modification engine
US20060187948A1 (en) * 2005-02-18 2006-08-24 Broadcom Corporation Layer two and layer three virtual private network support in a network device
US20060187965A1 (en) * 2005-02-18 2006-08-24 Broadcom Corporation Creating an IP checksum in a pipeline architecture with packet modification
US7779340B2 (en) * 2005-03-17 2010-08-17 Jds Uniphase Corporation Interpolated timestamps in high-speed data capture and analysis
US7869411B2 (en) * 2005-11-21 2011-01-11 Broadcom Corporation Compact packet operation device and method
US7630385B2 (en) * 2006-08-04 2009-12-08 Oyadomari Randy I Multiple domains in a multi-chassis system
US7764695B2 (en) * 2006-09-25 2010-07-27 Oyadomari Randy I Arm and rollback in a multi-chassis system
US8111610B2 (en) * 2008-01-25 2012-02-07 Emulex Design & Manufacturing Corporation Flagging of port conditions in high speed networks

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4979095A (en) * 1983-05-31 1990-12-18 Boeing Company Apparatus and method for a data processing system interface having multiple bit protocol signals
US5067104A (en) * 1987-05-01 1991-11-19 At&T Bell Laboratories Programmable protocol engine having context free and context dependent processes
US4899383A (en) * 1987-09-08 1990-02-06 Westinghouse Electric Corp. Apparatus and method for secure digital communication
US4908823A (en) * 1988-01-29 1990-03-13 Hewlett-Packard Company Hybrid communications link adapter incorporating input/output and data communications technology
FR2641925B1 (fr) * 1988-12-27 1994-06-17 Bull Sa Controleur de communications rnis multiprotocoles
US5151935A (en) * 1989-12-20 1992-09-29 Xel Communications, Inc. Programmable universal signaling circuit for a telephone network
US5301303A (en) * 1990-04-23 1994-04-05 Chipcom Corporation Communication system concentrator configurable to different access methods
US5390041A (en) * 1991-11-06 1995-02-14 Cray Research, Inc. Fiber optic channel extender interface method and apparatus
AU4661793A (en) * 1992-07-02 1994-01-31 Wellfleet Communications Data packet processing method and apparatus
US5390183A (en) * 1992-12-09 1995-02-14 National Semiconductor Corporation PCM pseudo code signalling user interface
US5446736A (en) * 1993-10-07 1995-08-29 Ast Research, Inc. Method and apparatus for connecting a node to a wireless network using a standard protocol
US5412653A (en) * 1993-10-15 1995-05-02 International Business Machines Corporation Dynamic switch cascading system
US5530703A (en) * 1994-09-23 1996-06-25 3Com Corporation Remote communication server with automatic filtering
US5541911A (en) * 1994-10-12 1996-07-30 3Com Corporation Remote smart filtering communication management system
US5608662A (en) * 1995-01-12 1997-03-04 Television Computer, Inc. Packet filter engine
US5654886A (en) * 1995-03-14 1997-08-05 Wsi Corporation Multimedia outdoor information system
US5648965A (en) * 1995-07-07 1997-07-15 Sun Microsystems, Inc. Method and apparatus for dynamic distributed packet tracing and analysis

Also Published As

Publication number Publication date
KR970056477A (ko) 1997-07-31
US5761424A (en) 1998-06-02

Similar Documents

Publication Publication Date Title
KR100271223B1 (ko) 패킷 통신 시스템에서의 프로그램가능한 정보 여과 및 발생을 위한 방법 및 장치
KR0159795B1 (ko) 패킷 재주합 방법 및 장치
US7051143B2 (en) Method, system and program for the transmission of modbus messages between networks
US5509006A (en) Apparatus and method for switching packets using tree memory
US7007208B1 (en) Systems and methods for data unit modification
US5072374A (en) Method for communicating among a plurality of programmable logic controllers each having a dma controller
US6954789B2 (en) Method and apparatus for monitoring traffic in a network
US5260942A (en) Method and apparatus for batching the receipt of data packets
US7822875B1 (en) Method for flexible modifications to a packet
KR950003465B1 (ko) 여러개의 전송로로 이루어지는 전송시스템용 전송제어장치
JPH09500774A (ja) 通信装置及び通信方法
WO1994013086A1 (en) System and method for multiplexing data transmissions
EP0253940B1 (en) Method and system of routing data blocks in data communication networks
US7474672B2 (en) Frame alteration logic for network processors
EP1636969A1 (en) System and method for modifying data transferred from a source to a destination
US5146560A (en) Apparatus for processing bit streams
US5590201A (en) Programmable source address locking mechanism for secure networks
JP2009253433A (ja) 連想メモリ装置
KR20050038613A (ko) 상이한 버스 프로토콜을 표현하기 위한 적응적 접근법
US7653765B2 (en) Information communication controller interface apparatus and method
EP0344915B1 (en) Apparatus and method for processing bit streams
JPH06252955A (ja) データ通信装置
JP3516998B2 (ja) アドレス情報判読装置
Jmaiel An algebraic-temporal specification of a csma/cd-protocol
CN104468383A (zh) 带宽限制的方法、装置及系统

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050721

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee