KR100269257B1

KR100269257B1 - Carrier rocovery for a 16-qam signal

Info

Publication number: KR100269257B1
Application number: KR1019970055645A
Authority: KR
Inventors: 박영옥; 안지환
Original assignee: 정선종; 한국전자통신연구원
Priority date: 1997-10-28
Filing date: 1997-10-28
Publication date: 2000-10-16
Also published as: KR19990034147A

Abstract

PURPOSE: A carrier wave restoration method of a 16-QAM(16 level quadrature amplitude modulation) signal is provided to reduce inter-symbol interference by reducing the effect of phase jitter. CONSTITUTION: A hard limiter(90) and an envelope detector(70) reconstruct an input signal to amplitude modulation component and phase modulation component. A window detector(80) extracts a time interval where a phase jitter is generated from the reconstructed amplitude modulation signal. Carrier wave tracking of a digital phase locked loop(PLL) is controlled using the reconstructed amplitude modulation signal. Analog switches at the input and output terminals of a phase detector performs track/hold function.

Description

Carrier Recovery Method of 16-QAM Amplitude Modulation Signal

본 발명은 디지털 통신시스템에서 사용되는 4체배 방식의 16-QAM 진폭변조(16 level quadrature amplitude modulation, 이하 16-QAM라 칭함) 신호의 반송파 복원방법에 관한 것이다.The present invention relates to a carrier recovery method of a 16-level quadrature amplitude modulation (16 level quadrature amplitude modulation, 16-QAM) signal used in a digital communication system.

종래의 4체배 방식을 이용한 QAM 신호의 반송파 복원방법은 반송파 복원 회로가 데이터 판정회로나 등화기와는 독립적으로 동작하므로 데이터 판정상태에 상관없이 독립적인 반송파 복원상태가 유지될 수 있고 회로 구성이 간단한 장점을 가지고 있다.The carrier recovery method of the QAM signal using the conventional multiplication method has the advantage that the carrier recovery state can be maintained independently regardless of the data determination state because the carrier recovery circuit operates independently of the data determination circuit or the equalizer. Have

그러나 QAM 신호를 4체배하면 신호의 진폭변화가 심해져서 디지털 위상 고정 루프(Phase Locked Loop, 이하 PLL라 칭함)의 사용이 불가능하게 되고, 4체배 후에도 직교성분이 존재하고 있기 때문에 잡음 대역폭이 좁은 PLL을 이용하여 반송파를 복원한다 하더라도 출력 반송파에 위상지터(phase jitter)가 생기는 문제가 발생한다.However, multiplying the QAM signal increases the amplitude of the signal, making it impossible to use a digital phase locked loop (hereinafter referred to as a PLL). Even when the carrier is restored by using the above-described carrier, a phase jitter occurs in the output carrier.

기존의 4체배 반송파 복원 회로(30)는 도 1과 같이 4체배기와 PLL로 구성되어 있다.The existing multiplier carrier recovery circuit 30 is composed of a multiplier and a PLL as shown in FIG.

4체배한 M 레벨 QAM(M level QAM, 이하 M-QAM라 칭함) 신호는 반송파 주파수 f₀ 의 4 f₀ 에서 선 스펙트럼 성분을 갖게 되고, 또한 무작위 성분도 가지게 된다.The multiplied M level QAM (M level QAM) signal is called carrier frequency f ₀ Of 4 f ₀ Will have a line spectral component and also a random component.

상기 무작위 성분은 원래의 16-QAM 신호의 데이터 형태에 의한 것이다.The random component is due to the data form of the original 16-QAM signal.

성상도에서 살펴보면, 도 2와 같은 성상도를 나타내는 16-QAM 신호를 4체배하면 도 3과 같은 성상도를 나타내는 신호가 된다.Looking at the constellation, four times the 16-QAM signal representing the constellation as shown in Figure 2 is a signal indicating the constellation as shown in FIG.

상기 도 3의 신호점 A'과 C'은 동상성분만을 가지고 있기 때문에 4f₀ 에서 선 스펙트럼을 만들게 된다.Since the signal points A 'and C' of FIG. 3 have only in-phase components 4f ₀ Will produce a line spectrum.

따라서 잡음대역폭이 좁은 PLL을 사용하면 4체배한 신호로부터 반송파를 걸러낼 수 있다.Therefore, a PLL with a narrow noise bandwidth can filter out carriers from quadrupled signals.

그러나 4체배한 신호는 진폭의 변화가 크고 상기 도 3의 신호점 B′과 같이 직교성분을 가진 신호를 포함하고 있기 때문에 PLL로 복원한 반송파에 위상지터가 생긴다.However, since the quadrupled signal has a large change in amplitude and includes a signal having an orthogonal component as shown in the signal point B 'of FIG. 3, phase jitter occurs in the carrier recovered by the PLL.

이 위상지터의 rms(root mean square) 값은 근사적으로 다음 수학식 (1)과 같이 표현된다.The root mean square (rms) value of this phase jitter is approximately expressed by the following equation (1).

여기서 CNR_Q 는 4체배한 신호의 직교축 반송파대진폭비이다.here CNR _Q Is the quadrature carrier bandwidth ratio of the quadrupled signal.

상기 문제를 해결하기 위해 본 발명은 16-QAM 신호에 대해 CNR_Q 의 값을 증가시켜 위상지터를 줄이고, 반송파 추적(tracking)에 디지털 PLL을 사용하는 방식을 제공함으로써, 4체배한 신호의 진폭변화를 제거하여 디지털 PLL을 사용할 수 있게 하고, CNR_Q 를 증가시키기 위해 직교성분을 가진 신호가 PLL에 영향을 주지 않도록 하는 것을 목적으로 한다.In order to solve the above problem, the present invention relates to a 16-QAM signal. CNR _Q By reducing the value of phase jitter by increasing the value of, and by using the digital PLL for carrier tracking, the digital PLL can be used by eliminating the amplitude change of the quadrupled signal. CNR _Q The purpose is to ensure that a signal with quadrature does not affect the PLL in order to increase.

도 1은 종래의 4체배 방식의 반송파 복원 회로 구조도,1 is a structural diagram of a carrier recovery circuit of a conventional multiplication method;

도 2는 본 발명에 따른 16-QAM 신호의 성상도,2 is a constellation diagram of a 16-QAM signal according to the present invention;

도 3은 본 발명에 따른 4체배한 16-QAM 신호의 성상도,3 is a constellation diagram of a quadrupled 16-QAM signal according to the present invention;

도 4는 본 발명에 따른 리미터를 통과한 16-QAM 신호의 성상도,4 is a constellation diagram of a 16-QAM signal passing through a limiter according to the present invention;

도 5는 본 발명에 따른 리미터를 통과한 16-QAM 신호를 4체배한 신호의 성상도,5 is a constellation diagram of a signal obtained by multiplying a 16-QAM signal passing through a limiter according to the present invention;

도 6은 본 발명이 적용되는 16-QAM 반송파 복원 회로 구조도.6 is a structure diagram of a 16-QAM carrier recovery circuit to which the present invention is applied.

<도면의 주요부분에 대한 부호의 설명＞<Explanation of symbols for the main parts of the drawings>

10,40 : 주파수 하향 변환기 20,50 : 자동 이득 조정기10,40: frequency down converter 20,50: automatic gain regulator

30 : 반송파 복원 회로 31,32d,100, : 4체배기30: carrier recovery circuit 31, 32d, 100, 4 multiplier

32 : 아날로그 PLL 110 : 디지털 위상 고정 루프(PLL)32: Analog PLL 110: Digital Phase Locked Loop (PLL)

120 : 4분주기 32a : 위상 검출기120: 4 divider 32a: phase detector

32b,114 : 저역 통과 필터 60 : 전력 분배기32b, 114 low pass filter 60 power divider

70 : 포락선 검출기 80 : 윈도우 검출기70: envelope detector 80: window detector

90 : 하드리미터 111,113 : 트랙/홀드기90: hard limiter 111,113: track / hold

112 : 디지털 위상검출기 115 : 전압제어 발진기112: digital phase detector 115: voltage controlled oscillator

130 : 16-QAM 신호의 포락선 신호130: envelope signal of 16-QAM signal

140 : 윈도우 검출기 출력 신호 150 : 초기 위상 추적 과정140: window detector output signal 150: initial phase tracking process

160 : 12-PSK 신호160: 12-PSK Signal

상기 목적을 달성하기 위해 본 발명은, 수신한 신호를 하드리미터와 포락선 검파기를 두어 진폭변조성분과 위상변조성분으로 재구성하고, 재구성된 진폭변조신호로부터 윈도우 검출기를 통해 위상지터가 발생되는 시간구간을 추출하며, 상기 재구성된 진폭변조신호를 이용하여 PLL의 반송파 추적을 제어하고, 반송파 추적을 위한 PLL에서 위상검출기 입력단 및 출력단에 아날로그 스위치를 두어 Track/Hold 기능을 수행하도록 PLL을 구성하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a hard limiter and an envelope detector to reconstruct an amplitude modulated component and a phase modulated component, and a time interval for generating phase jitter through a window detector from the reconstructed amplitude modulated signal. Extracting, controlling the carrier tracking of the PLL using the reconstructed amplitude modulated signal, and configuring the PLL to perform a track / hold function by placing analog switches at the phase detector input and output terminals in the PLL for carrier tracking. do.

이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

본 발명에서는 4체배한 신호의 진폭변화와 직교성분이 PLL에 미치는 영향을 제거하기 위해 먼저 수신한 16-QAM 신호를 진폭성분만을 가진 신호와 위상변조성분만을 가진 신호로 변환하는데, 이를 위해 두 개의 처리 경로를 갖게 된다.In the present invention, the first 16-QAM signal is converted into a signal having only an amplitude component and a signal having only a phase modulation component in order to remove the amplitude change and quadrature effect of the quadrupled signal. You have a path.

한 경로에서는 수신한 16-QAM 신호로부터 진폭변조 성분을 제거하여 도 4와 같은 일정한 진폭의 12-PSK나 신호를 생성하고, 다른 경로에서는 원래 수신한 16-QAM 신호의 포락선을 검파한 신호를 생성한다.In one path, the amplitude modulation component is removed from the received 16-QAM signal to generate a 12-PSK signal or a constant amplitude as shown in FIG. 4, and in the other path, a signal is detected that detects the envelope of the originally received 16-QAM signal. do.

만들어진 12-PSK나 신호는 도 5와 같이 4체배하여 디지털 PLL의 기준입력으로 사용한다.The produced 12-PSK or signal is multiplied by 4 as shown in FIG. 5 and used as a reference input of the digital PLL.

PLL은 도 5의 A’’’이나 C’’’에 해당하는 신호가 들어올 때에는 반송파 주파수를 추적하는 동작을 한다.The PLL tracks a carrier frequency when a signal corresponding to A '' 'or C' '' of FIG. 5 is received.

그러나 상기 도 5의 B’’’는 상기 도 2의 B 그룹의 위상점들이 변환된 것으로 직교성분을 가지고 있어 반송파 위상지터의 원인이 된다.However, B ′ ′ ′ of FIG. 5 is a phase point of the group B of FIG. 2, which has an orthogonal component and causes carrier phase jitter.

따라서 이 위상점에 해당하는 신호가 들어올 때에는 PLL내 위상검출기 출력을 귀환시키지 않도록 하여 위상 출력을 이전까지 추적한 값에서 유지하도록 한다.Therefore, when a signal corresponding to this phase point comes in, the phase detector output in the PLL is not fed back, so that the phase output is kept at the previously tracked value.

PLL의 상기 동작은 16-QAM 신호의 진폭을 나타내는 신호에 의해 제어된다.The operation of the PLL is controlled by a signal representing the amplitude of the 16-QAM signal.

이 방법으로 기존의 4체배방식에 존재하는 16-QAM 신호의 데이터 형태에 의한 잡음을 해소할 수 있다.In this way, the noise due to the data form of the 16-QAM signal existing in the conventional multiplication method can be eliminated.

본 발명에서 제안하는 방식의 반송파 복원회로를 도 6에 나타내었는데, 전력 분배기(60)는 수신한 중간주파수대의 16-QAM 신호를 두 개의 경로로 분배하는데 분배된 신호는 각각 진폭검출기(70)와 하드리미터(90)로 입력된다.6 shows a carrier recovery circuit of the proposed method, the power divider 60 distributes the received 16-QAM signal in two paths to each of the amplitude detector 70 and the amplitude detector 70. The hard limiter 90 is input.

상기 하드리미터(90)는 수신한 16-QAM 신호의 진폭을 일정하게 만들어 4체배한 후 진폭변화가 생기지 않도록 하기 위해 사용된다.The hard limiter 90 is used to make the amplitude of the received 16-QAM signal constant and multiply it by four times so that no amplitude change occurs.

하드리미터(90)를 거친 신호는 도 6의 ⓓ(160)와 같은 12-PSK나 신호가 되며, 이 신호를 4체배하여 PLL(110)의 기준입력으로 한다.The signal passing through the hard limiter 90 becomes a 12-PSK signal such as ⓓ 160 of FIG. 6, and multiplies the signal by four times to serve as a reference input of the PLL 110.

반면, 진폭검출기에서는 도 6의 ⓐ와 같이 16-QAM 신호(130)의 포락선을 검출해내고, 윈도우 검출기는 이 신호로부터 상기 도 2의 B 그룹에 해당하는 신호가 있는 구간을 검출하여 도 6의 ⓑ와 같은 신호(140)를 생성한다.On the other hand, the amplitude detector detects an envelope of the 16-QAM signal 130 as shown in FIG. 6A, and the window detector detects a section in which the signal corresponding to the group B of FIG. Generate a signal 140 such as ⓑ.

상기 도 2의 B 그룹의 신호점들은 하드리미터(90)와 같은 4체배기(100)를 거치면서 직교성분을 가진 상기 도 5의 신호점 B’’’가 된다.The signal points of the group B of FIG. 2 are the signal points B '' 'of FIG. 5 having an orthogonal component while passing through a multiplier 100 such as the hard limiter 90.

PLL에서 디지털 위상검출기(112)의 전후에 아날로그 스위치로 구성한 트랙홀드(Track/Hold, 이하 T/H라 칭함)를 둔다.Before and after the digital phase detector 112 in the PLL, a track hold composed of an analog switch (Track / Hold, hereinafter referred to as T / H) is placed.

따라서 디지털 위상검출기(112)의 출력, 즉 위상 오차는 T/H단을 거쳐 저역통과필터(114)로 전달되며 이 T/H단은 도 6의 ⓑ(140)에 의해 제어된다.Therefore, the output of the digital phase detector 112, that is, the phase error is transmitted to the low pass filter 114 via the T / H stage, which is controlled by ⓑ 140 of FIG.

즉, 도 6의 ⓑ(140)에서 ‘저(Low)’인 때에는 직교성분을 가진 신호가 입력되는 구간을 의미하므로 이때의 위상오차가 PLL(110) 내에서 귀환되지 않도록 T/H단을 ‘점유(Hold)’상태로 만들고, ‘고(High)’인 구간에서는 T/H단이 ‘트랙(Track)’상태가 되도록 한다.That is, when 'low' in ⓑ 140 of FIG. 6 means a section in which a signal having an orthogonal component is input, the T / H stage ' In the 'high' section, the T / H stage is in a 'track' state.

따라서 T/H단이 ‘Track’상태에 있을 때는 PLL(140)이 4f₀ 를 추적해 갈 수 있지만 ‘Hold’상태에 있을 때는 PLL의 추적위상이 이전에 추적했던 값에 머무르게 된다.Therefore, when the T / H stage is in the 'Track' state, the PLL 140 4f ₀ The trace phase of the PLL stays at the previously tracked value when in the 'Hold' state.

이러한 PLL의 동작으로 나타나는 초기 위상 추적과정은 도 6의 ⓒ(150)와 같이 나타난다.The initial phase tracking process represented by the operation of the PLL is shown as? 150 in FIG.

그리고 일단 위상 추적이 완료된 후의 위상 변동은 PLL(110)에서 직교성분을 가진 신호의 영향이 제거되기 때문에 그 변동폭이 기존의 방법보다 적게 된다.After the phase tracking is completed, the phase variation is less than the conventional method because the influence of the signal having the quadrature component in the PLL 110 is removed.

상술한 바와 같이 본 발명의 방법을 적용하면 종래의 4체배 PLL을 이용한 반송파복원회로보다 위상지터의 영향이 줄어들게 되어 수신신호의 심볼간 간섭(inter-symbol interference)을 줄일 수 있는 효과가 있다.As described above, if the method of the present invention is applied, the effect of phase jitter is reduced compared to the carrier recovery circuit using the conventional multiplication PLL, thereby reducing the inter-symbol interference of the received signal.

Claims

In the carrier recovery method of the 16-QAM signal,

Reconstructing the received signal into an amplitude modulation component and a phase modulation component by placing a hard limiter and an envelope detector;

Extracting a time period for generating phase jitter from the reconstructed amplitude modulated signal through a window detector;

Controlling carrier tracking of a digital phase locked loop (PLL) using the reconstructed amplitude modulated signal;

16-QA, comprising configuring a digital phase locked loop to perform a track / hold function by placing analog switches at the phase detector input and output stages in the digital phase locked loop for carrier tracking. Carrier recovery method of amplitude modulated signal.