KR100267760B1 - 차동전압 비교회로 - Google Patents

차동전압 비교회로 Download PDF

Info

Publication number
KR100267760B1
KR100267760B1 KR1019970007990A KR19970007990A KR100267760B1 KR 100267760 B1 KR100267760 B1 KR 100267760B1 KR 1019970007990 A KR1019970007990 A KR 1019970007990A KR 19970007990 A KR19970007990 A KR 19970007990A KR 100267760 B1 KR100267760 B1 KR 100267760B1
Authority
KR
South Korea
Prior art keywords
nmos
terminal
pmos
input voltage
voltage
Prior art date
Application number
KR1019970007990A
Other languages
English (en)
Other versions
KR19980072959A (ko
Inventor
장경훈
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970007990A priority Critical patent/KR100267760B1/ko
Publication of KR19980072959A publication Critical patent/KR19980072959A/ko
Application granted granted Critical
Publication of KR100267760B1 publication Critical patent/KR100267760B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/10—Measuring sum, difference or ratio

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

차동전압 비교회로에 관한 것으로서, 다수개의 MOS FET로 구성되고, 입력전압(Vin+, Vin-)을 인가받아 4배의 입력전압을 발생하는 제 1 및 제 2 입력전압 발생부와 제 1 및 제 2 입력전압 발생부에서 출력되는 전압을 비교하는 비교부와 비교부에서 비교된 전압을 선택적으로 출력하는 선택출력부를 구성하여 전체적인 전력소모를 줄이고, 레이아웃 상의 면적을 줄일 수 있도록 한 것이다.

Description

차동전압 비교회로
본 발명은 비교기에 관한 것으로서, 특히 집적회로의 면적을 최소화함과 동시에 전력소모를 줄일 수 있도록 한 차동전압 비교회로에 관한 것이다.
일반적으로 비교기는 일정한 기준전압과 아날로그 입력을 비교하여 크고 작음을 판별해주는 역할을 한다.
도 1은 종래기술에 따른 차동전압 비교회로를 나타낸 회로도이다.
도 1를 참조하면, 종래기술에 따른 차동전압 비교회로는 전원전압(VDD) 단자에 PMOS(P1), PMOS(P2), PMOS(P3) 및 PMOS(P4)의 드레인단자가 연결되어 있고, PMOS(P1) 및 PMOS(P2)의 게이트단자에 공통으로 클럭(CLK)단자가 연결되어 있으며, PMOS(P1)의 소오스단자에 PMOS(P3)의 소오스단자 및 NMOS(N1)의 드레인단자가 연결되어 있다.
또한, PMOS(P2)의 소오스단자에 PMOS(P4)의 소오스단자가 및 NMOS(N2)의 드레인단자가 연결되어 있다.
상기 PMOS(P3)의 소오스단자에 PMOS(P4) 및 NMOS(N2)의 게이트단자가 공통으로 연결됨과 동시에 출력단자(out a)가 연결되어 있다.
상기 PMOS(P4)의 소오스단자에 PMOS(P3) 및 NMOS(N1)의 게이트단자가 공통으로 연결됨과 동시에 출력단자(out b)가 연결되어 있다.
그리고 NMOS(N1)의 소오스단자에 NMOS(N3)의 드레인단자가 연결되어 있고, NMOS(N2)의 소오스단자에 NMOS(N4)의 드레인단자가 연결되어 있으며, 상기 클럭단자에 NMOS(N3) 및 NMOS(P4)의 게이트단자가 공통으로 연결되어 있다.
상기 NMOS(N3)의 소오스단자에 NMOS(N5) 및 NMOS(N6)의 드레인단자가 연결되어 있고, NMOS(N5) 및 NMOS(N6)의 소오스단자가 접지되어 있으며, NMOS(N5)의 게이트단자에 기준전압(Vrn)을 인가받아
Figure kpo00001
기준전압만 발생하는
Figure kpo00002
Vrn발생부(10)가 연결되어 있다.
또한, NMOS(N6)의 게이트단자에 전압(Vin+)단자가 연결되어 있다.
그리고 상기 NMOS(N4)의 소오스단자에 NMOS(N7) 및 NMOS(N8)의 드레인단자가 연결되어 있고, NMOS(N7) 및 NMOS(N8)의 소오스단자가 접지되어 있으며, NMOS(N8)의 게이트단자에 기준전압(Vrp)을 인가받아
Figure kpo00003
기준전압만 발생하는
Figure kpo00004
Vrp발생부(11)가 연결되어 있다.
또한, NMOS(N7)의 게이트단자에 전압(Vin-)단자가 연결되어 있다.
상기Vrn발생부(10)와
Figure kpo00006
Vrp발생부(11)는 캐패시터나 레지스터로 구성된다.
이와 같이 구성된 종래기술에 따른 차동전압 비교회로의 동작을 설명하면 다음과 같다.
먼저, 입력 클럭(CLK)신호가 로우(Low)일때, PMOS(P1) 및 PMOS(P2)가 턴온되고, NMOS(N3) 및 NMOS(N4)는 오프된다.
따라서, 차동전압 비교회로는 동작을 하지 않는다.
이때, 출력단자 out a 및 out b는 하이 상태를 유지한다.
또한, 입력 클럭신호가 하이(High)일때, PMOS(P1) 및 PMOS(P2)가 오프되고, NMOS(N3) 및 NMOS(N4)는 턴온된다.
상기 NMOS(N3) 및 NMOS(N4)의 턴온됨과 동시에 NMOS(N6) 및 NMOS(N7)의 게이트단자로 입력전압(Vin+, Vin-)이 각각 인가되고, NMOS(N5) 및 NMOS(N8)의 게이트단자로
Figure kpo00007
Vrn발생부(10) 및
Figure kpo00008
Vrp발생부(11)에서 발생되는
Figure kpo00009
전압이 각각 인가된다.
이때, Vin+＋
Figure kpo00010
Vrn 〉Vin-＋
Figure kpo00011
Vrp 이라면, NMOS(N3)에 흐르는 전류가 NMOS(N4)에 흐르는 전류보다 크다.
또한, NMOS(N1) 및 NMOS(N2)에 바이어스가 항상 가해지고 있어서 상기 전류차이에 의해 출력단자 out a에 로우 전압이 출력되고, 출력단자 out b에 하이 전압이 출력된다.
이와 같이 구성된 종래기술에 따른 차동전압 비교회로는 비교 기준 전압을 생성하기 위해 부가회로를 사용함으로써 회로동작이 복잡해지고 레이아웃시 많은 면적을 차지하게 되며 매칭(Maching)등 여러가지 문제점이 있다.
본 발명은 이와 같은 종래기술에 따른 문제점을 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 비교 기준전압을 생성하기 위한 캐패시터나 레지스터를 사용한 별도의 회로를 사용하지 않고 MOS FET만을 사용함으로써 레이아웃 상의 면적을 줄이 수 있고, 공정상에도 정확하게 매칭시킬 수 있는 차동전압 비교회로를 제공함에 있다.
도 1은 종래기술에 따른 차동전압 비교회로를 나타낸 회로도,
도 2는 본 발명에 따른 차동전압 비교회로를 나타낸 회로도이다.
＜도면의 주요부분에 대한 부호의 설명＞
P1 ∼ P4 : PMOS N1 ∼ N14 : NMOS
20 : 제 1 입력전압 발생부21 : 제 2 입력전압 발생부
본 발명에 따른 차동전압 비교회로의 특징은, 입력전압을 인가받아 4배의 입력전압을 발생하는 제 1 및 제 2 입력전압 발생부를 구비하여 전체적인 전력소모를 줄이고, 레이아웃 상의 면적을 줄이는데 있다.
이하, 본 발명에 따른 차동전압 비교회로의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.
도 2는 본 발명에 따른 차동전압 비교회로를 나타낸 회로도이다.
도 2를 참조하면, 본 발명에 따른 차동전압 비교회로는 전원전압(VDD) 단자에 PMOS(P1), PMOS(P2), PMOS(P3) 및 PMOS(P4)의 드레인단자가 연결되어 있고, PMOS(P1) 및 PMOS(P2)의 게이트단자에 공통으로 클럭(CLK)단자가 연결되어 있으며, PMOS(P1)의 소오스단자에 PMOS(P3)의 소오스단자 및 NMOS(N1)의 드레인단자가 연결되어 있다.
또한, PMOS(P2)의 소오스단자에 PMOS(P4)의 소오스단자가 및 NMOS(N2)의 드레인단자가 연결되어 있다.
상기 PMOS(P3)의 소오스단자에 PMOS(P4) 및 NMOS(N2)의 게이트단자가 공통으로 연결됨과 동시에 출력단자(out a)가 연결되어 있다.
상기 PMOS(P4)의 소오스단자에 PMOS(P3) 및 NMOS(N1)의 게이트단자가 공통으로 연결됨과 동시에 출력단자(out b)가 연결되어 있다.
그리고 NMOS(N1)의 소오스단자에 NMOS(N3)의 드레인단자가 연결되어 있고, NMOS(N2)의 소오스단자에 NMOS(N4)의 드레인단자가 연결되어 있으며, 상기 클럭단자에 NMOS(N3) 및 NMOS(N4)의 게이트단자가 공통으로 연결되어 있다.
상기 NMOS(N3)의 소오스단자에 NMOS(N9)의 드레인단자가 연결되어 있고, NMOS(N9)의 소오스단자가 접지되어 있으며, 상기 NMOS(N9)의 드레인단자에 제 1 입력전압 발생부(20)가 연결되어 있다.
또한, NMOS(N9)의 게이트단자에 기준전압(Vrn) 단자가 연결되어 있다.
그리고 상기 NMOS(N4)의 소오스단자에 NMOS(N14)의 드레인단자가 연결되어 있고, NMOS(N14)의 소오스단자가 접지되어 있으며, 상기 NMOS(N14)의 드레인단자에 제 2 입력전압 발생부(21)가 연결되어 있다.
또한, NMOS(N14)의 게이트단자에 기준전압(Vrn) 단자가 연결되어 있다.
상기 제 1 입력전압 발생부(20)는 상기 NMOS(N9)의 드레인단자에 NMOS(N5), NMOS(N6), NMOS(N7) 및 NMOS(N8)의 드레인단자가 연결되어 있고, 상기 NMOS(N9)의 소오스단자에 NMOS(N5), NMOS(N6), NMOS(N7) 및 NMOS(N8)의 소오스단자가 연결되어 있다.
상기 제 2 입력전압 발생부(21)는 상기 NMOS(N14)의 드레인단자에 NMOS(N10), NMOS(N11), NMOS(N12) 및 NMOS(N13)의 드레인단자가 연결되어 있고, 상기 NMOS(N14)의 소오스단자에 NMOS(N10), NMOS(N11), NMOS(N12) 및 NMOS(N13)의 소오스단자가 연결되어 있다.
이와 같이 구성된 본 발명에 따른 차동전압 비교회로의 동작을 설명하면 다음과 같다.
먼저, 입력 클럭(CLK)신호가 로우(Low)일때, PMOS(P1) 및 PMOS(P2)가 턴온되고, NMOS(N3) 및 NMOS(N4)는 오프된다.
따라서, 차동전압 비교회로는 동작을 하지 않는다.
이때, 출력단자 out a 및 out b는 하이 상태를 유지한다.
또한, 입력 클럭신호가 하이(High)일때, PMOS(P1) 및 PMOS(P2)가 오프되고, NMOS(N3) 및 NMOS(N4)는 턴온된다.
상기 NMOS(N3) 및 NMOS(N4)의 턴온됨과 동시에 NMOS(N9) 및 NMOS(N14)의 게이트단자로 기준전압(Vrn, Vrp)이 각각 인가되고, 제 1 입력전압 발생부(20)인 NMOS(N5), NMOS(N6), NMOS(N7) 및 NMOS(N8)의 게이트단자로 입력전압(Vin+)이 각각 인가된다.
또한, 제 2 입력전압 발생부(21)인 NMOS(N10), NMOS(N11), NMOS(N12) 및 NMOS(N13)의 게이트단자로 입력전압(Vin-)이 각각 인가된다.
상기 NMOS(N5)(N6)(N7)(N8)의 공핍영역의 조절에 따라 입력전압(Vin+)의 4배 입력전압을 NMOS(N3)로 인가한다.
그리고 NMOS(N10)(N11)(N12)(N13)의 공핍영역의 조절에 따라 입력전압(Vin-)의 4배 입력전압을 NMOS(N4)로 인가한다.
이때, Vin+＋ Vrn 〉Vin-＋ Vrp 이라면, NMOS(N3)에 흐르는 전류가 NMOS(N4)에 흐르는 전류보다 크다.
또한, NMOS(N1) 및 NMOS(N2)에 바이어스가 항상 가해지고 있어서 상기 전류차이에 의해 출력단자 out a에 로우 전압이 출력되고, 출력단자 out b에 하이 전압이 출력된다.
즉, 입력전압인 Vin+, Vin-의 전압 차이에 따라 내부의 포지티브 피드백에 의해서 출력단자 out a 및 out b에 하이 또는 로우가 출력된다.
상기 출력단자 out a 및 out b에 하이 또는 로우가 출력되면, 상기 출력된 값은 셋팅(setting)되고, 제 1 및 제 2 입력전압 발생부(20)(21)에 전류가 흐르지 않아 소모전력이 매우적은 비교기가 된다.
본 발명에 따른 차동전압 비교회로는 전체적인 전력소모를 줄일 수 있고, 레이아웃 상의 면적을 줄일 수 있으며, 공정상에 정확한 매핑을 할 수 있는 효과가 있다.

Claims (2)

  1. 비교 기준 전압을 발생하는 비교기에 있어서,
    다수개의 MOS FET로 구성되고, 입력전압(Vin+, Vin-)을 인가받아 4배의 입력전압을 발생하는 제 1 및 제 2 입력전압 발생부와;
    상기 제 1 및 제 2 입력전압 발생부에서 출력되는 전압을 비교하는 비교부와;
    상기 비교부에서 비교된 전압을 선택적으로 출력하는 선택출력부를 포함하여 구성됨을 특징으로 하는 차동전압 비교회로.
  2. 제 1 항에 있어서,
    상기 MOS FET의 공핍영역을 조절할 수 있음을 특징으로 하는 차동전압 비교회로.
KR1019970007990A 1997-03-10 1997-03-10 차동전압 비교회로 KR100267760B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970007990A KR100267760B1 (ko) 1997-03-10 1997-03-10 차동전압 비교회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970007990A KR100267760B1 (ko) 1997-03-10 1997-03-10 차동전압 비교회로

Publications (2)

Publication Number Publication Date
KR19980072959A KR19980072959A (ko) 1998-11-05
KR100267760B1 true KR100267760B1 (ko) 2000-11-01

Family

ID=19499273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970007990A KR100267760B1 (ko) 1997-03-10 1997-03-10 차동전압 비교회로

Country Status (1)

Country Link
KR (1) KR100267760B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960009401A (ko) * 1994-08-31 1996-03-22 가네꼬 히사시 비교기 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960009401A (ko) * 1994-08-31 1996-03-22 가네꼬 히사시 비교기 회로

Also Published As

Publication number Publication date
KR19980072959A (ko) 1998-11-05

Similar Documents

Publication Publication Date Title
US6429726B1 (en) Robust forward body bias generation circuit with digital trimming for DC power supply variation
US5959446A (en) High swing current efficient CMOS cascode current mirror
KR100431256B1 (ko) 디지털/아날로그 변환기
US8736320B2 (en) Power-on reset circuit
US20020050868A1 (en) Function generator with adjustable oscillating frequency
US6686789B2 (en) Dynamic low power reference circuit
KR100197998B1 (ko) 반도체 장치의 저소비 전력 입력 버퍼
US7545128B2 (en) Regulator circuit
KR100267760B1 (ko) 차동전압 비교회로
JP2004274207A (ja) バイアス電圧発生回路および差動増幅器
KR20020014491A (ko) 의사차동신호를 완전차동신호로 변환하기 위한 입력버퍼회로
EP1109317A1 (en) A controller oscillator system and method
US20030184395A1 (en) CR oscillation circuit
EP1213636A2 (en) Current mirror circuit
US20080238517A1 (en) Oscillator Circuit and Semiconductor Device
US6940329B2 (en) Hysteresis circuit used in comparator
US5719524A (en) Circuit having an input terminal for controlling two functions
JP2004517522A (ja) 電圧範囲の圧縮および膨張を有する低電圧サンプルおよびホールド回路
US6771054B2 (en) Current generator for low power voltage
KR20080003048A (ko) 기준 전압 발생 회로
KR100583109B1 (ko) 저전력 푸쉬 풀 증폭기
JP3510228B2 (ja) 電圧比較回路
JPH11312931A (ja) ｇｍセルおよびこれを用いたカレントインターポレーションＡ／Ｄ変換器
KR100500445B1 (ko) 차동 출력 회로
KR0124045B1 (ko) 반도체집적회로의 입력버퍼회로 및 입력버퍼의 신호입력안정화방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970310

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970310

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990918

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20000531

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000707

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000708

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20030620

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20040618

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20050621

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20060619

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20070622

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20080619

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20090624

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20110610