KR100267475B1 - 전하 결합 장치 - Google Patents
전하 결합 장치 Download PDFInfo
- Publication number
- KR100267475B1 KR100267475B1 KR1019930005247A KR930005247A KR100267475B1 KR 100267475 B1 KR100267475 B1 KR 100267475B1 KR 1019930005247 A KR1019930005247 A KR 1019930005247A KR 930005247 A KR930005247 A KR 930005247A KR 100267475 B1 KR100267475 B1 KR 100267475B1
- Authority
- KR
- South Korea
- Prior art keywords
- transfer
- input
- transfer section
- bias voltage
- charge
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000008878 coupling Effects 0.000 claims abstract description 7
- 238000010168 coupling process Methods 0.000 claims abstract description 7
- 238000005859 coupling reaction Methods 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000009825 accumulation Methods 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract description 17
- 238000001444 catalytic combustion detection Methods 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 14
- 230000008859 change Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Networks Using Active Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
목적 : 신속하게 동작점의 변경을 행할 수 있는 바이어스 조정회로를 갖춘 전하 결합 장치를 제공한다.
구성 : 동일의 실리콘 기판 A 위에 두쌍 CCD로 된 제 1, 제 2 및 제 3 전송부(1), (2), (3)을 형성하고, 각 전송부(1), (2), (3)에 공통된 제 1층 및 제 2층 전송 전극(7), (8)을 형성한다. 제 2 및 제 3출력부(10), (12)를 자동 증폭기(14)에 접속하고, 자동증폭기(14)의 출력단자(14c)를, 제 1 및 제 3 전송부(1), (2)의 각 인푸트 소스(4), (9)에 접속한다. 제 3 전송부(3)은 제 1 및 제 2 전송부(1)의 30%최대 취급 전하량을 가지고, 그 인푸트 소스(11)을 직류전원(13)에 접속한다. 신호원(16)에서 클램프 회로(15)을 개재해서 제 1 전송부(1)의 제 2 입력 게이트 전극(6A)에 신호를 입력한다. 저항기(17)를 저항분해해서 클램프 회로(15)와 제 2 전송부 2의 입력 게이트 전극(6B)에 각각으로 직류 바이어스 전압을 인가한다. 이 전극(6B)에 대한 저항기(17)의 단자(B)를 가변한다.
Description
제 1 도는 본 발명의 실시예의 개략 구성도.
제 2a, 2b 및 2c 도는 본 발명이 실시예에 있어서의 입력 전압과 출력 전압과의 관계를 보인 그래프.
제 3 도는 종래예의 개략 구성을 보인 블럭도.
* 도면의 주요부분에 대한 부호의 설명
1 : 제 1의 전송부 2 : 제 2의 전송부
3 : 제 3의 전송부 5 : 제 1의 입력 게이트 전극
6A, 6B : 제 2의 입력 게이트 전극 7 : 제 1층의 전송 전극
8 : 제 2층의 전송 전극 4, 9, 11 : 입력 소스
10, 12 : 출력부 13 : 직류전원
14 : 비교 증폭기 15 : 크램 회로
17 : 저항기 a, b : 단자
A : 실리콘 기판
[산업상의 이용분야]
본 발명은, 신호 전하가 전송되는 CCD지연소자 등의 전하 전송부를 가지고, 이 전하 전송부의 입력 직류 바이어스 전압을 자동적으로 조절하도록 한 전하 결합 장치에 관한 것이다.
[종래의 기술]
근래, 텔레비젼 수상기등에 있어서는, 비디오 신호등의 아날로그 신호의 지연처리를 위한 CCD지연선이 많이 사용되고 있다. 이 CCD지연선에서는, 입력부(이른바 입력 소스 영역)에 소정의 입력 소스 바이어스 전압을 준 상태에서 신호를 입력하는 것이 보통이다.
종래, 이러한 입력 소스 바이어스 전압은, 지연선의 외부에 설치되어 있는 볼륨등에 따라 소정값으로 조절하고 있지만, 이와 같은 방법으로는 온도가 변화했을 경우에 지연선 입력부의 온도 특성에 의해 인푸트 소스 바이어스 전압 레벨이 변화하거나 또 소정의 입력 소스 바이어스 전압 레벨로 조절하기 때문에 수고가 든다라는 문제가 있었다.
그래서, 이러한 문제를 해결하기 위해, 입력 바이어스 전압을 소정값으로 자동 조절할 수 있는 바이어스 조정회로를 갖춘 전하 결합 장치가 제안되고 있었다.
즉, 제 3도에 보인 이 장치에 있어서는, 도시하지 않은 반도체 기판중에, CCD로 된 신호전하가 전송되는 제 1 정송부(21)가 형성되고, 아울러 이 반도체 기판등에 바이어스 조정회로를 구성하는 CCD로 된 제 2, 제 3전송부(22, 23)가 형성되어 있다.
여기서 제 1전송부(21)와 제 2전송부(22)는 동일한 입력 구조를 가지고, 또, 이들의 취급 전하량은 동일하게 되도록 구성되어 있다.
한편, 제 3전송부(23)는 제 1 및 제 2 전송부(21), (22)에 대해 소정의 비율(예를들면 30%)의 취급 전하량을 가지고 있다. 그리고, 이 제 3전송부(23)는 입력소스(23a)를 매개로해서 직류 전류(23b)에 접속되어 있다. 더우기, 각 전송부(21, 22, 23)에는 공통되는 전송전극(도시하지 않음)이 형성되어 있다.
제 2 및 제 3전송부(22, 23)은 동일한 출력 구조를 가지며, 각 출력부는 차동 증폭기(24)에 접속되어 있다. 그리고, 이 출력부는 제 1 및 제 2전송부(21, 22)의 입력 소스(21a, 22a)에 접속되어 있다. 아울러, 입력 신호를 클램프하기 위한 클램프 회로(25)가 제 1전송부(21)의 입력 게이트 전국(21b)에 접속되고, 또, 제 2전송부(22)의 입력 게이트 전극(22b)에 직류 전원(E)를 매개로해서 클램프 회로(25)에 주어진 전압에 동전위의 기준 바이어스 전압이 인가되도록 되어 있다.
이 장치의 동작시에는, 직류전원(23b)의 전압을 적절한 값으로 함으로써 제 3전송부(23)에 그 최대 취급전하량과 같은 전하를 항상 전송시켜둔다. 그리고, 제 3전송부(23)으로부터 출력된 소정값의 전압을 차동증폭기(24)에 입력하고, 이 전압과 제 2전송부(22)로부터의 전압을 비교해서 그 차에 따른 전압을 제 2전송부(22)의 입력 소스(22a)에 귀환전압으로 입력함과 동시에, 제 1전송부(21)의 입력 소스(21a)에도 입력한다. 아울러 제 2전송부의 입력 게이트 전극(21b)에 클램프 회로(25)로부터의 입력 바이어스 전압과 같은 전압의 기준 바이어스를 인가함으로써, 입력 소스(22a)로부터 제 2전송부(22)내로 전하가 공급되고, 아울러 이 전하를 제 2전송부(22)내로 전송해서 전압으로 출력하고, 차동증폭기(24)에 공급한다. 그후, 이 동작을 반복함으로써, 정상 상태에서는, 제 2전송부(22)내로 전송되는 전하량이 제 3레지스터(23)내로 전송되는 그 최대 취급 전하량과 같게 유지된다. 한편, 제 3전송부(23)의 최대 취급 전하량을 제 2전송부(22)의 최대 취급 전하량의 30%로하면, 제 2전송부(22)는 그 최대 취급 전하량의 30%로 하면, 제 2전송부(22)는 그 최대 취급 전하량의 30%의 바이어스 조건으로 작동하고 있게 되고, 게다가 제 1전송부(21)는 제 2전송부(22)와 동일한 입력구조 및 최대 취급 전하량을 가지고 있기 때문에, 제 1전송부(21)에 대해서도 그 최대 취급 전하량의 30%의 바이어스 조건으로 동작시키는 것이 가능하게 된다.
발명이 해결하려고 하는 과제
그러나, 이러한 종래예에 있어서는 다음과 같은 문제가 있다.
즉, 이와 같은 전하 결합 장치의 제조 공정에서는, 특성 개선등을 위해 바이어스 조정 회로의 동작점, 즉 바이어스 조건을 변경할 필요가 있는 경우가 있는데, 종래, 그 경우에는 제 3전송부(23)의 최대 취급 전하량을 바꾸는 것에 의해 동작점의 변경을 행하고 있었기 때문에, 단기간에 개선 정황을 확인할 수 없었다. 결국, 제 3전송부(23)의 최대 취급 전하량을 바꾸기 위해서는, 전송 채널 폭을 바꾸면 되고, 그를 위해서는 노광 공정에서 마스크 패턴을 바꿀 필요가 있는데, 전송 채널 폭의 형성 공정은 제조 공정의 초기이기 때문에, 마스크 패턴을 바꾼후, 동작점이 바르게 변경되었는지를 확인하기까지 장기간을 필요로 하고 있었다.
본 발명은 종래예의 이러한 점을 감안하여 이루어진 것으로 그 목적으로 하는 바는, 신속하게 동작 점의 변경을 행할 수 있는 바이어스 조정 회로를 갖춘 전하 결합 장치를 제공하는 것에 있다.
[과제를 해결하기 위한 수단]
본 발명은 예를들면 제 1도에 보인 바와 같이, 반도체기판(A)과 이 반도체 기판(A)내에 형성되고 동시에 신호 전하가 전송되는 제 1전송부(1)와, 이 반도체 기판(A)내에 이 제 1전송부(1)와 실질적으로 동일한 입력 구조를 가지는 제 2전송부(2)와, 상술한 반도체 기판(1)내에 상술의 제 2전송부(2)와 실질적으로 동일한 출력 구조 및 이 제 2전송부(2)의 최대 취급 전하량에 대한 소정 비율의 최대 취급 전하량을 각각 가지는 제 3전송부(3)와, 상술의 제 1, 제 2 및 제 3전송부(1), (2), (3)위에 절연층을 매개로해서 각각 형성되고 동시에 이들 제 1, 제 2 및 제 3전송부(1), (2), (3)내에서 전하의 축적 또는 전송을 행하기 위한 복수 전극 (7), (8)과, 상술의 제 2 및 제 3전송부(2), (3)으로부터 각각 출력되는 전하량을 검출해서 이들 제 2 및 제 3전송부(2), (3)내로 각각 전송되는 전하량을 실질적으로 같게 유지시키기 위한 조절수단(14)을 갖추고, 제 1전송부(1)에 입력 바이어스 전압 Vin1을 인가하고, 제 2전송부(2)에 소정의 기준 바이어스 전압 Vin2를 하는 전하 결합 장치에 있어서, 상술한 제 1전송부(1)에 인가되는 입력 바이어스 전압 Vin1과 제 2전송부(2)에 인가되는 바이어스 전압 Vin2를 독립해서 변경하는 바이어스 변경수단(17)을 설치한 것이다.
[작용]
이러한 구성을 가지는 본 발명의 경우, 바이어스 변경수단(17)에 의해, 예를들면 제 2전송부(2)에 인가되는 기준 바이어스 전압 Vin2를 변경하면, 제 2전송부(2)내로 전송되는 전하가, 이 인가전압 Vin2에 따라 증감해, 제 2전송부(2)의 입력부(6B)의 입력 소스 바이어스 전압이 조정된다. 그결과, 제 2전송부(2)와 실질적으로 동일한 입력 구조를 갖는 제 1전송부(1)에 있어서도, 입력 전압에 대한 출력 전압은 전체적으로 증감하게 되어, 설계대로 동작점으로 조정할 수 있다.
이 경우 이러한 바이어스 변경수단(17)에 의하면 제 2전송부(2)에 인가되는 기준 바이어스 전압 Vin2만을 변경할 수 있기 때문에, 제 1전송부(1)에 대한 입력 바이어스 전압에는 변화가 생기지 않는다.
[실시예]
이하, 본 발명의 실시예를 도면을 참조하여 설명한다. 도면(1)은 본 실시예의 개략 구성을 보인 것이다.
동 도면에 보인 바와 같이, 본 실시예의 장치에 있어서는, 종래예와 같은 모양, 같은 p형 실리콘 기판(A)내에 각각 n형의 제 1전송부(1), 제 2전송부(2) 및 제 3전송부(3)가 형성되어 있다. 여기서, 제 1 및 제 2전송부(1), (2)는 동일한 최대 취급 전하량을 갖고, 제 3전송부(3)는 예를들면 이들의 30%의 최대 취급 전하량을 가지고 있다.
제 1전송부(1)는, CCD지연선으로 신호전하를 전송하기 위한 것으로, 그 한쪽끝에는 n+층으로 되어 인가전압에 따라 포텐셜 우물의 깊이가 변하는 입력 소스(4)가 형성되어 있다. 또, 제 1전송부(1)위에는, 도시하지 않은 절연층을 매개로 해서, 각각 DOPOS(불순물을 도프한 다결정 실리콘)으로된 제 1 및 제 2입력 게이트 전극(5), (6A)와 다수의 제 1층 및 제 2층의 전송 전극(7), (8)이 형성되어 있다. 더우기, 상술의 제 1층 및 제 2층의 전송 전극(7), (8)과 제 1 및 제 2의 입력 게이트 전극(5), (6A)는, 도시하지 않은 S1O2로된 층간 절연막에 의해 서로 전기적으로 절연되어 있다.
또, 제 2전송부(2)위에는, 제 1전송부(1)와 같은 모양으로 도시하지 않은 절연층을 매개로 해서, 각각 DOPOS로된 제 1 및 제 2입력 게이트 전극(5, 6B)와, 다수의 제 1층 및 제 2층의 전송 전극(7, 8)이 형성되어 있다. 제 1전송부(1)의 제 2입력 게이트 전극(6A)와 제 2전송부(2)의 제 2입력 게이트 전극(6B)는 각각 독립적으로 형성되어 있다. 아울러, 제 3전송부(3)위에도, 제 1층 및 제 2층의 전송 전극(7, 8)이 형성되어 있다. 제 1, 제 2 및 제 3전송부(1, 2) 및 (3)에 각각 대응하는 전극은 서로 배선으로 접속되어 있다.
또, 제 2전송부(2)는 바이어스 조정 회로의 구성요소가 되는 것으로, 그 입력측의 한쪽끝에는 제 1전송부의 입력 소스(4)와 동일한 입력 소스(9)가 형성되고, 아울러 그 다른쪽 끝에는, 전송된 신호 전하를 압력으로 변환하는 공지의 출력부(10)가 형성되어 있다.
한편, 제 3전송부(3)는 바이어스 조정 회로의 구성요소가 되는 n형 매입 채널 CCD로 되어, 그 채널 폭(전하 전송 방향과 직교하는 폭)을 바꾸는 것에 의해 제 1 및 제 2전송부(1), (2)의 30%의 최대 취급 전하를 가지고 있다. 그리고, 이 제 3전송부(3)의 한쪽끝에는 n+층으로 된 인푸트 소스(1)가 형성되고, 아울러 그 다른쪽 에는 제 2전송부(2)와 동일한 출력부(12)가 형성되어 있다. 또, 이 입력 소스(11)는 직류 전원(13)에 접속되어 있다. 아울러 이 저항기(17)의 다른 단자(b)는 제 2전송부(2)의 제 2입력 게이트 전극(6B)에 접속되어 있다. 이 경우, 배선을 변경하는 것에 의해 각각 저항값을 독립적으로 바꿀 수 있도록 구성되어 있다. 이것으로써, 본 실시예에 있어서는, 제 1전송부(1)의 제 2입력 게이트 전극(6A)에 인가하는 입력 바이어스 전압 Vin1(클램프 전압)과 제 2전송부(2)의 제 2게이트 전극(6B)에 인가하는 기준 바이어스 전압(직류 바이어스) Vin2를 독립적으로 바꿀 수 있다.
더우기, 제 1, 제 2 및 제 3전송부(1, 2) 및 (3)의 전송 전극(7, 8)에 대해서는, 2쌍의 클럭 펄스 전압φ 1,φ 2가 인가된다. 또, 제 1 및 제 2전송부(1), (2)의 전단의 전송부 전극(7, 8)에는 클럭 펄스 전압φ 2와 동기인 클럭 펄스 전압φ 2가 인가되고, 제 1입력 게이트 전극(5)에는 클럭 펄스 전압φ 1과 동기인 클럭 펄스 전압φ 1가 인가된다.
다음으로 본 실시예의 동작에 대해서 설명한다. 우선, 제 3전송부(3)의 입력 소스(11)에 접속된 직류 전원(13)의 전압을 적절한 값으로 함으로써 제 3전송부(3)에 그 최대 취급 전하량과 같은 전하를 항상 전송시켜둔다.
그리고, 제 3전송부(3)으로부터 출력된 소정값의 전압을 차동 증폭기(14)에 입력하고, 이 전압과 제 2전송부(2)로부터의 전압을 비교해서 그 차에 따른 전압을 제 2전송부(2)의 인푸트 소스(9)에 귀환 전압으로 입력함과 동시에, 제 1전송부(1)의 인푸트 소스(4)에도 입력한다. 아울러, 제 2전송부(2)의 입력 게이트 전극(6B)에 소정의 기준 바이어스 전압 Vin2를 인가하는 것에 의해, 입력 소스(9)로부터 제 2전송부(2)내로 전하가 공급되고, 아울러 이 전하를 제 2전송부(2)내로 전송해서 전압으로 출력해, 자동 증폭기(14)에 공급한다.
그후, 이 동작을 반복하는 것에 의해, 정상 상태에 있어서, 제 2전송부(2)내로 전송되는 전하량이 제 3레지스터(3)내로 전송되는 그 최대 취급 전하량과 같게 유지된다. 한편, 제 3전송부(3)의 최대 취급 전하량을 제 2전송부(2)의 최대 취급 전하량의 30%로 하면, 제 2전송부(2)는 그 최대 취급 전하량의 30%의 바이어스 조건으로 동작하는 것으로 되고, 게다가 제 1전송부(1)는 제 2전송부(2)와 동일한 입력 구조를 가지고 있기 때문에, 제 1전송부(1)에 대해서도 그 최대 취급 전하량의 30%의 바이어스 조건으로 동작시키는 것이 가능하게 된다.
이 결과, 본 실시예에 있어서는, 제 1전송부(1)에 있어 직선성이 좋은 최대 출력의 30%의 바이어스 조건하에서 신호 전하를 전송할 수 있게 된다. 즉, 신호원(16)으로 부터 클램프 회로(15)를 매개로 해서 정현판 입력 신호를 입력하면, 제 2A도에 보인것과 같이 직선성이 좋은 다이나믹 범위의 30%의 부분(Vo)을 최소 전압으로 신호 전하를 전송할 수 있다. 한편, 이러한 장치의 제조후 검사 공정에 있어서 상기 바이어스 조건에 차이가 발생할 경우에는, 저항기(17)의 단자(b)에 있어서의 배선을 변경해서 제 2전송부(2)의 입력 게이트 전극(6B)에 인가하는 기준 바이어스 전압 Vin2를 바꾸도록 한다. 이 경우, 단자(a), (b)는 독립해 있기 때문에, 제 1전송부(1)의 입력 게이트 전극(5)에 인가하는 입력 바이어스 전압 Vin1은 일정하다. 그리고, 제 2전송부(2)내로 전송되는 전하는 이 인가 전압 Vin2에 따라 증감한다. 그결과, 자동 증폭기(14)에 공급되어 출력되는 전압도 이것에 따라 증감하기 때문에, 입력 소스(9)에 주어진 입력 소스 바이어스 전압이 조정되고, 따라서 제 1전송부(1)의 입력 소스(4)에도 이 전압에 따른 입력 소스 바이어스 전압이 공급된다. 따라서, 제 2A도, 제 2C도에서 보인 바와 같이, 제 1전송부(1)에 있어서도 입력 전압에 대한 출력 전압은 전체적으로 증감하게 된다. 따라서, 본 실시예에 의하면, 배선을 변경하는 것만으로 초기의 바이어스 조건인 다이나믹 범위의 30%점에서 동작시키는 것이 가능하게 된다. 그리고, 이 배선의 변경은 장치의 제조 공정의 최종단계에서 행해지기 때문에, 종래의 장치에 비해 매우 신속하게 동작점의 조정을 행할 수 있고, 그것에 따라 생산량의 증대가 달성된다. 또, 본 실시예에 의하면 배선을 바꾸는 것만으로 동작점의 변경을 행할 수 있기 때문에, 종래의 장치에 비해 극히 용이하게 여러개의 동작점으로 변경할 수 있는 효과도 있다. 더우기 상술한 실시예에 있어서는 제 2전송부(2)의 입력 게이트 전극(6B)에 인가하는 기준 바이어스 전압 Vin2를 변경하는 것으로 했지만, 본 발명은 이것에 제한되는 것 없이, 기준 바이어스 전압 Vin2을 고정해서 제 1전송부(1)의 입력 게이트 전극(6A)에 인가하는 입력 바이어스 전압 Vin1을 변경해도 좋다.
또, 상술한 실시예에 있어서는 저항기 단자를 바꾸는 것에 의해 바이어스 전압 Vin2또는 Vin1을 변경하는 것으로 했지만, 본 발명은 이것에 제한되는 것 없이, 저항값 자체를 독립적으로 바꾸도록 구성해도 좋다.
아울러, 본 발명은 표면 채널, 매입 채널 CCD를 불문하고 적용할 수 있고, 또, 2쌍 만이 아니라, 3쌍등의 다상 전극을 가지는 CCD에도 적용 가능하다.
[발명의 효과]
이상 서술한 바와 같이 본 발명에 있어서는, 제 1전송부에 인가하는 입력 바이어스 전압과 제 2전송부에 인가하는 기준 바이어스 전압을 독립적으로 변경하는 바이어스 변경 수단을 설치한 것에 의해, 종래의 장치와 같이 제 3전송부의 폭을 바꾸는 공정을 행하지 않아도 예를들면 배선의 변경에 의해 동작점의 변경을 행할 수 있고, 이 결과, 동작점의 조정 시간을 대폭 단축할 수 있다. 또, 본 발명에 의하면 동작점의 변경이 용이하게 되기 때문에, 장치의 대부분을 제조한 후에 여러개의 동작점을 선택할 수 있는 효과도 있다.
Claims (1)
- 반도체 기판과, 이 반도체 기판내에 형성되고 동시에 신호 전하가 전송되는 제 1전송부와, 상기 반도체 기판내에 상기 제 1전송부와 실질적으로 동일한 입력 구조를 갖는 제 2전송부와, 상기 반도체 기판내에 상기 제 2전송부와 실질적으로 동일한 출력 구조 및 상기 제 2전송부의 최대 취급 전하량에 대한 소정 비율의 최대 취급 전하량을 각각 갖는 제 3전송부와, 상기 제 1, 제 2 및 제 3 전송부상에 절연층을 매개로하여 각각 형성되고 동시에 이들 제 1, 제 2 및 제 3전송부내에서 전하의 축적 또는 전송을 실행하기 위한 복수 전극과, 상기 제 2 및 제 3전송부로부터 각각 출력된 전하량을 검출하여 이들 제 2 및 제 3전송부내로 각각 전송되는 전하량을 실질적으로 동일하게 유지시키기 위한 조절 수단을 구비하고, 상기 제 1전송부에 입력 바이어스 전압을 인가하고, 상기 제 2전송부에 소정의 기준 바이어스 전압을 인가하는 전하 결합 장치에 있어서,상기 제 1전송부에 인가하는 입력 바이어스 전압과 상기 제 2전송부에 인가하는 기준 바이어스 전압을 독립적으로 변경하는 바이어스 변경수단을 설치한 것을 특징으로 하는 전하 결합 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP92-84170 | 1992-04-06 | ||
| JP08417092A JP3208829B2 (ja) | 1992-04-06 | 1992-04-06 | 電荷結合装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930022380A KR930022380A (ko) | 1993-11-24 |
| KR100267475B1 true KR100267475B1 (ko) | 2000-10-16 |
Family
ID=13823023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930005247A KR100267475B1 (ko) | 1992-04-06 | 1993-03-31 | 전하 결합 장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5381177A (ko) |
| EP (1) | EP0565332B1 (ko) |
| JP (1) | JP3208829B2 (ko) |
| KR (1) | KR100267475B1 (ko) |
| DE (1) | DE69317005T2 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160131759A (ko) | 2015-05-08 | 2016-11-16 | 정대욱 | 집게형 머리핀 및 그 제조방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6982758B2 (en) * | 2001-07-23 | 2006-01-03 | Micron Technology, Inc. | Flexy-power amplifier: a new amplifier with built-in power management |
| US7282972B2 (en) * | 2005-07-29 | 2007-10-16 | Micron Technology, Inc. | Bias generator with feedback control |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5836081A (ja) * | 1981-08-27 | 1983-03-02 | Fujitsu Ltd | 固体撮像装置の信号合成回路 |
| US4574384A (en) * | 1982-08-25 | 1986-03-04 | Hitachi, Ltd. | Signal transfer system using a charge transfer device |
| US5029189A (en) * | 1983-12-09 | 1991-07-02 | Sony Corporation | Input structure for charge coupled devices with controllable input bias |
| US5086440A (en) * | 1989-04-18 | 1992-02-04 | Sony Corporation | Charge coupled device with enhanced input structure |
| US5177772A (en) * | 1984-12-06 | 1993-01-05 | Sony Corporation | Charge coupled device with enhanced input structure |
| US5210777A (en) * | 1989-04-17 | 1993-05-11 | Sony Corporation | Charge coupled device having switched inverting and non-inverting input signal paths, input biassing circuit and temperature compensation |
| JPH043436A (ja) * | 1990-04-20 | 1992-01-08 | Fuji Photo Film Co Ltd | Ｃｃｄ遅延線 |
| JPH0821712B2 (ja) * | 1990-06-12 | 1996-03-04 | 株式会社東芝 | 電荷転送素子の入力バイアス回路 |
-
1992
- 1992-04-06 JP JP08417092A patent/JP3208829B2/ja not_active Expired - Lifetime
-
1993
- 1993-03-30 US US08/040,284 patent/US5381177A/en not_active Expired - Fee Related
- 1993-03-31 KR KR1019930005247A patent/KR100267475B1/ko not_active IP Right Cessation
- 1993-04-05 DE DE69317005T patent/DE69317005T2/de not_active Expired - Fee Related
- 1993-04-05 EP EP93302663A patent/EP0565332B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160131759A (ko) | 2015-05-08 | 2016-11-16 | 정대욱 | 집게형 머리핀 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0565332A2 (en) | 1993-10-13 |
| DE69317005T2 (de) | 1998-06-04 |
| EP0565332A3 (en) | 1994-10-12 |
| JP3208829B2 (ja) | 2001-09-17 |
| DE69317005D1 (de) | 1998-03-26 |
| JPH05290597A (ja) | 1993-11-05 |
| US5381177A (en) | 1995-01-10 |
| EP0565332B1 (en) | 1998-02-18 |
| KR930022380A (ko) | 1993-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1128670A (en) | Semiconductor device having a mos-capacitor | |
| US11552116B2 (en) | Image sensors with multi-channel type transistors | |
| US20210043720A1 (en) | Polysilicon resistor | |
| KR100267475B1 (ko) | 전하 결합 장치 | |
| WO2015060643A1 (ko) | 이미지 센서 및 이미지 센서를 구동하는 방법 | |
| WO2009020316A2 (en) | Unit pixel improving image sensitivity and dynamic range | |
| US5029189A (en) | Input structure for charge coupled devices with controllable input bias | |
| US7088393B1 (en) | Output-compensated buffers with source-follower input structure, methods of operating same, and image capture devices using same | |
| KR19990072416A (ko) | 고체촬상장치및그제조방법 | |
| US20170154949A1 (en) | Diffused resistor | |
| CA1234917A (en) | Input structure for charge coupled devices with controllable input bias | |
| EP0232378B1 (en) | Integrated-circuit having two nmos depletion mode transistors for producing a stable dc voltage | |
| JPS6111009B2 (ko) | ||
| US5032885A (en) | Semiconductor device including a light receiving element, an amplifier, and an equalizer having a capacitor with the same laminate structure as the light receiving element | |
| KR930003573B1 (ko) | 고체촬상장치 | |
| US5087843A (en) | Input circuit for ccd delay line | |
| KR20160092923A (ko) | 수직형 씨모스 인버터 소자 | |
| JPH04370965A (ja) | 半導体装置 | |
| US4140923A (en) | Charge transfer output circuits | |
| US6683345B1 (en) | Semiconductor device and method for making the device having an electrically modulated conduction channel | |
| JP2967265B2 (ja) | 半導体装置 | |
| JP2513190B2 (ja) | 電荷結合装置 | |
| SU1384131A1 (ru) | Выходное устройство с переносом зар дов | |
| KR100269620B1 (ko) | 전하전송용 출력게이트 | |
| JPH0578174B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |