KR100267218B1 - 커패시터및그의제조방법 - Google Patents

커패시터및그의제조방법 Download PDF

Info

Publication number
KR100267218B1
KR100267218B1 KR1019970052139A KR19970052139A KR100267218B1 KR 100267218 B1 KR100267218 B1 KR 100267218B1 KR 1019970052139 A KR1019970052139 A KR 1019970052139A KR 19970052139 A KR19970052139 A KR 19970052139A KR 100267218 B1 KR100267218 B1 KR 100267218B1
Authority
KR
South Korea
Prior art keywords
storage node
forming
capacitor
interlayer insulating
plug
Prior art date
Application number
KR1019970052139A
Other languages
English (en)
Other versions
KR19990031429A (ko
Inventor
오제욱
노재성
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970052139A priority Critical patent/KR100267218B1/ko
Publication of KR19990031429A publication Critical patent/KR19990031429A/ko
Application granted granted Critical
Publication of KR100267218B1 publication Critical patent/KR100267218B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

유전율을 높이기에 적당한 커패시터 및 그의 제조방법에 관한 것으로, 이와 같은 목적을 달성하기 위한 커패시터는 기판상에 층간절연층과, 상기 층간절연층에 형성된 플러그와, 상기 플러그 및 상기 플러그와 인접한 상기 층간절연층 상에 울퉁불퉁한 표면을 갖고 형성된 스토리지 노드와, 상기 울퉁불퉁한 스토리지 노드표면내에 울퉁불퉁한 표면을 따라 형성된 금속층과, 상기 울퉁불퉁한 금속층상에 형성된 유전체막과, 상기 유전체막상에 형성된 플레이트 노드를 포함하여 구성됨을 특징으로 한다.

Description

커패시터 및 그의 제조방법{capacitor and method for fabricating the same}
본 발명은 반도체 소자의 커패시터의 제조방법에 대한 것으로 특히, 유전율을 높이기에 적당한 커패시터 및 그의 제조방법에 관한 것이다.
첨부 도면을 참조하여 종래 커패시터 및 그의 제조방법에 대하여 설명하면 다음과 같다.
도 1은 종래에 따라 제조된 커패시터의 구조단면도이고, 도 2a 내지 2c는 종래 커패시터의 제조방법을 나타낸 공정단면도이다.
종래 커패시터는 도 1에 도시한 바와 같이 반도체 기판(1)상에 층간절연막(2)이 있고 상기 층간절연막(2)의 소정영역에는 폴리플러그(3)가 형성되어 있다. 그리고 상기 폴리플러그(3) 및 폴리플러그(3)와 인접한 층간절연막(2)상에 제 1 스토리지 노드(4)가 형성되어 있다. 그리고 제 1 스토리지 노드(4)를 감싸며 더 높은 높이를 갖도록 제 2 스토리지 노드(5)가 형성되어 있다. 그리고 제 1, 제 2 스토리지 노드(4,5)의 표면내에 텅스텐층(6)이 형성되어 있으며, 상기 텅스텐층(6)상에 유전체막(7)이 형성되어 있다. 그리고 상기 유전체막(7)상에 플레이트 노드(8)가 형성되어 있다.
상기와 같은 종래 커패시터의 제조방법은 도 2a에 도시한 바와 같이 반도체 기판(1)에 산화막 이나 질화막을 증착하여 층간절연막(2)을 형성한다. 그리고 상기 층간절연막(2)상에 감광막(도면에는 도시되지 않았음)을 도포하고 노광 및 현상공정으로 선택적으로 감광막을 패터닝한다. 이후에 상기 패터닝된 감광막을 마스크로 이방성 식각하여 층간절연막(2)에 콘택홀을 형성한다. 그리고 콘택홀과 층간절연막(2)상에 제 1 폴리실리콘층을 증착한 후 평탄화공정으로 콘택홀내에 폴리플러그(3)를 형성한다. 그리고 상기 층간절연막(2)과 폴리플러그(3)상에 제 2 폴리실리콘층을 증착하고 절연층으로 산화막이나 질화막을 증착한 후 사진식각공정으로 절연층이나 제 2 폴리실리콘층을 증착한 후 상기 폴리플러그(3)상에 절연층과 제 1 스토리지 노드(4)를 형성한다. 이후에 절연층과 제 2 폴리실리콘층상에 제 3 폴리실리콘층을 증착한 후에 이방성 식각으로 제 1 스토리지 노드(4)와 절연층의 측면에 제 2 스토리지 노드(5)를 증착한다. 이후에 절연층을 제거한다.
그리고 도 2b에 도시한 바와 같이 WF6가스를 주입하여 폴리실리콘으로 형성된 제 1, 제 2 스토리지 노드(4,5)의 표면을 텅스텐층(6)으로 치환한다. 이때 텅스텐층(6)의 두께는 200Å 정도가 되도록 한다. 이때 텅스텐층(6)의 두께를 200Å이상이 되게 형성하려면 WF6가스를 주입하여 텅스텐층(6)을 형성하기 전에 NH3+H2O2용액을 사용하여 화학처리를 한다.
도 2c에 도시한 바와 같이 상기 텅스텐층(6)상에 Ta2O5로 구성된 유전체막(7)을 증착한 후 저온 열처리공정을 한다. 그리고 상기 유전체막(7)상에 화학기상증착법으로 티타늄 나이트라이드(TiN)과 같은 물질을 증착하여 플레이트 노드(8)를 형성한다.
상기와 같은 종래 커패시터 및 그의 제조방법은 다음과 같은 문제가 있다.
표면이 평탄한(굴곡이 없는) 제 1, 제 2 스토리지노드로 구성된 커패시터로는 유전율을 높이는데 한계가 있다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로, 특히 스토리지노드 표면에 굴곡을 주어 커패시터의 유전율을 높이기에 적당한 커패시터 및 그의 제조방법을 제공하는데 그 목적이 있다.
도 1은 종래에 따라 제조된 커패시터의 구조단면도
도 2a 내지 2c는 종래 커패시터의 제조방법을 나타낸 공정단면도
도 3은 본 발명에 따라 제조된 커패시터의 구조단면도
도 4a 내지 4d는 본 발명 커패시터의 제조방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
21: 반도체 기판 22: 층간절연막
23: 폴리플러그 24: 제 1 스토리지 노드
25: 제 2 스토리지 노드 26: HSG(Hemi Spherical Grain)
27: 텅스텐층 28: 유전체막
27: 플레이트 노드
상기와 같은 목적을 달성하기 위한 본 발명 커패시터는 기판상에 층간절연층과, 상기 층간절연층 사이에 형성된 플러그와, 상기 플러그 및 상기 플러그와 인접한 상기 층간절연층 상에 울퉁불퉁한 표면을 갖고 형성된 스토리지 노드와, 상기 울퉁불퉁한 스토리지 노드표면내에 울퉁불퉁한 표면을 따라 형성된 금속층과, 상기 울퉁불퉁한 금속층상에 형성된 유전체막과, 상기 유전체막상에 형성된 플레이트 노드를 포함하여 구성됨을 특징으로 한다.
상기와 같은 구성을 갖는 본 발명 커패시터의 제조방법은 기판에 층간절연층을 형성하는 단계, 상기 층간절연층사이에 플러그를 형성하는 단계, 상기 층간절연층과 플러그 상에 표면이 울퉁불퉁한 스토리지 노드를 형성하는 단계, 상기 울퉁불퉁한 스토리지 노드표면내에 금속층을 형성하는 단계, 상기 울퉁불퉁한 금속층상에 유전체막을 형성하는 단계, 상기 유전체막상에 플레이트 노드를 형성하는 단계를 포함하여 형성함을 특징으로 한다.
첨부 도면을 참조하여 본 발명 커패시터 및 그의 제조방법에 대하여 설명하면 다음과 같다.
도 3은 본 발명에 따라 제조된 커패시터의 구조단면도이고, 도 4a 내지 4d는 본 발명 커패시터의 제조방법을 나타낸 공정단면도 이다.
본 발명 커패시터는 도 3에 도시한 바와 같이 반도체 기판(21)상에 층간절연막(22)이 형성되었고, 상기 층간절연막(22)의 소정영역에 폴리플러그(23)가 형성되었다. 그리고 상기 폴리플러그(23) 및 폴리플러그(23)와 인접한 층간절연막(22)상에 제 1 스토리지 노드(24)가 형성되었고, 상기 제 1 스토리지 노드(24)를 둘러싸며 더 높은 높이를 갖도록 제 2 스토리지 노드(25)가 형성되었다. 이때 상기 제 1 , 제 2 스토리지 노드(24,25)의 표면은 울퉁불퉁하게 굴곡을 갖는 반원형을 이루고 있다. 그리고 상기 제 1, 제 2 스토리지 노드(24,25)의 울퉁불퉁한 표면내에 텅스텐층(26)이 형성되어 있다. 그리고 상기 울퉁불퉁한 텅스텐층(26)의 표면상에 유전체막(27)이 형성되어 있고, 유전체막(27)상에 플레이트 노드(29)가 형성되어 있다.
여기서 커패시터의 스토리지 노드는 단순적층형이나 핀(FIN)이나 더블 실린더(Double Cylinder) 구조로 형성될 수 있다.
상기와 같이 구성된 본 발명 커패시터의 제조방법은 도 4a에 도시한 바와 같이 반도체 기판(21)에 산화막 이나 질화막을 증착하여 층간절연막(22)을 형성한다. 그리고 상기 층간절연막(22)상에 감광막(도면에는 도시되지 않았음)을 도포하고 노광 및 현상공정으로 선택적으로 감광막을 패터닝한다. 이후에 상기 패터닝된 감광막을 마스크로 이방성 식각하여 층간절연막(22)에 콘택홀을 형성한다. 그리고 콘택홀과 층간절연막(22)상에 제 1 폴리실리콘층을 증착한 후 평탄화공정으로 콘택홀내에 폴리플러그(23)를 형성한다. 그리고 상기 층간절연막(22)과 폴리플러그(23)상에 제 2 폴리실리콘층을 증착하고 절연층으로 산화막이나 질화막을 증착한 후 사진식각공정으로 절연층이나 제 2 폴리실리콘층을 증착한 후 상기 폴리플러그(23)상에 절연층과 제 1 스토리지 노드(24)를 형성한다. 이후에 절연층과 제 2 폴리실리콘층상에 제 3 폴리실리콘층을 증착한 후에 이방성 식각으로 제 1 스토리지 노드(24)와 절연층의 측면에 제 2 스토리지 노드(25)를 형성한다. 이때 제 1, 제 2 스토리지 노드(24,25)는 아몰포스(amorphous)상태이다.
도 4b에 도시한 바와 같이 상기 제 1, 제 2 스토리지 노드(24,25)의 표면에 고진공 어닐링(High Vacuum Anneal)공정으로 HSG(Hemi Spherical Grain)(26)를 형성한다. 이때 HSG(26)는 제 1, 제 2 스토리지 노드(24,25)의 표면에 복수개의 반구형의 모양으로 형성된다.
도 4c에 도시한 바와 같이 텅스텐플루오르화(WF6) 가스를 주입하여 상기 제 1, 제 2 스토리지 노드(24,25)의 표면 및 HSG(26)를 텅스텐층(27)으로 치환시킨다. 텅스텐층(27)을 형성할 때 텅스텐층(27)의 두께를 증가시키기 위해서는 NH3와 H2O2의 혼합용액을 이용한 화학처리를 한 후에 형성한다.
도 4d에 도시한 바와 같이 상기의 HSG(26)전극 표면에 화학기상증착법으로 Ta2O5나 BST(Ba1-XSrXTiO3)나 STO(SrTiO3)와 같은 고유전막을 증착하여 유전체막(28)을 형성한다. 이후에 유전체막(28)내부에 포함된 카본(carbon) 불순물을 제거하고 옥시젼 베이컨시(Oxygen Vacancy)를 채워주기 위해서 300∼600℃의 저온에서 O2플라즈마나 UV-O3나 O2라디컬(radical)로 열처리공정을 진행한다. 이후에 유전체막(28)상에 티타늄 나이트라이드(TiN)를 화학기상 증착법으로 증착한 후 이방성식각으로 패터닝하여 커패시터의 플레이트 노드(29)를 형성한다. 이때 티타늄 나이트라이드(TiN)가 산화되어 열화되는 것을 막기 위하여 플레이트 노드(29)의 상부에 텅스텐이나 폴리실리콘층을 증착하여 이중의 플레이트 노드(29)를 형성할 수도 있다. 여기서 커패시터의 스토리지 노드는 단순적층형이나 핀(FIN)이나 더블 실린더(Double Cylinder) 구조로 형성할 수 있다.
상기와 같은 본 발명 커패시터 및 그의 제조방법은 다음과 같은 효과가 있다.
HSG에 의해 스토리지 노드의 면적을 증대시킨 후 HSG의 표면에 유전체막을 형성하므로써 전하저장용량을 종래에 비해 증대시킬 수 있다.

Claims (9)

  1. 기판상에 층간절연층과,
    상기 층간절연층에 형성된 플러그와,
    상기 플러그 및 상기 플러그와 인접한 상기 층간절연층 상에 울퉁불퉁한 표면을 갖고 형성된 스토리지 노드와,
    상기 울퉁불퉁한 스토리지 노드표면내에 울퉁불퉁한 표면을 따라 형성된 금속층과,
    상기 울퉁불퉁한 금속층상에 형성된 유전체막과,
    상기 유전체막상에 형성된 플레이트 노드를 포함하여 구성됨을 특징으로 하는 커패시터.
  2. 제 1 항에 있어서, 상기 스토리지 노드는 단순적층형이나 핀(FIN)이나 더블 실린더(Double Cylinder) 구조로 구성됨을 특징으로 하는 커패시터.
  3. 제 1 항에 있어서, 상기 울퉁불퉁한 스토리지 노드는 반구 모양의 굴곡을 갖는 HGS(Hemi Spherical Grain)를 구성하는 것을 포함함을 특징으로 하는 커패시터.
  4. 제 1 항에 있어서, 상기 스토리지 노드는 단순적층형이나 핀(FIN)이나 더블 실린더(Double Cylinder) 구조로 구성되는 것을 특징으로 하는 커패시터.
  5. 기판에 층간절연층을 형성하는 단계;
    상기 층간절연층사이에 플러그를 형성하는 단계;
    상기 층간절연층과 플러그 상에 표면이 울퉁불퉁한 스토리지 노드를 형성하는 단계;
    상기 울퉁불퉁한 스토리지 노드표면내에 금속층을 형성하는 단계;
    상기 울퉁불퉁한 금속층상에 유전체막을 형성하는 단계;
    상기 유전체막상에 플레이트 노드를 형성하는 단계를 포함함을 특징으로 하는 커패시터의 제조방법.
  6. 제 5 항에 있어서, 상기 울퉁불퉁한 스토리지 노드는 스토리지 노드를 형성하는 단계; 고진공 어닐링(High Vacuum Anneal) 공정으로 상기 스토리지 노드 표면에 반구 모양의 굴곡을 갖는 HGS(Hemi Spherical Grain)를 형성하는 단계;를 거쳐서 형성함을 특징으로 하는 커패시터의 제조방법.
  7. 제 6 항에 있어서, 상기 스토리지 노드는 단순적층형이나 핀(FIN)이나 더블 실린더(Double Cylinder) 구조로 구성되도록 형성하는 것을 특징으로 하는 커패시터의 제조방법.
  8. 제 5 항에 있어서, 상기 스토리지 노드 표면내에 형성되는 금속층은 WF6가스를 주입하여 울퉁불퉁한 스토리지 노드 표면을 텅스텐(W)층으로 치환하여 형성함을 특징으로 하는 커패시터의 제조방법.
  9. 제 5 항에 있어서, 상기 유전체막은 Ta2O5나 BST(Ba1-XSrXTiO3)나 STO(SrTiO3)와 같은 고유전체를 사용하여 증착한 후에 저온 열처리(O2플라즈마 또는 UV-O3또는 O2라디컬)하여 형성함을 특징으로 하는 커패시터의 제조방법.
KR1019970052139A 1997-10-10 1997-10-10 커패시터및그의제조방법 KR100267218B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970052139A KR100267218B1 (ko) 1997-10-10 1997-10-10 커패시터및그의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970052139A KR100267218B1 (ko) 1997-10-10 1997-10-10 커패시터및그의제조방법

Publications (2)

Publication Number Publication Date
KR19990031429A KR19990031429A (ko) 1999-05-06
KR100267218B1 true KR100267218B1 (ko) 2000-10-16

Family

ID=19522555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970052139A KR100267218B1 (ko) 1997-10-10 1997-10-10 커패시터및그의제조방법

Country Status (1)

Country Link
KR (1) KR100267218B1 (ko)

Also Published As

Publication number Publication date
KR19990031429A (ko) 1999-05-06

Similar Documents

Publication Publication Date Title
US7179706B2 (en) Permeable capacitor electrode
KR960005245B1 (ko) 반도체장치의 제조방법
JP4111427B2 (ja) 半導体素子のキャパシタ製造方法
US5573968A (en) Method for fabricating stacked capacitors of semiconductor device
JPH09139481A (ja) 選択的タングステン窒化薄膜を利用した半導体装置のキャパシタの形成方法
KR20000053550A (ko) 내부 및 외부 불균일면을 갖는 하부전극으로 형성된캐패시터 및 그 제조방법
KR100417855B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
KR100227070B1 (ko) 커패시터 및 그의 제조방법
US5849618A (en) Method for fabricating capacitor of semiconductor device
KR100252055B1 (ko) 커패시터를 포함하는 반도체장치 및 그 제조방법
KR100267218B1 (ko) 커패시터및그의제조방법
KR100379528B1 (ko) 커패시터 및 그의 제조방법
KR100474589B1 (ko) 캐패시터제조방법
KR100311034B1 (ko) 반도체장치의캐패시터제조방법
KR100476374B1 (ko) 반도체소자 제조 방법
KR100321180B1 (ko) 반도체장치의 Ｔａ2Ｏ5 커패시터 제조방법
KR100223831B1 (ko) 커패시터의 제조 방법
US6762090B2 (en) Method for fabricating a capacitor
KR100212016B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100424715B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100275116B1 (ko) 반도체소자의커패시터형성방법
KR100268782B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR100445069B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
KR20020018355A (ko) 반도체장치의 캐패시터 제조방법
KR100274347B1 (ko) 반도체소자의전하저장전극형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080619

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee